JP2002182758A

JP2002182758A - 電圧レギュレータ回路

Info

Publication number: JP2002182758A
Application number: JP2000380733A
Authority: JP
Inventors: Akinori Matsuda; 昭憲松田; Yasunori Nakabashi; 保徳中橋
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2000-12-14
Filing date: 2000-12-14
Publication date: 2002-06-26
Anticipated expiration: 2020-12-14
Also published as: JP4660921B2

Abstract

(57)【要約】【課題】公知の基準電圧回路を用いて基準電圧を生成
する場合でも、回路全体としてのＰＳＲＲを向上させる
ことができる電圧レギュレータ回路を提供する。【解決手段】基準電圧回路４は第１、第２のスイッチ
１１，１２を備え、第１のスイッチ１１によって基準電
圧回路４を電源端Ｖｓに接続する経路が構成されるとと
もに、第２のスイッチ１２によって基準電圧回路４を出
力Ｖｏに接続する経路が構成される。これら第１、第２
のスイッチ１１，１２は切替回路１３と接続され、この
切替回路１３によって第１、第２のスイッチ１１，１２
のいずれかを選択して、基準電圧回路４に電源を供給す
るように構成されている。起動後の所定の時点で第１の
スイッチ１１を開き、同時に第２のスイッチ１２を閉じ
るように切替回路１３を操作することにより、それまで
は電源端Ｖｓから電源供給されていた基準電圧回路４
に、出力Ｖｏから電源供給されるようになる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体素子に流
れる電流値、及び電圧降下の値を制御することによっ
て、変動する可能性のある電圧の電源から半導体素子を
介して負荷に一定電圧に安定化された電圧を供給するよ
うにした電圧レギュレータ回路に関する。

【０００２】

【従来の技術】従来、変動する可能性のある電圧の電源
から負荷に供給される電圧を制御して一定電圧に安定化
された電圧を供給するには、２つの方法が知られてい
る。

【０００３】ひとつの方法は、電源と負荷の間に半導体
素子を介挿し、この半導体素子を電圧もしくは電流制御
型抵抗素子として作用させ、当該半導体素子に流れる電
流とその抵抗により生じる電圧降下の値を制御すること
により負荷に供給する電圧が一定になるようにする方法
である。これは、いわゆるリニアレギュレータによって
実現されている。

【０００４】べつの方法は、電源と負荷の間に半導体素
子とコイル、及び又はコンデンサを介挿し、当該半導体
素子をスイッチング素子として作用させ、電気エネルギ
ーからコイルの磁気エネルギー又はコンデンサの静電エ
ネルギーへの変換、及びその逆の変換過程を通して、そ
の変換比率をスイッチング素子により制御することによ
り負荷に供給する電圧が一定になるようにする方法であ
る。これは、いわゆるスイッチングレギュレータによっ
て実現されている。このスイッチングレギュレータは、
よく知られているように、電源変換効率が高く、かつ元
の電源電圧より高い電圧でも低い電圧でも実現できるう
え、逆極性の電圧も得られる。一方、リニアレギュレー
タは、その動作原理から、元の電源電圧より低い電圧し
か出力できないこと、及び変換効率がスイッチングレギ
ュレータより低いなど、幾つかの欠点がある。

【０００５】しかしながら、リニアレギュレータでは電
気的なスイッチングを行わないことから、いわゆるスイ
ッチングノイズが発生することがなく、低ノイズを要求
される電子機器へ電源供給する電圧レギュレータ回路と
して使用されている。とりわけ、無線を扱う電子機器、
映像信号を扱う電子機器など、比較的高周波の信号を扱
う電子機器においては、信号帯域への電源からのノイズ
の混入を防止するため、リニアレギュレータがよく使用
される。その場合でも、電源からのノイズの混入を他の
電子機器以上に防止することが要求される。

【０００６】図１２は、一般的なリニアレギュレータの
構成例を示す図である。この図において、電源端Ｖｓと
出力Ｖｏの間に介挿されたＭＯＳ型半導体素子１（以
下、単に半導体素子という。）は、前述の電圧制御型抵
抗素子として動作する。抵抗２，３により分圧して検出
された電圧値と基準電圧回路４の電圧値との差異は、誤
差増幅器５によって増幅される。この誤差増幅器５の出
力信号により半導体素子１のゲート電位を制御して抵抗
値を変えることにより、半導体素子１の抵抗成分におけ
る電圧降下の値を制御し、結果として出力電圧が一定に
保持される。

【０００７】ここで、コンデンサ６は、半導体素子１、
分圧用抵抗２，３、誤差増幅器５で構成される、いわゆ
る制御ループを安定にするために必要な容量成分であ
る。また、抵抗７は実際の回路素子として実装されるも
のではないが、コンデンサの等価直列抵抗成分を表す抵
抗である。８は負荷を表す抵抗である。

【０００８】

【発明が解決しようとする課題】上述の回路構成におい
て、電源端Ｖｓに交流的なノイズが重畳した場合に、出
力Ｖｏに生じる変動の割合を示す特性値として、通常、
電源電圧変動除去比（以下、ＰＳＲＲという。）が用い
られる。

【０００９】リニアレギュレータでは、特に無線用途な
どで、より高い周波数までこのＰＳＲＲが大きな値とし
て得られることが要求される。また回路全体の消費電流
についても、特に携帯用途のリニアレギュレータでは低
消費電流化が必須である。上述の回路構成における基準
電圧回路４のＰＳＲＲが良好でない場合、特にその電源
が電源端Ｖｓと接続されている場合において、電源端Ｖ
ｓに重畳された交流的なノイズは、誤差増幅器５、半導
体素子１を経由して、出力Ｖｏに表れることになり、そ
の結果として電圧レギュレータ回路のＰＳＲＲが悪化し
てしまう。

【００１０】これらの要求特性を満たす基準電圧回路４
には、例えばバイポーラトランジスタによるバンドギャ
ップ回路、或いはエンハンスメントＮ型ＭＯＳトランジ
スタとディプレッションＮ型ＭＯＳトランジスタによる
回路がよく知られている。また、実際の電圧レギュレー
タ回路の基準電圧回路４として用いられることが多い。
これらの基準電圧回路構成においては、それ自体のＰＳ
ＲＲを向上させるための手段が各種採用されてはいる
が、前述のような無線用途など、特に微少なアナログ信
号を扱う電子回路に電源を供給するための電圧レギュレ
ータ回路に用いるには、十分な特性を得ることは困難で
あった。

【００１１】この発明の目的は、公知の基準電圧回路を
用いて基準電圧を生成する場合でも回路全体としてのＰ
ＳＲＲを向上させることができる電圧レギュレータ回路
を提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、半導体素子に流れる電流値、及び電圧降下の値を制
御することによって、変動する可能性のある電圧の電源
から前記半導体素子を介して負荷に一定電圧に安定化さ
れた電圧を供給するようにした電圧レギュレータ回路が
提供される。この電圧レギュレータ回路は、基準電圧信
号を発生する信号発生手段と、前記負荷の電圧降下を検
出する負荷電圧検出手段と、前記負荷電圧検出手段での
検出信号と前記信号発生手段での基準電圧信号との誤差
電圧を検出して、前記半導体素子に流れる電流値、及び
前記半導体素子の抵抗成分で生じる電圧降下の値を一定
に制御する誤差電圧検出手段と、前記信号発生手段と前
記半導体素子の一方電極とを接続する第１のスイッチ手
段と、前記信号発生手段と前記半導体素子の他方電極と
を接続する第２のスイッチ手段と、前記第１、第２のス
イッチ手段のいずれかを選択して前記信号発生手段に電
源を供給するように前記第１、第２のスイッチ手段の切
り替え動作を制御する切替制御手段とから構成される。
この発明の電圧レギュレータ回路では、基準電圧信号を
発生する信号発生手段を、交流的なノイズの重畳した電
源電圧で起動した後に、ノイズの低減された一定電圧に
安定化された出力電圧端子と接続するようにしている。

【００１３】

【発明の実施の形態】以下、この発明のリニアレギュレ
ータのいくつかの実施形態について、それぞれ図面を参
照して説明する。（第一の実施形態）図１は、第一の実施形態の回路構成
を示すブロック図である。この図において、１は電源端
Ｖｓと出力Ｖｏの間に介挿された第１のＭＯＳ型半導体
素子（以下、単に半導体素子１という。）である。直列
接続された抵抗２，３はそれぞれ抵抗値Ｒａ，Ｒｂを有
し、負荷抵抗８での電圧降下を検出する負荷電圧検出手
段を構成している。４は基準電圧回路であって、基準電
圧信号を発生している。

【００１４】５は誤差増幅器であり、その＋入力端は抵
抗２，３の接続点に接続され、その−入力端は基準電圧
回路４に接続されている。この誤差増幅器５の出力信号
により半導体素子１のゲート電位を制御して抵抗値を変
えることにより、半導体素子１の抵抗成分における電圧
降下の値を制御し、結果として出力電圧が一定に保持さ
れる。

【００１５】ここで、コンデンサ６は、半導体素子１、
分圧用抵抗２，３、誤差増幅器５で構成される、いわゆ
る制御ループを安定にするために必要な容量成分であ
る。また、抵抗７は実際の回路素子として実装されるも
のではないが、コンデンサの等価直列抵抗成分を表す。

【００１６】図１に示す回路構成が従来の図１２に示す
ものと異なるのは、次の点である。基準電圧回路４は第
１、第２のスイッチ１１，１２を備え、第１のスイッチ
１１によって基準電圧回路４を電源端Ｖｓに接続する経
路が構成されるとともに、第２のスイッチ１２によって
基準電圧回路４を出力Ｖｏに接続する経路が構成され
る。また、これら第１、第２のスイッチ１１，１２は切
替回路１３と接続され、この切替回路１３によって第
１、第２のスイッチ１１，１２のいずれかを選択して、
基準電圧回路４に電源を供給するように構成されてい
る。

【００１７】このように構成されたリニアレギュレータ
の動作について説明する。切替回路１３は、このリニア
レギュレータを起動する時点で、第１のスイッチ１１が
閉じられ、第２のスイッチ１２は開かれた状態となるよ
うに設定されている。これにより、基準電圧回路４はそ
の電源を電源端Ｖｓから得ることになり、その電源電圧
が安定している限りで基準電圧回路４は正常に動作し
て、所与の基準電圧信号を発生する。したがって、誤差
増幅器５の出力信号により半導体素子１のゲート電位を
制御して抵抗値を変えることにより、半導体素子１の抵
抗成分における電圧降下の値を制御して出力電圧Ｖｏを
一定に保持できる。

【００１８】しかし、この電源端Ｖｓに交流的なノイズ
が重畳されていると、基準電圧回路４にそのノイズが流
入するため、基準電圧信号に基準電圧回路４のＰＳＲＲ
を除去限界とするノイズが混入する。このように基準電
圧回路４が正常に動作しなくなれば、誤差増幅器５、半
導体素子１を介して出力Ｖｏにもノイズが発生すること
になる。

【００１９】そこで、起動後の所定の時点において、第
１のスイッチ１１を開き、同時に第２のスイッチ１２を
閉じるように切替回路１３を操作する。これにより、そ
れまでは電源端Ｖｓから電源供給されていた基準電圧回
路４に、出力Ｖｏから電源供給されるようになる。出力
Ｖｏでの電源電圧は、電源端Ｖｓに重畳された交流的な
ノイズがＰＳＲＲによって除去された電圧となっている
から、基準電圧信号に混入するノイズが低下することに
なり、その結果、リニアレギュレータの出力Ｖｏにおい
て、電源端Ｖｓに重畳された交流的なノイズも低減で
き、ＰＳＲＲの向上が可能になる。

【００２０】ここで、第１、第２のスイッチ１１，１２
は、便宜的に機械的なスイッチとして図示しているが、
後述する別の実施形態で説明するような半導体素子によ
るスイッチ手段であってもよい。また、切替回路１３で
は例えば誤差増幅器５の出力信号に応じて、第１、第２
のスイッチ１１，１２の切り替え動作を制御することが
できるが、このリニアレギュレータが適用される電源電
圧や負荷回路に応じて別途に動作条件を設定することも
可能である。それらの例については、後述する別の実施
形態において説明する。（第二の実施形態）図２は、別のリニアレギュレータの
回路構成を示すブロック図である。この図において、１
は第１のＭＯＳ型半導体素子、２，３は抵抗、４は基準
電圧回路、５は誤差増幅器、６はコンデンサ、７は等価
直列抵抗成分を表す抵抗、８は負荷抵抗である。また、
図１に示すリニアレギュレータと同様に、基準電圧回路
４は第１、第２のスイッチ１１，１２を備え、これら第
１、第２のスイッチ１１，１２は切替回路１３と接続さ
れ、この切替回路１３によって第１、第２のスイッチ１
１，１２のいずれかを選択して、基準電圧回路４に電源
を供給するように構成されている。

【００２１】図２に示す回路構成が第一の実施形態のも
のと異なるのは、次の点である。すなわち、切替回路１
３の動作条件を与えるために、第２の誤差電圧検出手段
として第２の誤差増幅器１５を用意し、その＋入力端を
抵抗２，３の接続点と接続するとともに、その−入力端
を第２の基準電圧回路１６と接続している。この第２の
誤差増幅器１５では、負荷抵抗８の電圧を第２の基準電
圧と比較して誤差電圧を出力し、そのタイミングで切替
回路１３の切り替え動作を制御している。

【００２２】このように構成されたリニアレギュレータ
の動作について説明する。切替回路１３は、このリニア
レギュレータが起動した時点で、第１のスイッチ１１が
閉じられ、第２のスイッチ１２は開かれた状態となるよ
うに設定されている。これにより、基準電圧回路４はそ
の電源を電源端Ｖｓから得ることになり、その電源電圧
が安定している限りで基準電圧回路４は正常に動作し
て、所与の基準電圧信号を発生する。つぎに、出力Ｖｏ
の電圧値が所与の値以上になった時点で、第２の誤差増
幅器１５から出力される誤差電圧により、第１のスイッ
チ１１を開いて第２のスイッチ１２を閉じ、基準電圧回
路４の電源を出力Ｖｏから得られるように切り替える。
この出力Ｖｏでの電源電圧は、電源端Ｖｓに重畳された
交流的なノイズがＰＳＲＲによって除去された電圧とな
っているから、基準電圧信号に混入するノイズが低下す
ることになり、その結果、リニアレギュレータの出力Ｖ
ｏにおいて、電源端Ｖｓに重畳された交流的なノイズも
低減でき、ＰＳＲＲの向上が可能になる。

【００２３】また、第２の信号発生手段となる第２の基
準電圧回路１６は、リニアレギュレータの精度、及びＰ
ＳＲＲに直接影響を与えるものではなく、例えば定電圧
ダイオードのような簡単な回路として構成できる利点も
ある。

【００２４】さらに、上述した第２の誤差電圧検出手段
には特に高い精度が要求されないので、第２の誤差増幅
器１５に代えて、ゲート電極を互いに接続したＰ型ＭＯ
ＳトランジスタとＮ型ＭＯＳトランジスタとからなるイ
ンバータ回路を構成して、第１、第２のスイッチ１１，
１２の切り替え動作のタイミングを決めるようにしても
よい。特に、集積回路としてリニアレギュレータを実現
する場合には、回路構成が簡単になるという利点があ
る。（第三の実施形態）図３は、さらに別のリニアレギュレ
ータの回路構成を示すブロック図である。この図におい
て、１は第１のＭＯＳ型半導体素子、２，３は抵抗、４
は基準電圧回路、５は誤差増幅器、６はコンデンサ、７
は等価直列抵抗成分を表す抵抗、８は負荷抵抗である。
また、図１に示すリニアレギュレータと同様に、基準電
圧回路４は第１、第２のスイッチ１１，１２を備え、こ
れら第１、第２のスイッチ１１，１２は切替回路１３と
接続され、この切替回路１３によって第１、第２のスイ
ッチ１１，１２のいずれかを選択して、基準電圧回路４
に電源を供給するように構成されている。さらに、図２
に示すリニアレギュレータと同様に、切替回路１３の動
作条件を与えるために、第２の誤差電圧検出手段として
所定のヒステリシスを有する誤差増幅器１７を用意し、
その＋入力端を抵抗２，３の接続点と接続するととも
に、その−入力端を第２の基準電圧回路１６と接続して
いる。

【００２５】ただし、この誤差増幅器１７では、図２に
示す第２の誤差増幅器１５と異なり、負荷抵抗８の電圧
を第２の基準電圧と比較して誤差電圧を出力する際に、
負荷電圧が第１のレベルを超えたタイミングで第１のス
イッチ１１を開き、第２のスイッチ１２を閉じるように
切替回路１３の切り替え動作を制御するとともに、負荷
電圧が第１のレベルより低い第２のレベル以下に下がっ
たとき、第１のスイッチ１１を閉じて、第２のスイッチ
１２を開くように切替回路１３の切り替え動作を制御し
ている。

【００２６】このように構成されたリニアレギュレータ
の動作について説明する。図４は、一定のヒステリシス
を有する第２の誤差増幅器１７の動作を説明する図であ
る。切替回路１３は、このリニアレギュレータを起動す
る時点(タイミングｔ１)で、第１のスイッチ１１が閉じ
られ、第２のスイッチ１２は開かれた状態となるように
設定されている。これにより、基準電圧回路４はその電
源を電源端Ｖｓから得ることになり、その後のタイミン
グｔ２で、負荷抵抗８での電圧が第１のレベルを超えた
時点で、第２の誤差増幅器１５から出力される誤差電圧
により、第１のスイッチ１１を開いて第２のスイッチ１
２を閉じ、基準電圧回路４の電源を出力Ｖｏから得られ
るように切り替える。この出力Ｖｏでの電源電圧は、電
源端Ｖｓに重畳された交流的なノイズがＰＳＲＲによっ
て除去された電圧となっているから、基準電圧信号に混
入するノイズが低下することになり、その結果、リニア
レギュレータの出力Ｖｏにおいて、電源端Ｖｓに重畳さ
れた交流的なノイズも低減できる。

【００２７】しかし、出力Ｖｏの電圧は負荷抵抗８が瞬
時的に大きく変化するなど、その状態によって変動する
可能性がある。このような負荷抵抗８に使用されるリニ
アレギュレータでは、切替回路１３を制御するための電
圧レベルを一つに固定すると、起動後に基準電圧回路４
が出力Ｖｏから再び電源端Ｖｓに接続される状態が頻繁
に生じるために、ＰＳＲＲが向上されない。

【００２８】そこで、この第三の実施形態では、第２の
誤差増幅器１７から一定のヒステリシスを有する切り替
え信号を出力するようにして、例えば第１のレベルより
低い第２のレベルまで出力Ｖｏの電圧値が下がるまで
は、切替回路１３での切り替え制御を行わないようにし
ている。したがって、一旦基準電圧回路４が出力Ｖｏに
接続された後は、負荷抵抗８の状態により瞬時的に出力
電圧が低下した場合でも、基準電圧回路４の電源を出力
Ｖｏから取り続けることができる。なお、図４では出力
Ｖｏの出力電圧が第２のレベルを下回るタイミングｔ３
で、再度切替回路１３が動作して、基準電圧回路４の電
源を電源端Ｖｓと接続している。（第四の実施形態）図５は、第四の実施形態を示すブロ
ック図である。

【００２９】図５に示す回路構成は、切替回路１３の動
作タイミングを決定するために、このリニアレギュレー
タの起動時点からの経過時間を測定する測定回路２１を
備えている点で、図１のリニアレギュレータと異なる。
したがって、測定回路２１以外の各構成要件について
は、図１と対応する部分に同一の符号を付けて、その説
明を省略する。

【００３０】このように構成されたリニアレギュレータ
の動作について説明する。図６は、切替回路１３の切替
動作時点を説明する図である。切替回路１３は、このリ
ニアレギュレータの起動時点では、第１のスイッチ１１
が閉じられ、第２のスイッチ１２は開かれた状態となる
ように設定されている。これにより、基準電圧回路４は
その電源を電源端Ｖｓから得ることになり、また、図６
に示すように、起動後に測定回路２１に設定された経過
時間Ｔ１を経た時点で、切替回路１３は第１のスイッチ
１１を開いて第２のスイッチ１２を閉じ、基準電圧回路
４の電源を出力Ｖｏから得られるように切り替える。こ
の出力Ｖｏでの電源電圧は、電源端Ｖｓに重畳された交
流的なノイズがＰＳＲＲによって除去された電圧となっ
ているから、第一の実施形態の場合と同様に、電源端Ｖ
ｓに重畳された交流的なノイズを低減でき、ＰＳＲＲの
向上が可能になる。

【００３１】リニアレギュレータの起動は、起動用のス
イッチ回路が使用される場合には、その投入時点を監視
すればよい。また、第二の実施形態で説明したように、
出力Ｖｏの電圧値を監視する方法、或いは出力電流を監
視する方法など、適宜に、その用途に応じて選択でき
る。

【００３２】起動後の経過時間Ｔ１を設定する測定回路
２１は、例えば定電流源からコンデンサに対する充電時
間によって設定し、或いは所定周期のクロック信号を計
数するカウンタを用いるなど、容易に構成することがで
きる。したがって、集積回路で構成する場合に、より少
ない回路素子で構成できる利点がある。なお、切替回路
１３を切り替える経過時間Ｔ１としては、リニアレギュ
レータの特性、及びそこで使用する負荷抵抗に応じて、
起動が完了するために要する時間を選択する必要があ
る。通常の用途であれば、この経過時間Ｔ１は数１００
μｓｅｃ乃至数ｍｓｅｃに設定される。（第五の実施形態）図７は、第五の実施形態を示すブロ
ック図である。

【００３３】図７に示す回路構成では、切替回路１３の
動作タイミングを決定するために、リニアレギュレータ
の起動時点からの経過時間を測定するとともにリセット
機能を有する経過時間測定回路２２と、第２の誤差電圧
検出手段としての第２の誤差増幅器１５と、第２の基準
電圧回路１６とを備えている点で、図１のリニアレギュ
レータとは異なる。このうち、第２の誤差増幅器１５、
及び第２の基準電圧回路１６は、第二の実施形態の図２
で説明したものと同じであるが、測定回路２２では、出
力Ｖｏの電圧値を監視して、それが一定の電圧値以下に
なったとき経過時間の測定値をリセットするように構成
されている。ここでも、測定回路２２以外の各構成要件
については、図２と対応する部分に同一の符号を付け
て、その説明を省略する。

【００３４】このように構成されたリニアレギュレータ
の動作について説明する。図８は、切替回路１３の切替
動作時点を説明する図である。切替回路１３は、このリ
ニアレギュレータの起動時点では、第１のスイッチ１１
が閉じられ、第２のスイッチ１２は開かれた状態となる
ように設定されている。これにより、基準電圧回路４は
その電源を電源端Ｖｓから得ることになり、また、図８
に示すように、起動後に測定回路２２に設定された経過
時間Ｔ１を経た時点で、切替回路１３は第１のスイッチ
１１を開いて第２のスイッチ１２を閉じ、基準電圧回路
４の電源を出力Ｖｏから得られるように切り替える。

【００３５】ここまでの動作は、第四の実施形態で説明
したものと同様である。ここでは、出力Ｖｏの電圧値を
抵抗２，３で検出し、この検出電圧を第２の基準電圧回
路１６と第２の誤差増幅器１５で比較している。その後
に、出力Ｖｏの電圧値が一定値以下に低下した場合、測
定回路２２はその経過時間がリセットされるとともに、
第１のスイッチ１１を閉じて、第２のスイッチ１２を開
くように切替回路１３の切り替え動作を制御している。
これによって、リニアレギュレータの出力Ｖｏの電圧値
が基準電圧回路４に必要とされる電圧値以下に低下した
場合でも、再び基準電圧回路４に電源端Ｖｓを接続し
て、測定回路２１に設定された経過時間Ｔ１の間は電源
端Ｖｓから基準電圧回路４に電源供給できるので、ＰＳ
ＲＲの向上が可能になる。（第六の実施形態）図９は、第六の実施形態を示すブロ
ック図である。

【００３６】ここでは、第１、第２のスイッチ１１，１
２がそれぞれＰ型ＭＯＳトランジスタ３１，３２で構成
されたリニアレギュレータを示している。図１などに示
す実施形態と対応する部分には同一の符号を付けて、そ
れらの説明は省略する。ここで、Ｐ型ＭＯＳトランジス
タ３２は、第３のスイッチ３３を介してソース電極が出
力Ｖｏと接続されている。３４は、第３のスイッチ３３
を制御するための第２の切替回路である。

【００３７】図１０では、Ｐ型ＭＯＳトランジスタ３
１，３２に寄生する基板ダイオード３５，３６を示して
いる。この図１０に示すような、第１、第２のスイッチ
１１，１２を単純にＰ型ＭＯＳトランジスタ３１，３２
に置き換えてリニアレギュレータを構成する方法では、
以下に説明するように、２つのＰ型ＭＯＳトランジスタ
３１，３２に寄生して形成される基板ダイオード３５，
３６の影響が問題になる。

【００３８】すなわち、図１０において、リニアレギュ
レータの起動時点では、Ｐ型ＭＯＳトランジスタ３１が
オンし、Ｐ型ＭＯＳトランジスタ３２がオフすること
で、基準電圧回路４は電源端Ｖｓから電源供給される。
ところが、この時点でリニアレギュレータの出力Ｖｏが
極めて低い電圧、例えば接地電位まで低下していたとす
ると、Ｐ型ＭＯＳトランジスタ３２の基板ダイオード３
６が基準電圧回路４から出力Ｖｏに向って順方向にバイ
アスされることになる。そのため、基準電圧回路４はこ
の基板ダイオード３６の順方向電圧以上には電位が上が
らないので、通常の基準電圧回路４の構成であっては正
常に動作しない。

【００３９】このような基板ダイオード３５，３６の影
響を回避するために、第３のスイッチ３３を第２の切替
回路３４で制御して、Ｐ型ＭＯＳトランジスタ３２の基
板電位をリニアレギュレータの出力Ｖｏから切り離す構
成としたのである。したがって、Ｐ型ＭＯＳトランジス
タ３１がオンし、Ｐ型ＭＯＳトランジスタ３２がオフし
ている時点で、Ｐ型ＭＯＳトランジスタ３２の基板ダイ
オード３６のカソードがリニアレギュレータの出力Ｖｏ
に接続されないから、基準電圧回路４を確実、かつ正常
に動作させることができ、ここから所与の基準電圧信号
が発生できる。（第七の実施形態）図１１は、第七の実施形態を示すブ
ロック図である。

【００４０】上述した第六の実施形態のものと同様に、
第１、第２のスイッチ１１，１２はそれぞれＰ型ＭＯＳ
トランジスタ３１，３２で構成されている。ただし、Ｐ
型ＭＯＳトランジスタ３２の基板電極をリニアレギュレ
ータの電源端Ｖｓと接続している点で、上述した第六の
実施形態のものと異なっている。

【００４１】ここでは、リニアレギュレータでは電源端
Ｖｓの電位が最も高い電位であることから、Ｐ型ＭＯＳ
トランジスタ３２の基板電極を電源端Ｖｓと接続してお
くことにより、基板ダイオード３５，３６の影響を回避
している。通常のリニアレギュレータでは、電源端Ｖｓ
の電位は出力Ｖｏの電位より確実に高電位であり、この
電源端ＶｓにＰ型ＭＯＳトランジスタ３２の基板電極を
接続しておくことによって、基板ダイオードを逆バイア
ス状態に保持することができるからである。このように
して、第六の実施形態で必要とした第３のスイッチ３３
や切替回路３４が不要となり、集積回路としてリニアレ
ギュレータを構成する場合に有利となる。

【００４２】

【発明の効果】以上に説明したように、この発明によれ
ば、回路全体としてのＰＳＲＲを向上させることができ
る電圧レギュレータ回路を提供できる。

【図面の簡単な説明】

【図１】この発明の第一の実施形態を示す回路ブロック
図である。

【図２】この発明の第二の実施形態を示す回路ブロック
図である。

【図３】この発明の第三の実施形態を示す回路ブロック
図である。

【図４】図３に示すリニアレギュレータの動作を説明す
る図である。

【図５】この発明の第四の実施形態を示す回路ブロック
図である。

【図６】図５に示すリニアレギュレータの動作を説明す
る図である。

【図７】この発明の第五の実施形態を示す回路ブロック
図である。

【図８】図７に示すリニアレギュレータの動作を説明す
る図である。

【図９】この発明の第六の実施形態を示す回路ブロック
図である。

【図１０】図９に示すリニアレギュレータの動作を説明
する図である。

【図１１】この発明の第七の実施形態を示す回路ブロッ
ク図である。

【図１２】従来の一般的なリニアレギュレータの構成例
を示す図である。

【符号の説明】

１第１のＭＯＳ型半導体素子２，３抵抗４基準電圧回路５誤差増幅器６コンデンサ７コンデンサ６の等価直列抵抗成分を表す抵抗８負荷抵抗１１第１のスイッチ１２第２のスイッチ１３切替回路１５第２の誤差増幅器１６第２の基準電圧回路１７所定のヒステリシスを有する誤差増幅器２１測定回路２２リセット機能を有する測定回路

Claims

【特許請求の範囲】

【請求項１】半導体素子に流れる電流値、及び電圧降
下の値を制御することによって、変動する可能性のある
電圧の電源から前記半導体素子を介して負荷に一定電圧
に安定化された電圧を供給するようにした電圧レギュレ
ータ回路において、基準電圧信号を発生する信号発生手段と、前記負荷の電圧降下を検出する負荷電圧検出手段と、前記負荷電圧検出手段での検出信号と前記信号発生手段
での基準電圧信号との誤差電圧を検出して、前記半導体
素子に流れる電流値、及び前記半導体素子の抵抗成分で
生じる電圧降下の値を一定に制御する誤差電圧検出手段
と、前記信号発生手段と前記半導体素子の一方電極とを接続
する第１のスイッチ手段と、前記信号発生手段と前記半導体素子の他方電極とを接続
する第２のスイッチ手段と、前記第１、第２のスイッチ手段のいずれかを選択して前
記信号発生手段に電源を供給するように前記第１、第２
のスイッチ手段の切り替え動作を制御する切替制御手段
とを備えたことを特徴とする電圧レギュレータ回路。
【請求項２】前記切替制御手段は、前記誤差電圧検出
手段で検出された誤差電圧に応じて切り替え動作を制御
することを特徴とする請求項１記載の電圧レギュレータ
回路。
【請求項３】前記切替制御手段は、第２の基準電圧信
号を発生する第２の信号発生手段と、前記負荷電圧検出
手段での検出信号と前記第２の信号発生手段での第２の
基準電圧信号との誤差電圧を検出する第２の誤差電圧検
出手段とを備え、前記第２の誤差電圧検出手段で検出さ
れた誤差電圧に応じて切り替え動作を制御することを特
徴とする請求項１記載の電圧レギュレータ回路。
【請求項４】前記第２の誤差電圧検出手段は、前記負
荷電圧検出手段での検出信号に対して一定のヒステリシ
スを有する切り替え信号を出力することを特徴とする請
求項３記載の電圧レギュレータ回路。
【請求項５】前記切替制御手段は、前記電源の起動時
点からの経過時間を測定する測定手段を備え、一定時間の経過後に前記第１、第２のスイッチ手段の切
り替え動作が実行されることを特徴とする請求項１記載
の電圧レギュレータ回路。
【請求項６】前記切替制御手段は、第２の基準電圧信
号を発生する第２の信号発生手段と、前記負荷電圧検出
手段での検出信号と前記第２の信号発生手段での第２の
基準電圧信号との誤差電圧を検出する第２の誤差電圧検
出手段と、前記電源の起動時点からの経過時間を測定す
る測定手段とを備え、前記第２の誤差電圧検出手段での誤差電圧に応じて前記
測定手段をリセットし、その経過時間測定を再開するこ
とを特徴とする請求項１記載の電圧レギュレータ回路。
【請求項７】前記第１、第２のスイッチ手段はＰ型Ｍ
ＯＳトランジスタで構成され、前記Ｐ型ＭＯＳトランジ
スタのうち、第１のスイッチ手段を構成するトランジス
タの基板電極を前記電源に接続するとともに、第２のス
イッチ手段を構成するトランジスタの基板電極を第３の
スイッチ手段を介して前記負荷に接続したことを特徴と
する請求項１記載の電圧レギュレータ回路。
【請求項８】前記第１、第２のスイッチ手段はＰ型Ｍ
ＯＳトランジスタで構成され、前記Ｐ型ＭＯＳトランジ
スタの基板電極をいずれも前記電源に接続したことを特
徴とする請求項１記載の電圧レギュレータ回路。