CN110196397B

CN110196397B - 电源电压检测电路、半导体装置以及电子设备

Info

Publication number: CN110196397B
Application number: CN201910137066.8A
Authority: CN
Inventors: 及川延幸; 桑野俊一
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2018-02-27
Filing date: 2019-02-25
Publication date: 2023-04-21
Anticipated expiration: 2039-02-25
Also published as: CN110196397A; JP2019148478A; US10715128B2; US20190267980A1

Abstract

本发明涉及电源电压检测电路、半导体装置以及电子设备。提供电源电压检测电路，防止由于在比较基于电源电压的比较电压与基准电压的比较电路中构成差动对的2个晶体管的栅极长时间被施加不同的电压而引起的偏移的产生，提高了电源电压的检测精度。该电源电压检测电路具有：基准电压生成电路，其生成基准电压；比较电压生成电路，其根据电源电压生成比较电压；比较电路，其包含构成差动对并且栅极被施加相同的偏置电压的第1晶体管和第2晶体管、以及分别与第1晶体管和第2晶体管串联连接并且源极分别被施加基准电压和比较电压的第3晶体管和第4晶体管，该比较电路生成表示比较电压与基准电压的比较结果的输出信号。

Description

电源电压检测电路、半导体装置以及电子设备

技术领域

本发明涉及检测电源电压是高于规定电压、还是低于规定电压的电源电压检测电路。并且，本发明涉及内置这样的电源电压检测电路的半导体装置以及使用这样的电源电压检测电路的电子设备等。

背景技术

例如，在组装到电子设备中以实现特定功能的微控制单元(MCU)中，要求了与电源电压的电平对应地变更动作速度，或者，使周边电路导通/断开。因此，使用了检测电源电压是高于规定电压、还是低于规定电压的电源电压检测电路。并且，近年来，针对电源电压检测电路，削减消耗电流、电路尺寸的要求正在提高。

作为相关技术，在专利文献1中公开了无论电源电压如何都能够发挥期望的能力并价廉地制造的半导体集成电路。该半导体集成电路具有驱动定时不同的多个电路，具备：分压电路，其对电源电压进行分压并输出；基准电压产生电路，其输出基准电压；比较电路，其对分压电路的输出电压与基准电压进行比较，输出比较结果作为控制信号；以及定时补偿电路，其由多级延迟电路构成，利用控制信号切换延迟电路的级数，补偿多个电路的驱动定时。

专利文献1：日本特开平10-117138号公报(第0005-0006段、图1)

在专利文献1的图1所示的半导体集成电路中使用比较电路1，该比较电路1具有由栅极被施加分压电路2的输出电压的N沟道MOSFET 15和栅极被施加基准电压的N沟道MOSFET 16构成的差动对。但是，当对构成差动对的2个晶体管的栅极长时间持续施加不同的电压时，导致这些晶体管的特性变动不同，有时在差动对中产生偏移(offset)。在这样的情况下，存在电源电压的检测精度发生恶化的问题。

此外，一般而言，只要对半导体集成电路供给了电源电压，则在分压电路中串联连接的多个晶体管或者电阻中持续流过电流。因此，为了减少分压电路中的消耗电流，需要增大晶体管的沟道长度或者电阻的电阻值，难以进行电源电压检测电路的小型化。

发明内容

因此，鉴于上述内容，本发明的第1目的在于提供一种防止偏移的产生并提高了电源电压的检测精度的电源电压检测电路，该偏移是由于在比较基于电源电压的比较电压与基准电压的比较电路中构成差动对的2个晶体管的栅极长时间被施加不同的电压而引起的。

此外，本发明的第2目的在于在不使用消耗电流的分压电路的情况下构成电源电压检测电路，实现电源电压检测电路的低消耗电流化与小型化的兼顾。并且，本发明的第3目的在于提供一种内置这样的电源电压检测电路的半导体装置以及使用这样的电源电压检测电路的电子设备等。

为了解决以上课题中的至少一部分，本发明的第1观点的电源电压检测电路具有：基准电压生成电路，其生成基准电压；比较电压生成电路，其根据电源电压生成比较电压；比较电路，其包含构成差动对并且栅极被施加相同的偏置电压的第1晶体管和第2晶体管、以及分别与第1晶体管和第2晶体管串联连接并且源极分别被施加基准电压和比较电压的第3晶体管和第4晶体管，该比较电路生成表示比较电压与基准电压的比较结果的输出信号。

根据本发明的第1观点，由于在生成表示基于电源电压的比较电压与基准电压的比较结果的输出信号的比较电路中构成差动对的第1晶体管和第2晶体管的栅极被施加相同的偏置电压，因此，那个提供防止差动对中的偏移的产生并提高了电源电压的检测精度的电源电压检测电路。

这里，也可以是，比较电压生成电路包含：第1钳位电路，其连接在被供给电源电压的电源节点与第4晶体管的源极之间，具有第1钳位电压；以及开关电路和第2钳位电路，它们与第1钳位电路并联，并且串联连接在电源节点与第4晶体管的源极之间，第2钳位电路具有与第1钳位电压不同的第2钳位电压，利用比较电路的输出信号或其反相信号控制开关电路。

由此，由于利用第1钳位电路或者第2钳位电路的钳位电压生成比较电压，所以能够在不使用消耗电流的分压电路的情况下构成电源电压检测电路，实现电源电压检测电路的低消耗电流化与小型化的兼顾。并且，由于利用开关电路切换钳位电压，所以能够使电源电压检测电路具有迟滞特性。

此外，也可以是，第1钳位电路中包含的钳位元件的数量多于第2钳位电路中包含的钳位元件的数量。由此，即使使用具有相同的钳位电压的钳位元件，也能够调整电源电压检测电路的检测电压，使电源电压检测电路具有迟滞特性。

并且，也可以是，基准电压生成电路包含具有相互不同的阈值电压并构成第2差动对的第5晶体管和第6晶体管、以及分别与第5晶体管和第6晶体管串联连接并构成电流镜电路的第7晶体管和第8晶体管，第6晶体管的漏极与栅极的连接点处的电压是基于施加到第5晶体管的栅极的电压的基准电压。由此，能够兼顾基准电压生成电路的低消耗电流化和小型化，并且生成高精度的基准电压。

在该情况下，优选的是，第7晶体管的漏极电流的大小与第8晶体管的漏极电流的大小之比为1：2，第3晶体管的漏极电流的大小与第4晶体管的漏极电流的大小之比为1：1。由此，能够与比较电压与基准电压的电平关系对应地使比较电路的输出信号可靠地变化为高电平或者低电平。

此外，也可以是，比较电路还包含：第9晶体管，其具有与第2晶体管的漏极和第4晶体管的漏极连接的栅极；以及第10晶体管，其向第9晶体管的漏极供给恒定电流。在比较电路的输出级使用反相器的情况下，为了削减消耗电流，需要增大构成反相器的晶体管的沟道长度，但在使用被供给恒定电流而进行动作的输出晶体管的情况下，能够使用通常尺寸的晶体管而削减消耗电流。

本发明的第2观点的半导体装置和本发明的第3观点的电子设备具有上述任意一个电源电压检测电路。根据本发明的第2观点或者第3观点，可提供一种能够使用防止差动对中的偏移的产生并提高了电源电压的检测精度的电源电压检测电路来与电源电压的电平对应地变更动作速度、或者使周边电路导通/断开的半导体装置或者电子设备。

附图说明

图1是示出本发明的第1实施方式的电源电压检测电路的结构例的电路图。

图2是示出本发明的第2实施方式的电源电压检测电路的结构例的电路图。

图3是示出图2所示的晶体管QN5的结构例的剖视图。

图4是示出图2所示的晶体管QN6的结构例的剖视图。

图5是示出本发明的第3实施方式的电源电压检测电路的结构例的电路图。

图6是示出本发明的第4实施方式的电源电压检测电路的结构例的电路图。

图7是示出本发明的一个实施方式的电子设备的结构例的框图。

标号说明

1：电池；10、10a：基准电压生成电路；20、20a、20b：比较电压生成电路；30、30a：比较电路；31：反相器；40：偏置电压生成电路；50：半导体衬底；51～54：N型杂质区域；55、57：栅绝缘膜；56、58：多晶硅膜；60：静电保护电路；70：调节器；80：MCU；81：CPU；82：ROM；83：RAM；100：电源电压检测电路；110：半导体装置；120：操作部；130：通信部；140：显示部；150：语音输出部；QN1～QN10：N沟道MOS晶体管；QP1～QP12：P沟道MOS晶体管；D1、D2：二极管；R1：电阻；P1、P2：电源端子。

具体实施方式

以下，参照附图详细说明本发明的实施方式。另外，对相同的结构要素标注相同的参考标号，并省略重复的说明。

<第1实施方式>

图1是示出本发明的第1实施方式的电源电压检测电路的结构例的电路图。电源电压检测电路100例如可以在从电池供给电源电压而进行动作的电子设备中使用，内置于半导体装置。

如图1所示，电源电压检测电路100包含基准电压生成电路10、比较电压生成电路20、比较电路30、偏置电压生成电路40、作为恒流源的N沟道MOS(metal oxidesemiconductor：金属氧化物半导体)晶体管QN3和QN4。对电源电压检测电路100供给高电位侧的电源电位VDD和低电位侧的电源电位VSS。下面，电源电位VSS是接地电位(0V)，对电源节点N1供给电源电压VDD。

晶体管QN3具有与基准电压生成电路10连接的漏极、从偏置电压生成电路40施加偏置电压Vbias的栅极、以及与供给接地电位(0V)的接地节点N2连接的源极，该晶体管QN3对基准电压生成电路10供给恒定电流。晶体管QN4具有与比较电路30连接的漏极、从偏置电压生成电路40施加偏置电压Vbias的栅极、以及与接地节点N2连接的源极，该晶体管QN4对比较电路30供给恒定电流。

基准电压生成电路10通过从晶体管QN3供给恒定电流而进行动作，生成基准电压。此外，比较电压生成电路20根据电源电压VDD生成比较电压。比较电路30通过从晶体管QN4供给恒定电流而进行动作，将比较电压与基准电压进行比较，生成表示比较结果的输出信号VDT。

比较电路30具有栅极被施加相同的偏置电压Vbias的N沟道MOS晶体管QN1和QN2作为构成差动对的第1晶体管和第2晶体管，该比较电路30包含：作为第3晶体管的P沟道MOS晶体管QP3，其与第1晶体管串联连接，源极被施加基准电压；以及作为第4晶体管的P沟道MOS晶体管QP4，其与第2晶体管串联连接，源极被施加比较电压，该比较电路30还包含反相器31。

晶体管QN1和QN2各自具有从偏置电压生成电路40施加偏置电压Vbias的栅极、以及与晶体管QN4的漏极连接的源极。晶体管QP3具有从基准电压生成电路10施加基准电压的源极、以及与晶体管QN1的漏极连接的栅极和漏极。晶体管QP4具有从比较电压生成电路20施加比较电压的源极、与晶体管QP3的栅极和漏极连接的栅极、以及与晶体管QN2的漏极连接的漏极。

这里，晶体管QN1、QN2、QP3和QP4构成了差动放大电路。在基准电压低至1V程度的情况下，差动放大电路的各部件的电压容易成为动作下限，因此，通过使用阈值电压较低的晶体管作为晶体管QN1、QN2、QP3和QP4，能够扩大差动放大电路的工作电压范围。

反相器31输入晶体管QN2的漏极与晶体管QP4的漏极的连接点处的电压，将输入电压反转而生成输出信号VDT。在该情况下，比较电路30在比较电压低于基准电压时将输出信号VDT去激活为高电平，在比较电压高于基准电压时将输出信号VDT激活为低电平。

比较电压生成电路20包含：第1钳位电路，其连接在被供给电源电压VDD的电源节点N1与晶体管QP4的源极之间；以及开关电路和第2钳位电路，它们与第1钳位电路并联，并且，串联连接在电源节点N1与晶体管QP4的源极之间。

在图1所示的例子中，第1钳位电路包含二极管D1作为钳位元件，具有第1钳位电压(在本实施方式中，设为0.7V)。第2钳位电路包含二极管D2作为钳位元件，具有与第1钳位电压不同的第2钳位电压(在本实施方式中，设为低于第1钳位电压的0.4V)。

此外，开关电路由P沟道MOS晶体管QP5构成。晶体管QP5具有与电源节点N1连接的源极、被施加比较电路30的输出信号VDT或其反相信号的栅极、以及与二极管D2连接的漏极，该晶体管QP5利用比较电路30的输出信号VDT或其反相信号而控制。在图1所示的例子中，利用比较电路30的输出信号VDT控制晶体管QP5。

因此，在电源电压VDD低于规定电压时，比较电路30的输出信号VDT被去激活为高电平而使晶体管QP5成为非导通状态。另一方面，在电源电压VDD高于规定电压时，比较电路30的输出信号VDT被激活为低电平而使晶体管QP5成为导通状态。晶体管QP5只要具有在导通状态下仅使二极管D2按照饱和条件进行动作的电流供给能力即可，因此，无需太大的尺寸。

或者，也可以是，在反相器31的后级还追加反相器等，在电源电压VDD低于规定电压时将输出信号VDT去激活为低电平，在电源电压VDD高于规定电压时将输出信号VDT激活为高电平。在该情况下，利用比较电路30的输出信号VDT的反相信号控制晶体管QP5。

二极管D1具有与电源节点N1连接的阳极、以及与晶体管QP4的源极连接的阴极，在晶体管QP5为非导通状态时，将电源节点N1与晶体管QP4的源极之间的电压钳位在第1钳位电压。

二极管D2具有与晶体管QP5的漏极连接的阳极、以及与晶体管QP4的源极连接的阴极，在晶体管QP5为导通状态时，将电源节点N1与晶体管QP4的源极之间的电压钳位在第2钳位电压。

例如，如果设基准电压为1.0V，则在电源电压VDD低于第1规定电压1.7V时，比较电压低于1.0V，电源电压检测电路100将输出信号VDT去激活为高电平。这时，晶体管QP5成为非导通状态，二极管D1将比较电压设定为(VDD-0.7V)。

另一方面，在电源电压VDD高于第1规定电压1.7V时，比较电压高于1.0V，电源电压检测电路100将输出信号VDT激活为低电平。由此，晶体管QP5成为导通状态，二极管D2将比较电压设定为(VDD-0.4V)。

因此，当电源电压VDD一旦高于第1规定电压1.7V时，只要电源电压VDD不低于第2规定电压1.4V，则电源电压检测电路100将输出信号VDT维持为低电平。这样，通过使电源电压检测电路100具有迟滞特性，能够不易受到电源电压VDD中包含的噪声等影响。

根据本实施方式，由于在生成表示基于电源电压VDD的比较电压与基准电压的比较结果的输出信号的比较电路30中构成差动对的2个晶体管QN1和QN2的栅极被施加相同的偏置电压Vbias，因此，能够提供防止差动对中的偏移的产生并提高了电源电压VDD的检测精度的电源电压检测电路100。

此外，由于利用二极管D1或者D2的钳位电压生成比较电压，所以能够在不使用消耗电流的分压电路的情况下构成电源电压检测电路100，实现电源电压检测电路100的低消耗电流化与小型化的兼顾。并且，由于利用晶体管QP5切换钳位电压，所以能够使电源电压检测电路100具有迟滞特性。

<第2实施方式>

图2是示出本发明的第2实施方式的电源电压检测电路的结构例的电路图。在第2实施方式中，替代图1所示的第1实施方式中的基准电压生成电路10和比较电压生成电路20，使用基准电压生成电路10a和比较电压生成电路20a。关于其他方面，第2实施方式可以与第1实施方式相同。

如图2所示，基准电压生成电路10a包含构成第2差动对的作为第5晶体管和第6晶体管的N沟道MOS晶体管QN5和QN6、分别与第5晶体管和第6晶体管串联连接并构成电流镜电路的作为第7晶体管和第8晶体管的P沟道MOS晶体管QP7和QP8、以及电阻R1。

晶体管QN5具有经由电阻R1而与接地节点N2连接的栅极、以及与晶体管QN3的漏极连接的源极。晶体管QN6具有与晶体管QP3的源极连接的漏极和栅极、以及与晶体管QN3的漏极连接的源极。

晶体管QP7具有与电源节点N1连接的源极、以及与晶体管QN5的漏极连接的栅极和漏极。晶体管QP8具有与电源节点N1连接的源极、与晶体管QP7的栅极和漏极连接的栅极、以及与晶体管QN6的漏极和栅极连接的漏极。

在图2所示的例子中，使用耗尽型的晶体管作为晶体管QN5，使用增强型的晶体管作为晶体管QN6。因此，晶体管QN5和QN6与晶体管的功函数之差对应地具有相互不同的阈值电压。

基准电压生成电路10a根据施加到晶体管QN5的栅极的电压(在本实施方式中，接地电位0V)，在晶体管QN6的漏极与栅极的连接点处生成基准电压。即，晶体管QN6的漏极与栅极的连接点处的电压成为基于对晶体管QN5的栅极施加的电压的基准电压。由此，能够兼顾基准电压生成电路10a的低消耗电流化和小型化，并且生成高精度的基准电压。此外，通过使耗尽型的晶体管QN5的温度特性与增强型的晶体管QN6的温度特性取得平衡，能够使基准电压的温度特性大致平坦。

图3是示出图2所示的晶体管QN5的结构例的剖视图，图4是示出图2所示的晶体管QN6的结构例的剖视图。在P型的半导体衬底(或者，P阱)50上配置有作为晶体管QN5和QN6的漏极和源极的N型杂质区域51～54。

如图3所示，在被N型杂质区域51和52夹着的半导体衬底50上隔着栅绝缘膜55而配置有作为晶体管QN5的栅极电极的多晶硅膜56。多晶硅膜56掺入有磷(P)或者砷(As)等N型的杂质。

另一方面，如图4所示，在被N型杂质区域53和54夹着的半导体衬底50上隔着栅绝缘膜57而配置有作为晶体管QN6的栅极电极的多晶硅膜58。多晶硅膜58掺入有硼(B)等P型的杂质。由此，晶体管QN5和QN6即使具有相同的形状，也具有相互不同的阈值电压。

再次参照图2，晶体管QP7仅向晶体管QN5供给电流，与此相对，晶体管QP8向晶体管QN6和QP3双方供给电流。因此，晶体管QP7的漏极电流的大小与晶体管QP8的漏极电流的大小之比优选为1：2。因此，例如，将晶体管QP7和QP8的沟道长度设定为大致相等，并且，将晶体管QP8的沟道宽度设定为晶体管QP7的沟道宽度的大致2倍。另外，关于晶体管QP7的漏极电流的大小与晶体管QP8的漏极电流的大小之比为1：2，也可以除了1：2的比以外还具有适当的比的范围。该范围只要是解决本发明的课题所需的充分范围即可。

此外，在基准电压与比较电压大致相等的情况下，晶体管QP3和QP4优选向晶体管QN1和QN2供给大致相等的电流。因此，晶体管QP3的漏极电流的大小与晶体管QP4的漏极电流的大小之比优选为1：1。因此，例如，将晶体管QP3和QP4的沟道长度设定为大致相等，并且将晶体管QP3和QP4的沟道宽度设定为大致相等。根据以上内容，能够与比较电压与基准电压的电平关系对应地使比较电路30的输出信号VDT可靠地变化为高电平或者低电平。另外，关于晶体管QP3的漏极电流的大小与晶体管QP4的漏极电流的大小比为1：1，也可以除了1：1的比以外还具有适当的比的范围。该范围只要是解决本发明的课题所需的充分范围即可。

比较电压生成电路20a替代图1所示的二极管D1和D2，包含P沟道MOS晶体管QP1和QP2。晶体管QP1具有与电源节点N1连接的源极、以及与晶体管QP4的源极连接的栅极和漏极。晶体管QP2具有与晶体管QP5的漏极连接的源极、以及与晶体管QP4的源极连接的栅极和漏极。

晶体管QP1和QP2是栅极和漏极连接的，因此，也可以与二极管等效，用作钳位元件。通过变更掺入到晶体管QP1和QP2的沟道区域中的杂质的浓度等，晶体管QP1和QP2具有相互不同的阈值电压(钳位电压)。例如，晶体管QP1的阈值电压为0.7V，晶体管QP2的阈值电压为0.4V。

<第3实施方式>

图5是示出本发明的第3实施方式的电源电压检测电路的结构例的电路图。在第3实施方式中，替代图2所示的第2实施方式中的比较电压生成电路20a，使用比较电压生成电路20b。关于其他方面，第3实施方式可以与第2实施方式相同。

在第3实施方式中，第1钳位电路中包含的钳位元件的数量多于第2钳位电路中包含的钳位元件的数量。由此，即使使用具有相同的钳位电压的钳位元件，也能够调整电源电压检测电路100的检测电压，或者，使电源电压检测电路100具有迟滞特性。

在图5所示的例子中，第1钳位电路包含2个P沟道MOS晶体管QP11和QP12作为钳位元件，第2钳位电路包含1个P沟道MOS晶体管QP2作为钳位元件。晶体管QP11具有与电源节点N1连接的源极。晶体管QP12具有与晶体管QP1的栅极和漏极连接的源极、以及与晶体管QP4的源极连接的栅极和漏极。

晶体管QP11、QP12和QP2是栅极和漏极连接的，因此，也可以与二极管等效，具有相同的阈值电压(钳位电压)。在该情况下，晶体管QP11和QP12的阈值电压的合计值成为晶体管QP2的阈值电压(在本实施方式中，设为0.7V)的2倍(1.4V)。

例如，如果设基准电压为1.0V，则在电源电压VDD低于第1规定电压2.4V时，比较电压低于1.0V，电源电压检测电路100将输出信号VDT去激活为高电平。这时，晶体管QP5成为非导通状态，晶体管QP11和QP12将比较电压设定为(VDD-1.4V)。

另一方面，在电源电压VDD高于第1规定电压2.4V时，比较电压高于1.0V，电源电压检测电路100将输出信号VDT激活为低电平。由此，晶体管QP5成为导通状态，晶体管QP2将比较电压设定为(VDD-0.7V)。

因此，当电源电压VDD一旦高于第1规定电压2.4V时，只要电源电压VDD不低于第2规定电压1.7V，则电源电压检测电路100将输出信号VDT维持为低电平。这样，通过使电源电压检测电路100具有迟滞特性，能够不易受到电源电压VDD中包含的噪声等影响。

此外，图5中示出了在比较电路30中构成输出级的反相器31(图2)的P沟道MOS晶体管QP9和N沟道MOS晶体管QN9。反相器31的输入电压有时维持为接近反相器31的阈值的电压，因此，通过增大构成反相器31的晶体管QP9和QN9的沟道长度，能够削减消耗电流，并且，能够使响应速度延迟而不易受到电源噪声等影响。

<第4实施方式>

图6是示出本发明的第4实施方式的电源电压检测电路的结构例的电路图。在第4实施方式中，替代图5所示的第3实施方式中的比较电路30，使用比较电路30a。关于其他方面，第4实施方式可以与第3实施方式相同。

比较电路30a替代图2等所示的比较电路30中的输出级的反相器31，包含具有与晶体管QN2的漏极和晶体管QP4的漏极连接的栅极的P沟道MOS晶体管QP9(第9晶体管)、以及对晶体管QP9的漏极供给恒定电流的N沟道MOS晶体管QN10(第10晶体管)。

晶体管QP9具有与电源节点N1连接的源极、以及与输出信号VDT的输出端子连接的漏极。晶体管QN10具有与晶体管QP9的漏极连接的漏极、从偏置电压生成电路40施加偏置电压Vbias的栅极、以及与接地节点N2连接的源极。因此，晶体管QN10向晶体管QP9供给的恒定电流取决于偏置电压Vbias。

在图2等所示的比较电路30中的输出级中使用反相器31的情况下，为了削减消耗电流，需要增大构成反相器的晶体管的沟道长度，但在使用被供给恒定电流而进行动作的输出晶体管的情况下，能够使用通常尺寸的晶体管而削减消耗电流。

<电子设备>

接着，参照图7对使用本发明的任意一个实施方式的电源电压检测电路的电子设备进行说明。

图7是示出本发明的一个实施方式的电子设备的结构例的框图。该电子设备包含半导体装置110、操作部120、通信部130、显示部140和语音输出部150。这里，半导体装置110和通信部130～语音输出部150可以从电池1供给电源电压而进行动作。此外，可以省略或者变更图7所示的结构要素的一部分，或者，也可以对图7所示的结构要素附加其他结构要素。

本发明的一个实施方式的半导体装置110包含静电保护电路60、调节器(REG)70、微控制单元(MCU)80和电源电压检测电路100。此外，MCU 80包含CPU(中央运算装置)81、ROM(只读存储器)82和RAM(随机访问存储器)83。

当在电池1未与电源端子P1和P2连接时对电源端子P1与电源端子P2之间施加了静电时，静电保护电路60使电源端子P1与电源端子P2之间的电压下降。调节器70通过使从电池1经由静电保护电路60而供给的电源电压VDD1稳定化，输出稳定化后的电源电压VDD2。从调节器70输出的电源电压VDD2供给到半导体装置110的各部件。

CPU 81按照程序，使用ROM 82等所存储的数据等进行各种运算处理、控制处理。例如，CPU 81与从操作部120输出的操作信号对应地进行各种数据处理，或者为了与外部之间进行数据通信而控制通信部130，或者生成用于使显示部140显示各种图像的图像信号，或者生成用于使语音输出部150输出各种语音的语音信号。

ROM 82存储有用于使CPU 81进行各种运算处理和控制处理的程序和数据等。此外，RAM 83被用作CPU 81的工作区，暂时存储从ROM 82读出的程序和数据、使用操作部120而输入的数据、或者CPU 81按照程序执行的运算结果等。

电源电压检测电路100将从电池1经由静电保护电路60而供给的电源电压VDD1或者由调节器70稳定化后的电源电压VDD2与规定电压进行比较，将表示比较结果的输出信号VDT输出到CPU 81。由此，CPU 81与电源电压VDD2的电平对应地变更动作速度，或者，使周边电路导通/断开。

操作部120例如是包含操作键或按钮开关等的输入装置，将与用户的操作对应的操作信号输出到CPU 81。通信部130例如由模拟电路和数字电路构成，进行CPU 81与外部装置之间的数据通信。显示部140例如包含LCD(液晶显示装置)等，根据从CPU 81供给的显示信号显示各种信息。此外，语音输出部150例如包含扬声器等，根据从CPU 81供给的语音信号输出语音。

根据本实施方式，可提供一种能够使用防止差动对中的偏移的产生并了提高电源电压的检测精度的电源电压检测电路100来与电源电压VDD2的大小对应地变更动作速度、或者使周边电路导通/断开的半导体装置110或者电子设备。

作为电子设备，包括计算器、电子词典、电子游戏设备、移动电话机等移动终端、数字静态照相机、数字电影、电视机、视频电话、防盗用电视监视器、头戴式显示器、个人计算机、打印机、网络设备、导航装置、测量设备和医疗设备(例如，电子体温计、血压计、血糖计、心电图计测装置、超声波诊断装置和电子内窥镜)等。

本发明不限定于以上所说明的实施方式，对本领域技术人员来说，能够在本发明的技术构思内进行诸多变形。例如，还能够组合地实施从以上所说明的实施方式中选择的多个实施方式。

Claims

1.一种电源电压检测电路，其具有：

基准电压生成电路，其生成基准电压；

比较电压生成电路，其根据电源电压生成比较电压；以及

比较电路，其具有构成差动对并且栅极被施加相同的偏置电压的第1晶体管和第2晶体管，并且包含与所述第1晶体管串联连接并且源极被施加所述基准电压的第3晶体管、以及与所述第2晶体管串联连接并且源极被施加所述比较电压的第4晶体管，该比较电路生成表示所述比较电压与所述基准电压的比较结果的输出信号。

2.根据权利要求1所述的电源电压检测电路，其中，

所述比较电压生成电路包含：第1钳位电路，其连接在被供给所述电源电压的电源节点与所述第4晶体管的源极之间，具有第1钳位电压；以及开关电路和第2钳位电路，它们与所述第1钳位电路并联，并且串联连接在所述电源节点与所述第4晶体管的源极之间，

所述第2钳位电路具有与所述第1钳位电压不同的第2钳位电压，

利用所述比较电路的所述输出信号或其反相信号控制所述开关电路。

3.根据权利要求2所述的电源电压检测电路，其中，

所述第1钳位电路中包含的钳位元件的数量多于所述第2钳位电路中包含的钳位元件的数量。

4.根据权利要求1至3中的任意一项所述的电源电压检测电路，其中，

所述基准电压生成电路包含具有相互不同的阈值电压并且构成第2差动对的第5晶体管和第6晶体管、以及分别与所述第5晶体管和所述第6晶体管串联连接并且构成电流镜电路的第7晶体管和第8晶体管，

所述第6晶体管的漏极与栅极的连接点处的电压是基于施加到所述第5晶体管的栅极的电压的所述基准电压。

5.根据权利要求4所述的电源电压检测电路，其中，

所述第7晶体管的漏极电流的大小与所述第8晶体管的漏极电流的大小之比为1：2，

所述第3晶体管的漏极电流的大小与所述第4晶体管的漏极电流的大小之比为1：1。

6.根据权利要求1至5中的任意一项所述的电源电压检测电路，其中，

所述比较电路还包含：

第9晶体管，其具有与所述第2晶体管的漏极和所述第4晶体管的漏极连接的栅极；以及

第10晶体管，其对所述第9晶体管的漏极供给恒定电流。

7.一种半导体装置，其具有权利要求1至6中的任意一项所述的电源电压检测电路。

8.一种电子设备，其具有权利要求1至6中的任意一项所述的电源电压检测电路。