JP2004140576A

JP2004140576A - 電圧比較器およびリーク電流検出装置

Info

Publication number: JP2004140576A
Application number: JP2002303127A
Authority: JP
Inventors: Kunihiko Goto; 後藤　邦彦
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-10-17
Filing date: 2002-10-17
Publication date: 2004-05-13

Abstract

【課題】対象回路が接続される端子の電圧が半導体集積回路に供給される電源電圧よりも高い場合であっても、端子間電圧をしきい値電圧と比較動作可能とする。
【解決手段】比較回路３２の基準電圧生成回路３７には常に電流Ｉａが流れており、その両端子間には基準電圧Ｖｒ（＝Ｉａ・Ｒ２４＋ＶＢＥ（Ｑ２８）　）が生成される。ＭＯＳトランジスタＱ２１のオフ駆動時にソレノイド２２にリーク電流が流れ、端子２７、２８間の電圧が（Ｖｒ−ＶＢＥ（Ｑ３０）　）つまりＩａ・Ｒ２４以上になると、トランジスタＱ３０がオフとなり、出力回路３３はＨレベルの検出信号を出力する。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置として構成され第１の端子と第２の端子との間の電圧を所定のしきい値電圧と比較する電圧比較器およびそれを用いたリーク電流検出装置に関する。
【０００２】
【従来の技術】
インダクタンス負荷駆動回路のリーク検出回路として、特許文献１に示されたものがある。この特許文献１の図４に示す回路は、インダクタンス負荷の各端子電圧を分圧して汎用のコンパレータで比較するようになっている。
【０００３】
【特許文献１】
特開平１１−３０６３９号公報（第１図、第４図）
【０００４】
【発明が解決しようとする課題】
また、図３は、車両に搭載された負荷回路例えばソレノイドに対するリーク電流検出回路の電気的構成を示している。この図３において、端子２、３は半導体集積回路１（以下、ＩＣ１と称す）の電源端子であって、イグニッションスイッチ４がオンされるとバッテリ５から電圧Ｖｂが供給されるようになっている。バッテリ５の両端子間には、ソレノイド６とＭＯＳトランジスタＱ１とが直列に接続されており、ＭＯＳトランジスタＱ１がオンするとソレノイド６が通電状態となる。また、ソレノイド６の両端子は、それぞれＩＣ１の電圧検出用の端子７、８に接続されている。
【０００５】
ＩＣ１の内部には、電源回路９、駆動回路１０、定電流回路１１、しきい値電圧発生回路１２、コンパレータ１３、出力回路１４、ダイオードＤ１、Ｄ２、Ｄ３からなるレベルシフト回路１５、ダイオードＤ４、Ｄ５、Ｄ６からなるレベルシフト回路１６等が形成されている。コンパレータ１３の非反転側入力端子であるトランジスタＱ２のベースは、しきい値電圧発生回路１２内の抵抗Ｒ１とレベルシフト回路１５とを介して上記端子７に接続され、コンパレータ１３の反転側入力端子であるトランジスタＱ３のベースは、レベルシフト回路１６を介して上記端子８に接続されている。
【０００６】
定電流回路１１が出力する定電流をＩａ、ｐｎ接合の順方向電圧をＶＦ、バッテリ電圧をＶＢａｔｔとすれば、イグニッションスイッチ４が閉じた状態で、トランジスタＱ２のベース電圧ＶＢ（Ｑ２）　は次の（１）式に示すようになる。
ＶＢ（Ｑ２）　＝ＶＢａｔｔ−３・ＶＦ−Ｉａ・Ｒ１　　　　　…（１）
【０００７】
これに対し、トランジスタＱ３のベース電圧ＶＢ（Ｑ３）　は、ソレノイド６がオフ駆動され且つソレノイド６にリーク電流が流れていない場合にあっては次の（２）式に示すようになる。その結果、トランジスタＱ２がオン、トランジスタＱ３がオフとなり、出力回路１４はＬレベルの検出信号を出力する。
ＶＢ（Ｑ３）　＝ＶＢａｔｔ−３・ＶＦ　　　　　　　　　　　…（２）
【０００８】
これに対し、ソレノイド６にリーク電流が流れ、端子８の電圧が端子７の電圧に対してＩａ・Ｒ１以上低下すると、トランジスタＱ２がオフ、トランジスタＱ３がオンとなり、出力回路１４はＨレベルの検出信号を出力する。
【０００９】
この回路構成において、コンパレータ１３が正常に動作するためには、トランジスタＱ２、Ｑ３の各ベース電圧ＶＢ（Ｑ２）　、ＶＢ（Ｑ３）　はともに（Ｖｂ−ＶＦ）以下でなければならず、逆接続防止用のダイオードＤ１の存在を考慮すれば、バッテリ電圧ＶＢａｔｔに対し少なくとも２・ＶＦだけ低い電圧でなければならない。レベルシフト回路１５、１６においてダイオードを３個直列に接続したのは、ベース電圧ＶＢ（Ｑ２）　、ＶＢ（Ｑ３）　をバッテリ電圧ＶＢａｔｔに対し３・ＶＦ（＞２・ＶＦ）だけ低い電圧とするためである。
【００１０】
しかしながら、バッテリ５からイグニッションスイッチ４、ダイオードＤ１を介してＩＣ１の端子２に至る電源配線は、長く引き回されることが多く、配線抵抗による電圧降下やノイズの混入による一時的な電圧低下を引き起こすことがある。その結果、電圧Ｖｂがバッテリ電圧ＶＢａｔｔに対し２・ＶＦ以上低下すると、上述したコンパレータ１３の動作条件が満たされなくなり、コンパレータ１３の動作が停止してしまう。
【００１１】
この現象は、図４に示すようにＮＰＮ形トランジスタＱ４、Ｑ５を差動入力トランジスタとするコンパレータ１７を用いた構成でも同様に生じる。この回路構成では、トランジスタＱ４、Ｑ５の各ベース電圧ＶＢ（Ｑ４）　、ＶＢ（Ｑ５）　はともに（Ｖｂ＋ＶＦ）以下でなければならず、ダイオードＤ１の存在を考慮すれば、バッテリ電圧ＶＢａｔｔ以下の電圧でなければならない。従って、本構成では、図３に示す構成に比べて電圧余裕が大きくなるものの、電圧Ｖｂがバッテリ電圧ＶＢａｔｔに対し４・ＶＦ以上低下すると、コンパレータ１７の動作が停止してしまう。
【００１２】
本発明は上記事情に鑑みてなされたもので、その目的は、対象回路が接続される端子の電圧が半導体集積回路に供給される電源電圧よりも高い場合であっても、端子間電圧をしきい値電圧と比較動作可能な電圧比較器およびそれを用いたリーク電流検出装置を提供することにある。
【００１３】
【課題を解決するための手段】
請求項１に記載した手段によれば、基準電圧生成回路に第１の定電流回路が出力する一定電流が流れ、基準電圧生成回路の両端子間には、ダイオード接続された第１のトランジスタに係るｐｎ接合の順方向電圧と上記一定電流により生じる抵抗回路の電圧降下とが加算された基準電圧が生成される。第１の端子と第２の端子との間の電圧について、第２のトランジスタのオンオフ状態が変化するしきい値電圧は、（基準電圧−第２のトランジスタのベース・エミッタ間電圧）となる。
【００１４】
本電圧比較器は、定電流回路を除いて半導体集積回路装置に供給される電源電圧を用いておらず、その定電流回路も例えば２・ＶＢＥ程度の低電圧から動作可能となる。従って、半導体集積回路装置に供給される電源電圧が低下したり、第１の端子の電圧および第２の端子の電圧が当該電源電圧よりも高い場合であっても比較動作を維持することができる。
【００１５】
また、半導体集積回路装置として構成されているため、ダイオード接続された第１のトランジスタに係るｐｎ接合の順方向電圧と第２のトランジスタのベース・エミッタ間電圧とは値自体および温度特性がよく一致し、しきい値電圧は、これら両電圧が相殺されることにより抵抗回路の電圧降下に等しくなる。これにより、しきい値電圧からｐｎ接合の順方向電圧の温度依存性を排除でき、温度変動幅の大きい車載電子機器に対しても適用可能となる。
【００１６】
請求項２に記載した手段によれば、第２のトランジスタがオンの時、第１のトランジスタと第２のトランジスタのコレクタ電流が等しくなるため、第１のトランジスタに係るｐｎ接合の順方向電圧と第２のトランジスタのベース・エミッタ間電圧とはより一致する傾向を示す。これにより、しきい値電圧の精度をより一層高めることができる。
【００１７】
請求項３に記載した手段によれば、請求項１記載の電圧比較器と同様な動作となり、しきい値電圧は、（基準電圧−第２のトランジスタのゲート・ソース間電圧）すなわち抵抗回路の電圧降下に等しくなる。その結果、請求項１記載の電圧比較器と同様の効果が得られる。また、請求項４に記載した手段によっても、請求項２に記載した手段と同様の作用、効果が得られる。
【００１８】
請求項５に記載した手段によれば、請求項１ないし４の何れかに記載した電圧比較器を設けたので、第１の端子と第２の端子との間に接続される負荷回路に与えられる負荷駆動用電源電圧が半導体集積回路装置に与えられる制御用電源電圧よりも高い場合であっても、電圧比較器は比較動作可能となり、しきい値電圧に相当するしきい値電流を超えるリーク電流の有無を検出できる。
【００１９】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図１を参照しながら説明する。
図１は、半導体集積回路装置（ＩＣ）の一部として形成されたリーク電流検出装置の実使用状態における電気的構成を示している。ここに示すＩＣ２１は、例えば車両のＡＢＳ制御を行うＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）　に用いられるもので、アクチュエータを構成するソレノイド２２（負荷回路に相当）をはじめ、ブレーキ制御に関する図示しない種々の負荷回路（モータ、リレーコイル、ランプ等）を通断電制御するものである。
【００２０】
端子２３、２４はＩＣ２１の電源端子であって、実使用時には、端子２３は逆接続防止用のダイオードＤ２１とイグニッションスイッチ２５とを有する電源配線を介してバッテリ２６の正極端子に接続され、端子２４は電源配線または車体アースを介してバッテリ２６の負極端子に接続されるようになっている。また、バッテリ２６の正極端子と負極端子との間には、上記ソレノイド２２とＮチャネル型のＭＯＳトランジスタＱ２１とが直列に接続され、ソレノイド２２の両端子はそれぞれＩＣ２１の電圧検出用の端子２７、２８（第１、第２の端子に相当）に接続されるようになっている。
【００２１】
ＩＣ２１は、バイポーラプロセスにより製造されており、その内部には電源回路２９、駆動回路３０、定電流回路３１、比較回器３２、出力回路３３が形成されており、その他にも図示しないＣＰＵ、メモリ、Ａ／Ｄコンバータ、入出力ポートをはじめ各種のアナログ回路およびディジタル回路が形成されている。リーク電流検出装置は、比較回器３２と出力回路３３を主体として構成されている。以下、これらの回路構成について説明する。
【００２２】
電源回路２９は、イグニッションスイッチ２５がオン状態の時に端子２３に与えられる電圧Ｖｂを入力とし、電源電圧Ｖｃｃ（例えば５Ｖ）を生成するシリーズレギュレータを備えている。この電源電圧Ｖｃｃは、電源線３４および端子２４に繋がる電源線３５（グランド線）を通して、ＩＣ２１の各機能回路に供給されるようになっている。また、電源回路２９は、バンドギャップレギュレータを内蔵しており、温度依存性の小さい一定電圧ＶＢＧ（例えば１Ｖ）を出力するようになっている。なお、電圧Ｖｂまたは電源電圧Ｖｃｃが本発明でいう制御用電源電圧に相当し、バッテリ電圧ＶＢａｔｔ　が本発明でいう負荷駆動用電源電圧に相当する。
【００２３】
駆動回路３０は、図示しないＣＰＵからの指令に従って、ＩＣ２１の端子３６を介してＭＯＳトランジスタＱ２１のゲートに駆動電圧を出力するようになっている。
【００２４】
定電流回路３１は、上記一定電圧ＶＢＧに応じた電流を出力するようになっている。すなわち、電源線３４と３５との間には、抵抗Ｒ２１とＰＮＰ形トランジスタＱ２２のエミッタ・コレクタ間とが直列に接続されており、そのトランジスタＱ２２のベースには上記一定電圧ＶＢＧが与えられている。トランジスタＱ２２のエミッタは、ＮＰＮ形トランジスタＱ２３のベースに接続されており、そのトランジスタＱ２３のエミッタは抵抗Ｒ２２を介して電源線３５に接続され、コレクタはＰＮＰ形トランジスタＱ２５のコレクタ・エミッタ間を介して電源線３４に接続されている。
【００２５】
ＰＮＰ形トランジスタＱ２６は上記トランジスタＱ２５とともにカレントミラー回路を構成しており、そのトランジスタＱ２６のコレクタと電源線３５との間にはトランジスタＱ２７が接続されている。さらに、トランジスタＱ２５とＱ２６のベースは、抵抗Ｒ２３とＰＮＰ形トランジスタＱ２４のエミッタ・コレクタ間を通して電源線３５に接続されており、当該トランジスタＱ２４のベースはトランジスタＱ２３、Ｑ２５のコレクタに接続されている。
【００２６】
抵抗Ｒ２２の抵抗値を符号と同じくＲ２２で表せば、トランジスタＱ２５、Ｑ２６、Ｑ２７のコレクタ電流Ｉａは、次の（３）式に示す値となる。
Ｉａ＝ＶＢＧ／Ｒ２２　　　　　　　　　　　　　　　…（３）
【００２７】
比較回器３２は、本発明でいう電圧比較器に相当し、ＩＣ２１の端子２７、２８間の電圧としきい値電圧Ｖｔ（後述）とを比較するものである。具体的には、ベースとコレクタとが接続（ダイオード接続）されたＰＮＰ形トランジスタＱ２８（第１のトランジスタに相当）と抵抗Ｒ２４（抵抗回路に相当）とが直列に接続されて基準電圧生成回路３７が構成されており、その基準電圧生成回路３７の一端子（トランジスタＱ２８のエミッタ）は端子２７に接続され、他端子はＮＰＮ形トランジスタＱ２９のコレクタおよびＰＮＰ形トランジスタＱ３０（第２のトランジスタに相当）のベースに接続されている。トランジスタＱ３０のエミッタは端子２８に接続され、コレクタはＮＰＮ形トランジスタＱ３１のコレクタに接続されている。
【００２８】
ここで、トランジスタＱ３０のコレクタは比較信号の出力ノードＮ１とされている。また、トランジスタＱ２９、Ｑ３１は、ともにトランジスタＱ２７とともにカレントミラー回路を構成しており、（３）式で示した電流Ｉａを吸い込むようになっている。これらは、それぞれ本発明でいう第１、第２の定電流回路に相当する。
【００２９】
出力回路３３は、比較回器３２からの比較信号を高インピーダンスで受けて二値化した検出信号としてＣＰＵに出力するものである。具体的には、トランジスタＱ２５、Ｑ２６とともにカレントミラー回路を構成するＰＮＰ形トランジスタＱ３２のコレクタと電源線３５との間にＰＮＰ形トランジスタＱ３３のエミッタ・コレクタ間が接続されており、そのトランジスタＱ３３のベースは上記比較回器３２の出力ノードＮ１に接続されている。
【００３０】
さらに、電源線３４と３５との間には、抵抗Ｒ２５、ＮＰＮ形トランジスタＱ３４および抵抗Ｒ２６の直列回路、並びに抵抗Ｒ２７およびＮＰＮ形トランジスタＱ３５の直列回路が接続されており、トランジスタＱ３４、Ｑ３５の各ベースは、それぞれトランジスタＱ３３，Ｑ３４の各エミッタに接続されている。そして、トランジスタＱ３５のコレクタが出力ノードＮ２となっている。
【００３１】
次に、本実施形態の動作について説明する。
イグニッションスイッチ２５が閉じられると、バッテリ２６からイグニッションスイッチ２５とダイオードＤ２１とを有する電源配線を介してＩＣ２１の端子２３、２４間に電圧Ｖｂが印加される。この電圧Ｖｂは、上記配線途中における電圧低下がないと仮定すれば、ダイオードＤ２１の順方向電圧をＶＦとして（ＶＢａｔｔ−ＶＦ）となる。
【００３２】
この状態で、駆動回路３０がＭＯＳトランジスタＱ２１のゲートに対しオン駆動電圧を印加すればＭＯＳトランジスタＱ２１がオンとなり、ソレノイド２２が通電状態となる。一方、駆動回路３０がＭＯＳトランジスタＱ２１のゲートに対しオフ駆動電圧（通常は０Ｖ）を印加すればＭＯＳトランジスタＱ２１がオフとなり、ソレノイド２２が断電状態となる。
【００３３】
図１に示すリーク電流検出装置は、ソレノイド２２が断電状態にある時にソレノイド２２に流れるリーク電流の有無を検出する。比較回路３２を構成する基準電圧生成回路３７には常に電流Ｉａが流れており、トランジスタＱ２８のベース・エミッタ間電圧をＶＢＥ（Ｑ２８）　、抵抗Ｒ２４の抵抗値を符号と同じくＲ２４で表せば、基準電圧生成回路３７の両端に生成される基準電圧Ｖｒは、次の（４）式で示す値となる。
Ｖｒ＝Ｉａ・Ｒ２４＋ＶＢＥ（Ｑ２８）　　　　　　　　　　…（４）
【００３４】
ＩＣ２１の端子２７、２８間の電圧について、トランジスタＱ３０がオンからオフに移行する電圧すなわちしきい値電圧Ｖｔは、オン状態にあるトランジスタＱ３０のベース・エミッタ間電圧をＶＢＥ（Ｑ３０）　とすれば、次の（５）式のようになる。

【００３５】
トランジスタＱ３０がオンすると、当該トランジスタＱ３０にもトランジスタＱ２８と同じ電流Ｉａが流れる。しかも、トランジスタＱ２８とＱ３０は同じ接合形式（ＰＮＰ形）を有し、ＩＣ２１においてトランジスタＱ２８とＱ３０とは互いに近接してレイアウトされているため、両トランジスタＱ２８、Ｑ３０のベース・エミッタ間電圧ＶＢＥ（Ｑ２８）　、ＶＢＥ（Ｑ３０）　は等しくなる。その結果、（５）式で示すしきい値電圧Ｖｔは（６）式のようになる。
Ｖｔ＝Ｉａ・Ｒ２４　　　　　　　　　　　　　　　…（６）
【００３６】
すなわち、ＭＯＳトランジスタＱ２１がオフ状態において、端子２８の電圧が（ＶＢａｔｔ−Ｖｔ）よりも高い場合には、トランジスタＱ３０、Ｑ３４、Ｑ３５がオン、トランジスタＱ３３がオフとなり、ノードＮ２はＬレベル（０Ｖ）の検出信号を出力する。一方、端子２８の電圧が（ＶＢａｔｔ−Ｖｔ）以下の場合には、トランジスタＱ３０、Ｑ３４、Ｑ３５がオフ、トランジスタＱ３３がオンとなり、ノードＮ２はＨレベル（５Ｖ）の検出信号を出力する。
【００３７】
従って、ＣＰＵは、イグニッションスイッチ２５が閉じられ、ＭＯＳトランジスタＱ２１をオフ駆動している期間において、検出信号がＨレベルとなったことによりソレノイド２２にしきい値電流Ｉｔ（下記参照）以上のリーク電流が流れていることを検出できる。
【００３８】
この場合、ソレノイド２２の持つ抵抗値をＲｓ、リーク電流のしきい値をＩｔとすれば、しきい値電流Ｉｔは次の（７）式のようになる。
Ｉｔ＝Ｖｔ／Ｒｓ＝Ｉａ・（Ｒ１／Ｒｓ）　　　　　…（７）
従って、しきい値電流Ｉｔが、アクチュエータが動作しない範囲内の値となるように、抵抗値Ｒ２４または電流値Ｉａを設定すれば良い。
【００３９】
以上説明したように、リーク電流検出装置に用いられる比較回路３２は、ＩＣ２１に供給される電圧Ｖｂを直接的に用いておらず、また電源回路２９が５Ｖの電源電圧Ｖｃｃを出力する限りトランジスタＱ２９、Ｑ３１も定電流動作し続ける。従って、配線抵抗やノイズの混入によってＩＣ２１に供給される電圧Ｖｂが５Ｖ近くにまで低下した場合であっても、端子２７、２８間の電圧としきい値電圧Ｖｔとの電圧比較動作、つまりはソレノイド２２に流れる電流としきい値電流Ｉｔとの電流比較動作が可能となる。
【００４０】
また、ＩＣ化されているため、ダイオード接続されたトランジスタＱ２８のベース・エミッタ間電圧ＶＢＥ（Ｑ２８）　とトランジスタＱ３０のベース・エミッタ間電圧ＶＢＥ（Ｑ３０）　とは常に等しくなり、しきい値電圧Ｖｔは、これら両電圧が相殺されることにより抵抗Ｒ２４と電流Ｉａとの積に等しくなる。これにより、しきい値電圧Ｖｔからベース・エミッタ間電圧の温度依存性を排除でき、温度変動幅の大きい車載電子機器（ＥＣＵ等）に対しても適用可能となる。
【００４１】
さらに、トランジスタＱ３０がオンの時、トランジスタＱ２８とＱ３０のコレクタ電流が等しくなるため、両トランジスタＱ２８、Ｑ３０のベース・エミッタ間電圧ＶＢＥ（Ｑ２８）　、ＶＢＥ（Ｑ３０）　はより精度良く一致する。これにより、しきい値電圧Ｖｔの精度をより一層高めることができる。
【００４２】
（第２の実施形態）
次に、本発明のリーク電流検出装置をＣＭＯＳプロセスにより製造されるＩＣを用いて構成した第２の実施形態について説明する。基本構成は第１の実施形態で説明したものと同様であるため、ここでは中核部分をなす比較回器３８（電圧比較器に相当）について図２を参照しながら説明する。
【００４３】
この図２において、ゲートとドレインとが接続されたＰチャネル型トランジスタＱ３６（第１のトランジスタに相当）と抵抗Ｒ２８（抵抗回路に相当）とが直列に接続されて基準電圧生成回路３９が構成されており、その基準電圧生成回路３９の一端子（トランジスタＱ３６のソース）は端子２７に接続され、他端子はＮチャネル型トランジスタＱ３７のドレインおよびＰチャネル型トランジスタＱ３８（第２のトランジスタに相当）のゲートに接続されている。トランジスタＱ３８のソースは端子２８に接続され、ドレインはＮチャネル型トランジスタＱ３９のドレインに接続されている。ここで、トランジスタＱ３０のドレインは比較信号の出力ノードＮ１とされている。また、トランジスタＱ３７、Ｑ３９は、それぞれ第１、第２の定電流回路に相当し、ともに（３）式で示した電流Ｉａを吸い込むようになっている。
【００４４】
この構成において、基準電圧生成回路３９には常に電流Ｉａが流れており、トランジスタＱ３６のゲート・ソース間電圧をＶＧＳ（Ｑ３６）　、抵抗Ｒ２８の抵抗値を符号と同じくＲ２８で表せば、基準電圧生成回路３９の両端に生成される基準電圧Ｖｒは、次の（８）式で示す値となる。
Ｖｒ＝Ｉａ・Ｒ２８＋ＶＧＳ（Ｑ３６）　　　　　　　　　　…（８）
【００４５】
比較回器３８のしきい値電圧Ｖｔは、オン状態にあるトランジスタＱ３８のゲート・ソース間電圧をＶＧＳ（Ｑ３８）　とすれば、次の（９）式のようになる。

【００４６】
さらに、トランジスタＱ３６、Ｑ３８のゲート・ソース間電圧ＶＧＳ（Ｑ３６）　、ＶＧＳ（Ｑ３８）　は等しいので、しきい値電圧Ｖｔは（１０）式のようになる。
Ｖｔ＝Ｉａ・Ｒ２８　　　　　　　　　　　　　　　…（１０）
このように本実施形態によっても比較回路３２と同様のしきい値電圧Ｖｔを設定でき、第１の実施形態と同様の効果を得ることができる。
【００４７】
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
図１におけるトランジスタＱ３１、図２におけるトランジスタＱ３８に替えて抵抗を用いても良い。
電源回路２９をＩＣ２１の外部に設けても良い。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すリーク電流検出装置の実使用状態における電気的構成図
【図２】本発明の第２の実施形態を示す図１相当図
【図３】従来技術を示す図１相当図
【図４】他の従来技術についてのコンパレータおよびその周辺回路を示す電気的構成図
【符号の説明】
２１はＩＣ（半導体集積回路装置）、２２はソレノイド（負荷回路）、２７は端子（第１の端子）、２８は端子（第２の端子）、３２、３８は比較回器（電圧比較器）、３７、３９は基準電圧生成回路、Ｑ２８、Ｑ３６はトランジスタ（第１のトランジスタ）、Ｑ２９、Ｑ３７はトランジスタ（第１の定電流回路）、Ｑ３０、Ｑ３８はトランジスタ（第２のトランジスタ）、Ｑ３１、Ｑ３９はトランジスタ（第２の定電流回路）、Ｒ２４、Ｒ２８は抵抗（抵抗回路）である。

Claims

半導体集積回路装置として構成され、第１の端子と第２の端子との間の電圧を所定のしきい値電圧と比較する電圧比較器において、
ダイオード接続された第１のトランジスタと抵抗回路との直列回路からなる基準電圧生成回路の一端子が前記第１の端子に接続され、
第２のトランジスタのエミッタが前記第２の端子に接続され、
前記基準電圧生成回路の他端子と前記第２のトランジスタのベースとが共通に接続された上で第１の定電流回路に接続され、
前記第２のトランジスタのコレクタから比較信号を取り出すように構成されていることを特徴とする電圧比較器。
前記第２のトランジスタのコレクタは、前記第１の定電流回路と同じ電流値を出力する第２の定電流回路に接続されていることを特徴とする請求項１記載の電圧比較器。
半導体集積回路装置として構成され、第１の端子と第２の端子との間の電圧を所定のしきい値電圧と比較する電圧比較器において、
ゲートとドレインが接続された第１のトランジスタと抵抗回路との直列回路からなる基準電圧生成回路の一端子が前記第１の端子に接続され、
第２のトランジスタのソースが前記第２の端子に接続され、
前記基準電圧生成回路の他端子と前記第２のトランジスタのゲートとが共通に接続された上で定電流回路に接続され、
前記第２のトランジスタのドレインから比較信号を取り出すように構成されていることを特徴とする電圧比較器。
前記第２のトランジスタのドレインは、前記第１の定電流回路と同じ電流値を出力する第２の定電流回路に接続されていることを特徴とする請求項３記載の電圧比較器。
請求項１ないし４の何れかに記載の電圧比較器を備え、
その半導体集積回路装置に対し制御用電源電圧が印加され、前記第１の端子と第２の端子との間に負荷回路が接続され、前記第１の端子とグランド端子との間に負荷駆動用電源電圧が印加された状態において、前記負荷回路の断電駆動時におけるリーク電流の有無を検出するように構成されていることを特徴とするリーク電流検出装置。