CN103091548A - 一种电源电压检测电路 - Google Patents

Abstract

一种电源电压检测电路，属于模拟集成电路技术。采用电流比较的电源电压检测电路结构，特别涉及一种带迟滞且能检测较低电压的电源电压检测电路。该电路包括：一电源采样电路；一电流比较电路；一基准电流产生电路；一电压比较器。本发明的电源检测电路引入了迟滞单元，使得电路抗电源波动能力增强，同时采用低压基准电路，受非理想因素影响小，保证电路的检测精度以及能检测低电源电压。

Description

一种电源电压检测电路

技术领域出

本发明属于模拟集成电路技术领域，特别涉及一种电源电压检测电路。

背景技术

一般地，电子设备或者集成电路系统都需要电源才能正常工作，系统供电电源经常出现供电不稳，当电源电压下降到某一值后电路可能无法正常工作或出现不稳定状态。电源电压检测电路通过检测电源电压，当电源电压减小到正常工作的阈值电压以下时，给出检测逻辑下降沿跳变，电子设备或电路系统根据该逻辑跳变使电路进入相应的工作状态。

中国专利CN101871963A中，介绍了一种基于电压比较的电源电压检测电路。该专利电路如图1所示，包含：动态取样电路201、基准电压电路202、比较器电路203、锁存器204以及反相器电路205。动态取样点路201由电阻R1、R2、R3以及PMOS管T1构成，电阻R1、R2、R3实现对电源电压取样，管T1实现了迟滞功能。动态取样电路201采样获得的取样电压被送至比较器电路203的正向输入端，同时基准电压电路202连接至比较器电路203的负相输入端。这样采样获得的取样电压与基准电压电路202产生的基准电压进行比较后，输出一控制信号至锁存器204进行整形后输出电压检测逻辑电平MRK。同时锁存器还将输出电平MRK反馈回反相器电路205，经反相器电路205输出至动态取样电路201，以控制动态取样电路201的PMOS管T1的栅端，实现迟滞功能。该电压检测电路的检测效果很大程度上取决于两个比较电压的精度，虽然基准可以达到足够的精度，但是电阻串受限于工艺、环境温度以及失配等因素影响，且考虑到在版图中长金属线的寄生电阻，容易导致检测点偏差，为了保证电阻串精度、匹配性以及电阻串上的电流不至于太大，电阻面积需要足够大。

发明内容

鉴于以上内容，本发明的目的是为了解决基于电压比较的电源电压检测电路存在的受限于工艺、环境温度、线上寄生电阻等影响以及面积太大问题，与已有的基于电压比较的电源电压检测电路相比，本发明采用电流比较技术，提出一种不受工艺、温度、线上寄生电阻影响的电源电压检测电路。

本发明提出的一种电源电压检测电路如图2所示，由电源采样电路，电流比较电路，电压比较电路电路，输出模块构成，其中：

电源采样电路：采用PMOS晶体管分压、PMOS电流镜、NMOS电流镜、迟滞产生单元构成。二极管连接的PMOS管MP1、MP2构成PMOS晶体管分压，对电源电压VDD进行采样，采样电压由MP1的漏端（即MP2的源端）输出至NMOS管MN1的栅端，该采样电压随着电源电压变化，经MN1实现电压转电流，并由漏端输出该电流，使得电流值随电源电压改变；PMOS管MP3、MP4构成PMOS电流镜，用于成比例镜像MN1漏端的输出电流，镜像电流由MP4的漏端输出，NMOS管MN2、MN3构成NMOS电流镜，用于成比例镜像MP4漏端的输出电流，NMOS镜像电流由MN3的漏端输出至电流比较电路，该电流即为电源电压的采样电流I_AVDD。迟滞单元由NMOS管MN4、PMOS管MP5构成，MN4的栅端接于输出模块反相器INV2的输出端，源漏分别连接MP5的源端和MP1的漏端，输出模块反馈回来的信号控制MN4开启或关断，以此决定MP5是否参与分压，便实现了迟滞窗口，该迟滞窗口使得当电源电压由低到高的检测值V₊大于电源电压由高到低的检测值V_-。

电流比较电路：由基准电流产生电路I_ref和电阻R1构成， I_ref的具体实现电路如图3所示（该电路也同时用于产生后面的基准电压V_ref），该I_ref的输出电流将用于与上述电源采样电路的输出电流I_AVDD进行比较。当电源电压VDD超过某一值后，基准电路正常工作，基准电流I_ref保持不变，基准电流I_ref和电源采样电流I_AVDD均连接至R1的一端，R1的另一端接地，实现电流相减，相减结果输出到电阻R1，并在该电阻上产生电压V_R作为比较电平输出至电压比较电路。

电压比较电路：即由电压比较器(comparator)和基准电压V_ref构成，电压比较器其正相输入端为电流比较电路的输出V_R，负相输入端为基准电压V_ref，比较器将V_R和基准电压V_ref进行比较后输出比较结果，当电源电压VDD发生变化，假设由大于检测电平减小至小于检测电平，则由电源采样电路输出电流I_AVDD与基准电流I_ref的大小关系将发生变化，则在电流比较电路中的电阻R1上的电压V_R也将随之跳变，该电压V_R输出到电压比较电路，与基准电压进行比较，输出比较逻辑电平。

输出模块：由反相器INV1、INV2构成，起到对电压比较电路的输出结果进行整形并最终输出检测逻辑电平的作用，同时输出模块还要将比较结果反馈回上述电源采样电路的迟滞单元，用以产生迟滞窗口。

综上所述，电源检测电压电路的工作过程为，由电源采样电路对电源电压进行采样，电源采样电路得到采样电流I_AVDD，输出到电流比较电路，和基准电流I_ref进行比较，比较结果在电阻R1上产生压降，该压降输出到电压比较电路的正相输入端，和负相输入端的基准电压V_ref进行比较后，将比较结果输出至输出模块，经输出模块整形后最终输出电源电压检测结果，输出模块还将比较结果反馈回电源采样电路的迟滞单元，用以产生迟滞窗口。

其中，电源电压采样电路的PMOS管MP1、MP2、MP5的衬底均短接于源端，用以消除衬偏效应。基准电流I_ref为图3所示带隙基准产生的恒定电流，该带隙基准电路可以在1伏以下正常工作，从而保证整个电压检测电路可以检测较低（1伏以下）的电源电压。同时本发明的电源电压检测电路的输出模块将检测结果作为迟滞控制信号反馈回电源采样电路，用以产生迟滞窗口，可以避免电源电压检测电路在检测值附近波动引起的输出不稳定状态，提高电路的可靠性。

本发明的一种电源电压检测电路具有如下优点：

1、电源电压采样电路没有采用电阻串分压，有效减少芯片面积；

2、采用电流比较，可以减少电阻精度、匹配性引入的误差，同时版图中电流可以长金属线而不受寄生电阻影响，提高检测精度；

3、电源电压采样电路加入了迟滞单元，使得电路抗电源波动能力增强，保证了系统的可靠性；

4、所采用的带隙基准可以工作在低压条件下，保证电路可以检测低电压；

附图说明

图1为专利CN101871963A的电压检测电路图。

图2为本发明的电源电压检测电路图。图中数字1、2、3、4、5、6、7、8和9代表各节点标号。

图3为基准电路图，是图2中基准电流I_ref和基准电压V_ref的具体电路。图中数字10、11、12、13、14、15、16、17、18和19代表各节点标号，其中节点标号相同表示用导线连接。

图4为电源电压检测电路工作过程中的关键节点电压/电流信号图。

具体实施方案

结合附图通过实施例进一歩详细说明本发明。

本发明的一种电源电压电路，由电源采样电路，电流比较电路，电压比较电路，输出模块构成组成,如附图2所示。其具体电路结构如下：

在此说明PMOS晶体管、NMOS晶体管、电阻、BJT管在以下文件和附图标注分别用管MP、管MN、电阻R、管Q表示，管MP、管MN、电阻R、管Q的排列序号用数字表示，如PMOS管MP1、PMOS管MP2， NMOS管MN1、NMOS管MN2，电阻R1、电阻R2， BJT管Q1、BJT管Q2等依次排列。

所述的电源采样电路包括PMOS管MP1、管MP2、管MP3、管MP4、管MP5，NMOS管MN1、管MN2、管MN3，管MN4。其中，PMOS管MP1、MP2实现PMOS晶体管分压，器件连接如下：MP1源端偶接于电源电压VDD，栅漏短接并偶接于第1节点，MP2源端偶接于上述第1节点，栅漏短接并偶接于地电压GND，采样电压由第1节点输出。NMOS管MN1实现将第2节点的采样电压转换为电流的功能，MN1的栅端偶接于上述第1节点，源端偶接于地电压GND，由漏端输出转化电流至第2节点。PMOS管MP3、MP4起到PMOS电流镜的作用，MP3源端偶接于电源电压VDD，栅漏短接并偶接于第2节点，MP4管源端偶接于电源电压VDD，栅端偶接于上述第2节点，并由漏端输出镜像电流至第3节点。管NM2、NM3起到NMOS电流镜的作用，管MN2源端偶接于地电压GND，栅漏短接并偶接于上述第3节点，管MN3源端偶接于地电压GND，栅端偶接于上述第3节点，由漏端最终输出电源采样电路的电流I_AVDD至第4节点，作为电流比较电路的一个输入。

所述的电流比较电路包括基准电流产生电路I_ref和电阻R1，由I_ref输出的基准电流接于第4节点，电阻R1一端偶接于上述第4节点，另一端偶接于地电压GND，第4节点作为电流比较电路的输出端在电阻R1上产生压降V_R，该压降作为电流比较结果输出至比较器的正相输入端。

所述的电压比较电路包括电压比较器（comparator）和基准电压V_ref，电压比较电路的正相输入端偶接于上述第4节点，负相输入端偶接于第5节点，比较器的输出端偶接于第6节点，基准电压V_ref一端偶接于上述第5节点，另一端偶接于地电压GND。基准电压V_ref的产生与上述基准电流I_ref的产生电路均由图3所示的基准电路产生，比较器将电流比较结果在电阻R1上产生的压降V_R与V_ref比较，由第6节点输出比较结果。

所述的输出模块包括反相器INV1，INV2，其中反相器INV1输入端偶接于上述第6节点，输出端偶接于第7节点，INV2输入端偶接于上述第7节点，输出端偶接于第8节点，第8节点作为迟滞单元的控制信号反馈回NMOS管MN4栅端，输出模块对电压比较电路的输出整形，最终通过第7节点输出电压检测逻辑电平。

所述的基准电路如附图3所示，在电压低于1伏仍可正常工作，保证了系统可检测低电压值。

所述的基准电路包括PMOS管MP6、MP7、MP8、MP9、MP10、MP11、MP12，NMOS管MN5、MN6、MN7、MN8、MN9，电阻R2、R3、R4、R5，PNP BJT管Q1、Q2（8个并联），其中：PMOS管MP6、MP7、MP8、MP9、MN5、MN6、MN7构成基准核心运放。器件连接如下：MP6源端偶接于第14节点，漏端偶接于第12节点，栅端偶接于第10节点，MP7源端偶接于第14节点，漏端偶接于第13节点，栅端偶接于第11节点，MP6、MP7构成核心运放的输入对管；MP8源端偶接于电源电压VDD，漏端偶接于第14节点，栅端偶接于第15节点，MP9源端偶接于电源电压VDD，栅漏短接并偶接于第15节点，MP8作为运放的尾电流管为运放的正常工作提供电流，而MP8、MP9实现了运放的自偏置功能；NMOS管MN5源端偶接于地电压GND，栅漏短接并偶接于第12节点，MN6源端偶接于地电压GND，漏端偶接于第13节点，栅端偶接于第12节点，MN5、MN6构成了运放的有源负载。MN7源端偶接于地电压GND，漏端偶接于第15节点，栅端偶接于第13节点，MN7起到了第二级放大的作用。MP10、MP11、R2、R3、R4、Q1、Q2构成了基准核心电路，运用PNP BJT管的温度特性实现与温度无关的基准产生电路，器件连接如下：MP10源端偶接于电源电压VDD，漏端偶接于第10节点，栅端偶接于第15节点，MP11源端偶接于电源电压VDD，漏端偶接于第11节点，栅端偶接于第15节点，电阻R2一端偶接于第10节点，另一端偶接于地电压GND，电阻R3一端偶接于第11节点，另一端偶接于地电压GND，电阻R4一端偶接于第11节点，另一端偶接于第16节点，PNP BJT管Q1发射极偶接于第10节点，基极与集电极短接并偶接于地电压GND，管Q2（8个并联）发射极偶接于第16节点，基极与集电极短接并偶接于地电压GND。MP12、R5构成基准电压V_ref产生电路，即图2中的基准电压V_ref，MP12源端偶接于电源电压VDD，漏端偶接于第17节点，栅端偶接于第15节点，电阻R5一端偶接于第17节点，另一端偶接于地电压GND。管MP13、MN8、MN9构成基准电流I_ref产生电路，即图2中的基准电流I_ref，MP13源端偶接于电源电压VDD，漏端偶接于第18节点，栅端偶接于第15节点，MN8源端偶接于地电压GND，栅漏短接并偶接于第18节点，MN9源端偶接于地电压GND，漏端偶接于第19节点，栅端偶接于第18节点。最终，第17节点作为基准电压V_ref产生电路的输出端，输出一恒定电压，连接到上述电压比较电路的负相输入端；第18节点作为基准电流I_ref产生电路的输出端，输出一恒定电流I_ref至电流比较电路的第4节点，与电源电压采样电路的电流I_AVDD作比较。

图4为上述电源电压检测电路工作时关键节点的电压信号图，其工作过程描述如下：

t表示电源检测电路的工作时间，当t1<t<t2时，电源电压VDD低于基准正常工作电压（1伏以下）时，基准的输出不正常，考虑到采样电压由二极管连接的PMOS管MP1、 MP2分压再经过NMOS管MN1将采样电压转化为电流信号，因此此时分压太小不足以使管MN1开启，管MN1处于关断状态或者亚阈区，电流I_AVDD很小，同时考虑到电源电压太低，因此这段时间的检测信号可认为低；当t2<t<t3时，此时基准开始正常工作，电压检测电路也正常工作，在这段时间里，基准电流I_ref大于电源采样电流I_AVDD，因此在电阻R1上产生高压降V_R，该压降输出到电压比较器（comparator）的正相输入端与一个略大于地电压的基准电压V_ref作比较，由于电阻R1上的压降V_R大于V_ref，所以输出高电平，那么经过反相器INV1输出一个低电平；当t3<t<t6时，流经管MN2的电源采样电流I_AVDD如虚线部分所示，此时基准电流I_ref小于电源采样电流I_AVDD，由于电流比较电路将比较之后的电流流经电阻R1产生压降，而电阻为非储能元件，无法提供电源采样电流I_AVDD比基准电流I_ref多出的那部分电流，所以NMOS管的漏源电压V_DS被基准电流I_ref压到使得NMOS管MN3的电流I_{AVDD_ACTUAL}为约等于基准电流I_ref，而不是完全镜像管MN2的电流I_AVDD，此时电阻R1上的压降V_R小于V_ref，所以输出低电平，那么经过反相器INV1输出一个高电平；t6<t<t7的分析情况与t3<t<t6类似， t7<t<t8的分析情况与t1<t<t2类似。值得提出的是，电路加入了迟滞单元，使得电源电压检测电路具有迟滞功能，迟滞单元由MN4、MP5组成，迟滞的产生如下：当电源电压VDD由低电压增大到高电压，在t1<t<t3时，基准电流I_ref大于电源采样电流I_AVDD，电阻R1的压降V_R大于地电压GND，此时电压比较电路输出高电压，经过反相器INV1、INV2后的高电压作为迟滞控制信号，使NMOS管MN4开启，采样电路由二极管连接的PMOS管MP1，MP2，MP5组成，管MP2和MP5并联，在t3<t<t4时，电源电压上升到大于翻转点V₊后，电源采样电流I_AVDD大于基准电流I_ref，电阻R1的压降V_R约等于地电压，小于基准电压V_ref，所以电压比较电路输出低电压，经过反相器INV1、INV2后的低电压作为迟滞控制信号，使NMOS管MN4关断，此时采样电路由二极管连接的PMOS管MP1，管MP2组成；电源电压由高电压降低到低电压与前述情况相反，t5<t<t6时，在大于翻转点V_-时管MN4关断，采样电路由二极管连接的PMOS管MP1，管MP2组成，t6<t<t7时，电源电压小于翻转点V_-，管MN4开启，采样电路由二极管连接的PMOS管MP1，管MP2，管MP5组成。分析V₊与V_-的大小关系，假设第1节点使得I_AVDD=I_ref的电流所需的电压为V1，那么

$\left\{\begin{array}{c}V1=\left(\frac{P1+P2//P5}{P2//P5}\right)\&CenterDot;V_{+}\\ V1=\frac{P1+P2}{P2}\&CenterDot;V_{-}\end{array}\right.$

$\&DoubleRightArrow;\left\{\begin{array}{c}{V}_{+}=(1+\frac{P1}{P2//P5})\&CenterDot;V1\\ V_{-}=(1+\frac{P1}{P2})\&CenterDot;V1\end{array}\right.$

式中，P1，P2，P5分别代表管子的等效分压阻值，V1表示第1节点使得I_AVDD=I_ref的电流所需的电源电压。显然，V₊>V_-，也即，电源电压VDD由低电压向高电压的翻转点V₊大于由高电压向低电压的翻转点V_-，这样的迟滞窗口使得电压检测电路抗电源波动能力增强，保证了系统的可靠性。

基准电流产生电路（见图3）的工作过程描述如下：

首先，电路中电阻R2=R3，PNP BJT管个数Q2:Q1=N:1（N表示BJT管的个数），PMOS管MP10， MP11，MP12，MP13的宽长比尺寸一样。三极管的电流公式为

$I=I_s(e^{{\mathrm{qV}}_f/\mathrm{kT}}-1)$

则有

$V_f=V_T\&CenterDot;\ln \frac{I}{I_s}$

R4两端的压降

$d{V}_f=V_{f1}-V_{f2}=V_T\&CenterDot;\ln N$

由于运放的高增益使输入端第9节点，第10节点的电压钳位

$V_9=V_{10}=V_{f1}$

此时，

$I_{R4}=\frac{d{V}_f}{R_4}=V_T\&CenterDot;\ln N$

$I_{R2}=I_{R3}=\frac{V_{f1}}{R_2}=\frac{V_{f1}}{R_3}$

由于电流镜的镜像电流一样，所以有

$I_{\mathrm{ref}}=I_{P10}=I_{P11}$

所以基准电路的输出电压、输出电流分别为

$\left\{\begin{array}{c}{V}_{\mathrm{ref}}=R_5\&CenterDot;(\frac{{\mathrm{dV}}_f}{R_4}+\frac{V_{f1}}{R_3})\\ I_{\mathrm{ref}}=\frac{d{V}_f}{R_4}+\frac{V_{f1}}{R_3}\end{array}\right.$

以上公式中，I_s为BJT管的电流，V_f为三极管的基极发射极电压，

，V_f1为Q1的基极发射极电压，V_f2为Q2的基极发射极电压。

根据以上公式，通过调节R4与R3将得到一与温度无关的恒定基准电流。

以上实施例仅用以说明本发明的技术方案。本领域的普通技术人员应当理解，可以对本方向的技术方案进行修改或者等同替换，而不脱离本方面技术方案的精神和范围，均应涵盖在本发明的权利保护范围当中。

Claims (6)

1.一种电源电压检测电路，包含电源采样电路，电流比较电路，电压比较电路，输出模块，其特征在于：

所述的电源采样电路：由二极管连接的PMOS管MP1、MP2构成PMOS晶体管分压、由NMOS管MN4、PMOS管MP5构成迟滞产生单元、由PMOS管MP3、MP4构成PMOS电流镜、由NMOS管MN2、MN3构成NMOS电流镜构成，用基于二极管连接的PMOS管的分压电路对电源进行采样，随着电源电压的变化，PMOS分压电路产生压降作用在NMOS管MN1，使得电流值随之改变，经过PMOS电流镜、NMOS电流镜输出电源电压采样电流，迟滞单元用于产生迟滞窗口，该迟滞窗口使得当电源电压由低到高的检测值V₊大于电源电压由高到低的检测值V_-；

所述电流比较电路：由基准电流产生电路I_ref和电阻R1构成，基准电流由带隙基准电路产生，该电流将用于与电源采样电流进行比较，当电源电压超过某一值后，基准电路正常工作，基准电流保持不变，将电源采样电流和基准电流连接至同一点，实现电流相减，相减结果输出到电阻R1，在该电阻产生电压作为比较电平输出至电压比较电路；

所述电压比较电路：由电压比较器(comparator)和基准电压V_ref构成，电压比较器其正相输入端为电源采样电流与基准电流对比结果，负相输入端为基准电压V_ref，比较器将对比结果和基准电压V_ref进行比较后输出一个逻辑电平，当电源电压发生变化则电源采样电路输出电流与基准电流的大小将发生变化，此时，比较电阻上的电压也将随之跳变，该跳变输出到电压比较器，与地电压进行比较，输出比较逻辑电平；

输出模块：由反相器INV1、INV2构成，对电压比较器的输出结果进行整形并最终输出检测逻辑电平，同时输出模块还要将比较结果反馈回电源电压采样电路的迟滞单元，用以产生迟滞窗口；

综上所述，电源检测电压电路的工作过程为，由电源采样电路对电源电压进行采样，电源采样电路得到采样电流I_AVDD，输出到电流比较电路，和基准电流I_ref进行比较，比较结果在电阻R1上产生压降，该压降输出到电压比较电路的正相输入端，和负相输入端的基准电压V_ref进行比较后，将比较结果输出至输出模块，经输出模块整形后最终输出电源电压检测结果，输出模块还将比较结果反馈回电源采样电路的迟滞单元，用以产生迟滞窗口。

2.根据权利要求1所述的一种电源电压检测电路，其特征在于：所述的电源采样电路包括PMOS管MP1、管MP2、管MP3、管MP4、管MP5，NMOS管MN1、管MN2、管MN3，管MN4。其中，PMOS管MP1、MP2实现PMOS晶体管分压，器件连接如下：MP1源端偶接于电源电压VDD，栅漏短接并偶接于第1节点，MP2源端偶接于上述第1节点，栅漏短接并偶接于地电压GND，采样电压由第1节点输出；NMOS管MN1实现将第2节点的采样电压转换为电流的功能，MN1的栅端偶接于上述第1节点，源端偶接于地电压GND，由漏端输出转化电流至第2节点；PMOS管MP3、MP4起到PMOS电流镜的作用，MP3源端偶接于电源电压VDD，栅漏短接并偶接于第2节点，MP4管源端偶接于电源电压VDD，栅端偶接于上述第2节点，并由漏端输出镜像电流至第3节点；管NM2、NM3起到NMOS电流镜的作用，管MN2源端偶接于地电压GND，栅漏短接并偶接于上述第3节点，管MN3源端偶接于地电压GND，栅端偶接于上述第3节点，由漏端最终输出电源采样电路的电流I_AVDD至第4节点，作为电流比较电路的一个输入。

3.根据权利要求1所示的一种电源电压检测电路，其特征在于：所述的电流比较电路包括基准电流产生电路I_ref和电阻R1，由I_ref输出的基准电流接于第4节点，电阻R1一端偶接于上述第4节点，另一端偶接于地电压GND，第4节点作为电流比较电路的输出端在电阻R1上产生压降V_R，该压降作为电流比较结果输出至比较器的正相输入端。

4.根据权利要求1所示的一种电源电压检测电路，其特征在于：所述的电压比较电路包括电压比较器comparator和基准电压V_ref，电压比较器的正相输入端偶接于上述第4节点，负相输入端偶接于第5节点，比较器的输出端偶接于第6节点，基准电压V_ref一端偶接于上述第5节点，另一端偶接于地电压GND，基准电压V_ref的产生与上述基准电流I_ref的产生均由低压基准电流产生电路产生，比较器将电流比较结果在电阻R1上产生的压降V_R与V_ref比较，由第6节点输出比较结果。

5.根据权利要求1所示的一种电源电压检测电路，其特征在于：所述的输出模块包括反相器INV1，INV2，其中反相器INV1输入端偶接于上述第6节点，输出端偶接于第7节点，INV2输入端偶接于上述第7节点，输出端偶接于第8节点，第8节点作为迟滞单元的控制信号反馈回NMOS管MN4栅端，输出模块对电压比较电路的输出整形，最终通过第7节点输出电压检测逻辑电平。

6.根据权利要求4所示的一种电源电压检测电路，其特征在于：所述的低压基准电流产生电路包括PMOS管MP6、MP7、MP8、MP9、MP10、MP11、MP12，NMOS管MN5、MN6、MN7、MN8、MN9，电阻R2、R3、R4、R5，PNPBJT管Q1、Q2（8个并联），其中：PMOS管MP6、MP7、MP8、MP9、MN5、MN6、MN7构成基准核心运放。器件连接如下：MP6源端偶接于第14节点，漏端偶接于第12节点，栅端偶接于第10节点，MP7源端偶接于第14节点，漏端偶接于第13节点，栅端偶接于第11节点，MP6、MP7构成核心运放的输入对管；MP8源端偶接于电源电压VDD，漏端偶接于第14节点，栅端偶接于第15节点，MP9源端偶接于电源电压VDD，栅漏短接并偶接于第15节点，MP8作为运放的尾电流管为运放的正常工作提供电流，而MP8、MP9实现了运放的自偏置功能；NMOS管MN5源端偶接于地电压GND，栅漏短接并偶接于第12节点，MN6源端偶接于地电压GND，漏端偶接于第13节点，栅端偶接于第12节点，MN5、MN6构成了运放的有源负载、MN7源端偶接于地电压GND，漏端偶接于第15节点，栅端偶接于第13节点，MN7起到了第二级放大的作用；MP10、MP11、R2、R3、R4、Q1、Q2构成了基准核心电路，运用PNP BJT管的温度特性实现与温度无关的基准产生电路，器件连接如下：MP10源端偶接于电源电压VDD，漏端偶接于第10节点，栅端偶接于第15节点，MP11源端偶接于电源电压VDD，漏端偶接于第11节点，栅端偶接于第15节点，电阻R2一端偶接于第10节点，另一端偶接于地电压GND，电阻R3一端偶接于第11节点，另一端偶接于地电压GND，电阻R4一端偶接于第11节点，另一端偶接于第16节点，PNP BJT管Q1发射极偶接于第10节点，基极与集电极短接并偶接于地电压GND，管Q2（8个并联）发射极偶接于第16节点，基极与集电极短接并偶接于地电压GND；MP12、R5构成基准电压V_ref产生电路，即图2中的基准电压V_ref，MP12源端偶接于电源电压VDD，漏端偶接于第17节点，栅端偶接于第15节点，电阻R5一端偶接于第17节点，另一端偶接于地电压GND；管MP13、MN8、MN9构成基准电流I_ref产生电路，即图2中的基准电流I_ref，MP13源端偶接于电源电压VDD，漏端偶接于第18节点，栅端偶接于第15节点， MN8源端偶接于地电压GND，栅漏短接并偶接于第18节点，N9源端偶接于地电压GND，漏端偶接于第19节点，栅端偶接于第18节点；最终，第17节点作为基准电压V_ref产生电路的输出端，输出一恒定电压，连接到上述电压比较电路的负相输入端；第18节点作为基准电流I_ref产生电路的输出端，输出一恒定电流I_ref至电流比较电路的第4节点，与电源电压采样电路的电流I_AVDD作比较。

Images