CN106855586A - 低压检测电路 - Google Patents

Abstract

本发明实施例提出的低压检测电路，低压检测电路连接输入电压的输入电压端以及接地端，在输入电压端以及接地端之间，还设有分压电阻阵列、开关K、电平比较器电路和输出电路。在分压电阻阵列中设有依次连接的电阻R1、R2、R3，在电平比较器电路中设有PMOS管PM1、PM2以及PM3，NPN三极管Q1和Q2，电阻R4、R5、R6、R8，NMOS管NM1，在输出电路中设有PMOS管PM4和电阻R7。通过控制三极管的工作状态，来检测供电电源是否进入正常工作电压区域。在准确得检测出低压电平的前提下简化了电路的复杂程度。

Description

低压检测电路

技术领域

本发明属于集成电路领域，特别低压检测电路。

背景技术

用于工业控制、交通运输甚至某些消费类领域的IC往往需要很宽范围的工作电压。例如用于无刷电机位置控制IC最高可能达到40V，最低需要在3V就能正常工作。在低于额定电压下，电路工作是不正常，严重得会带来不能正常启动或者影响电路稳定性等后果。

现有电路基本都是通过再产生一个reference电压与待检测电压进行比较产生。这样整个电路结构会相对来说比较复杂；而且reference电压的产生，供电电源必须达到正常工作电压，若待检测电压同时作为供电电源，则低于正常工作电压的电压点会检测不出；或者提供另一个供电电源，这无形中增加了电路的复杂程度和某些不可操作性。

发明内容

为了解决现有技术中存在的缺点和不足，本发明提供了用于降低电路复杂程度的低压检测电路。

为了达到上述技术目的，本发明提供了低压检测电路，所述低压检测电路连接输入电压的输入电压端以及接地端，在输入电压端以及接地端之间，还设有：

分压电阻阵列、开关K、电平比较器电路和输出电路；

在所述分压电阻阵列中设有依次连接的电阻R1、R2、R3，在所述电平比较器电路中设有PMOS管PM1、PM2以及PM3，NPN三极管Q1和Q2，电阻R4、R5、R6、R8，NMOS管NM1，在所述输出电路中设有PMOS管PM4和电阻R7；

其中，在所述电平比较器电路中，PM1与PM2的栅极相连，PM1的漏极与Q1的集电极相连，PM2的漏极与Q2的集电极相连，Q1的发射极与接地端之间设有R8，Q2的发射极与R8之间设有R5，PM3的栅极与PM2的漏极相连，PM3的漏极经由R6与NM1的源极连接，NM1的漏极与接地端连接，NM1的栅极与Q1、Q2的基极连接；

开关K的两端分别与R1的两端相连，PM3的漏极与开关K的一端连接，在PM4与R7之间设有电压输出端。

可选的，所述PM1与所述PM2的参数完全相同，二者构成电流镜。

可选的，所述MOS管PM1的沟道宽度与沟道长度的比值为W/L(PM1)，所述MOS管PM2的沟道宽度与沟道长度的比值为W/L(PM2)，

可选的，当所述输入电压从零升高至三极管导通电压之前，流经所述三极管Q1的饱和电流为Is(Q1)，流经所述三极管Q2的饱和电流为Is(Q2)，Is(Q1)＝Is(Q2)。

可选的，当所述电压继续升高时，流经所述三极管Q1集电极的电流为Ic(Q1)，流经所述三极管Q2的饱和电流为Ic(Q2)，Ic(Q1)＝mIc(Q2)。

可选的，在所述电平比较器中，在输入电压端以及接地端之间，还设有：

分压电阻阵列、开关K、电平比较器电路和输出电路；

在所述分压电阻阵列中设有依次连接的电阻R9、R10、R11，在所述电平比较器电路中设有PMOS管PM5、PM6以及PM7，NPN三极管Q1和Q2，电阻R12、R13、R14，NMOS管NM2，在所述输出电路中设有PMOS管PM8和电阻R15；

其中，在所述电平比较器电路中，PM5与PM6的栅极相连，PM5的漏极与Q1的集电极相连，PM6的漏极与Q2的集电极相连，Q1的发射极与接地端相连，Q2的发射极与接地端之间设有R14，PM7的栅极与PM6的漏极相连，PM7的漏极经由R13与NM2的源极连接，NM2的漏极与接地端连接，NM2的栅极与Q1、Q2的基极连接；

开关K的两端分别与R9的两端相连，PM7的漏极与开关K的一端连接，在PM8与R15之间设有电压输出端。

可选的，所述PM5与所述PM6的参数完全相同，二者构成电流镜。

本发明提供的技术方案带来的有益效果是：

通过控制三极管的工作状态，来检测供电电源是否进入正常工作电压区域。在准确得检测出低压电平的前提下简化了电路的复杂程度。

附图说明

为了更清楚地说明本发明的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是为本发明的低压检测电路的结构示意图一；

图2是为本发明的低压检测电路的结构示意图二；

图3是为本发明的低压检测电路的输入输出的仿真曲线示意图。

具体实施方式

为使本发明的结构和优点更加清楚，下面将结合附图对本发明的结构作进一步地描述。

实施例一

本发明提供了低压检测电路，如图1所示，所述低压检测电路连接输入电压的输入电压端以及接地端，在输入电压端以及接地端之间，还设有：

分压电阻阵列、开关K、电平比较器电路和输出电路；

在所述分压电阻阵列中设有依次连接的电阻R1、R2、R3，在所述电平比较器电路中设有PMOS管PM1、PM2以及PM3，NPN三极管Q1和Q2，电阻R4、R5、R6、R8，NMOS管NM1，在所述输出电路中设有PMOS管PM4和电阻R7；

其中，在所述电平比较器电路中，PM1与PM2的栅极相连，PM1的漏极与Q1的集电极相连，PM2的漏极与Q2的集电极相连，Q1的发射极与接地端之间设有R8，Q2的发射极与R8之间设有R5，PM3的栅极与PM2的漏极相连，PM3的漏极经由R6与NM1的源极连接，NM1的漏极与接地端连接，NM1的栅极与Q1、Q2的基极连接；

开关K的两端分别与R1的两端相连，PM3的漏极与开关K的一端连接，在PM4与R7之间设有电压输出端。

可选的，所述PM1与所述PM2的参数完全相同，二者构成电流镜。

基于如图1所示的低压检测电路，MOS管PM1的沟道宽度与沟道长度的比值为W/L(PM1)，MOS管PM2的沟道宽度与沟道长度的比值为W/L(PM2)，

当输入电压从零升高至三极管导通电压之前，流经三极管Q1的饱和电流为Is(Q1)，流经三极管Q2的饱和电流为Is(Q2)，Is(Q1)＝Is(Q2)。当电压继续升高时，流经三极管Q1集电极的电流为Ic(Q1)，流经三极管Q2的饱和电流为Ic(Q2)，Ic(Q1)＝mIc(Q2)。

VDD电压从0V慢慢启动时，开关K打开，电阻R1、R2与R3形成分压电阻，将待检测电压即供电电压取1/N。

在参数完全相同的前提下，PMOS管PM1、PM1构成了电流镜，

且

NPN三极管Q1、Q2相同，即Is(Q1)＝Is(Q2)，其中Is为三极管的饱和电流。当输入电压VDD＝0至电压升至使三极管导通之前，PMOS管PM4截止，电压输出端UVL的输出电压为0。随着供电电源慢慢升高，三极管Q1和Q2逐渐打开。流经三极管Q1和Q2集电极的电流分别为Ic5和Ic6，则由于PMOS管PM1和PM2形成了电流镜，导致Ic5＝m×Ic6。由于此时管子导通电流很小，在MOS管PM3的栅极处得电压很低，使得PMOS管PM4的栅极电压接近于输入电压VDD，电压输出端UVL输出的电压仍然为0。

当由分压电阻得到得三极管的基极电压与的集电极电压相等时，此时：VDD/N＝VDD-Vgs_PM1。则由PMOS管PM1和PM2、三极管Q1和Q2、电阻R3组成了带隙基准电压结构。此时流经电阻R5的电流为

Vt×ln(Ic5/Ic6)/Res(R5) (1)

即Vt×lnm/Res(R5)。 (2)

此时三极管Q1的基极电压为

(Vt×lnm/Res(R5))×(1+m)×Res(R8)+Vbe(Q1) (3)

三极管Q2处于饱和区和线性放大区拐点处。且在此之前，道通之间处于饱和区，Vce(Q2)≈0。

随着供电电源继续升高，三极管Q1的基极电压将大于阈值电压，由于基极电流Ib(Q1)将会变大，导致PMOS管PM1的漏电流继续升高。由于MOS管PM1和MOS管PM2构成得电流镜作用，流经三极管Q2的集电极电流将会按比例升高。由于三极管Q1和三极管Q2得基极发射极有电压差得原因，且

Vbe(Q2)+Ic(Q2)×Res(R5)＝Vbe(Q1) (4)

三极管Q2将不能流经比(1)式更大的电流，三极管Q2将进入线性放大区。同时，三极管Q2的集电极电压升高，PMOS管PM3进入截止区，而NMOS管NM1打开，进入饱和区。故PMOS管PM4的栅极电压等于0，导致电压输出端UVL的输出电压等于输入电压VDD。同时开关K闭合，分压电阻输出的电压将变成1/X。通过设置合适比例的电阻值，可以得到合适的迟滞电压窗口。

经上述分析，当

VDD/N＜(Vt×lnm/Res(R5))×(1+m)×Res(R8)+Vbe(Q1)(5)时，UVL输出为0；当

VDD/N＞(Vt×lnm/Res(R5))×(1+m)×Res(R8)+Vbe(Q1)(6)时，UVL输出为高，同时UVL输出为0的电压值变成

VDD/N＞(Vt×lnm/Res(R5))×(1+m)×Res(R8)+Vbe(Q1)(7)。

上述公式中的Vt＝kT/q，k是指波尔兹曼常量，T是指温度，q是指电子电荷量。

分压电阻将检测电压取1/N连接三极管的基极，通过控制三极管的工作状态，来检测供电电源是否进入正常工作电压区域。此电路结构电路简单，且能准确得检测出低压电平。通过合理的参数设计，能满足大部分电路应用。

在实施中，本实施例提出的低压检测电路除了如图1所示的结构外，还有另一种实现方式，如图2所示，

在所述电平比较器中，在输入电压端以及接地端之间，还设有：

分压电阻阵列、开关K、电平比较器电路和输出电路；

在所述分压电阻阵列中设有依次连接的电阻R9、R10、R11，在所述电平比较器电路中设有PMOS管PM5、PM6以及PM7，NPN三极管Q1和Q2，电阻R12、R13、R14，NMOS管NM2，在所述输出电路中设有PMOS管PM8和电阻R15；

其中，在所述电平比较器电路中，PM5与PM6的栅极相连，PM5的漏极与Q1的集电极相连，PM6的漏极与Q2的集电极相连，Q1的发射极与接地端相连，Q2的发射极与接地端之间设有R14，PM7的栅极与PM6的漏极相连，PM7的漏极经由R13与NM2的源极连接，NM2的漏极与接地端连接，NM2的栅极与Q1、Q2的基极连接；

开关K的两端分别与R9的两端相连，PM7的漏极与开关K的一端连接，在PM8与R15之间设有电压输出端。

相对于图1所示的电路结构，NPN三极管Q1的发射极与接地端直接相连，NPN三极管Q2的发射极经由R14与接地端直接相连。

可选的，所述PM5与所述PM6的参数完全相同，二者构成电流镜。

当选用如图2所述的低压检测电路时，由于不存在图1所示的电阻R8，因此对应的公式(5)-(7)变更为：

当

VDD/N＜Vbe(Q1)(5)时，

UVL输出为0；当

VDD/N＞Vbe(Q1)(6)时，

UVL输出为高，同时UVL输出为0的电压值变成

VDD/N＞Vbe(Q1)(7)。

本发明实施例提出的低压检测电路，低压检测电路连接输入电压的输入电压端以及接地端，在输入电压端以及接地端之间，还设有分压电阻阵列、开关K、电平比较器电路和输出电路。在分压电阻阵列中设有依次连接的电阻R1、R2、R3，在电平比较器电路中设有PMOS管PM1、PM2以及PM3，NPN三极管Q1和Q2，电阻R4、R5、R6、R8，NMOS管NM1，在输出电路中设有PMOS管PM4和电阻R7。通过控制三极管的工作状态，来检测供电电源是否进入正常工作电压区域。在准确得检测出低压电平的前提下简化了电路的复杂程度。

上述实施例中的各个序号仅仅为了描述，不代表各部件的组装或使用过程中的先后顺序。

以上所述仅为本发明的实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.低压检测电路，所述低压检测电路连接输入电压的输入电压端以及接地端，其特征在于，在输入电压端以及接地端之间，还设有：

分压电阻阵列、开关K、电平比较器电路和输出电路；

在所述分压电阻阵列中设有依次连接的电阻R1、R2、R3，在所述电平比较器电路中设有PMOS管PM1、PM2以及PM3，NPN三极管Q1和Q2，电阻R4、R5、R6、R8，NMOS管NM1，在所述输出电路中设有PMOS管PM4和电阻R7；

其中，在所述电平比较器电路中，PM1与PM2的栅极相连，PM1的漏极与Q1的集电极相连，PM2的漏极与Q2的集电极相连，Q1的发射极与接地端之间设有R8，Q2的发射极与R8之间设有R5，PM3的栅极与PM2的漏极相连，PM3的漏极经由R6与NM1的源极连接，NM1的漏极与接地端连接，NM1的栅极与Q1、Q2的基极连接；

开关K的两端分别与R1的两端相连，PM3的漏极与开关K的一端连接，在PM4与R7之间设有电压输出端。

2.根据权利要求1所述的低压检测电路，其特征在于，所述PM1与所述PM2的参数完全相同，二者构成电流镜。

3.根据权利要求1所述的低压检测电路，其特征在于，所述MOS管PM1的沟道宽度与沟道长度的比值为W/L(PM1)，所述MOS管PM2的沟道宽度与沟道长度的比值为W/L(PM2)，

$\frac{W/L\left(PM1\right)}{W/L\left(PM2\right)}=m.$

4.根据权利要求3所述的低压检测电路，其特征在于，当所述输入电压从零升高至三极管导通电压之前，流经所述三极管Q1的饱和电流为Is(Q1)，流经所述三极管Q2的饱和电流为Is(Q2)，Is(Q1)＝Is(Q2)。

5.根据权利要求4所述的低压检测电路，其特征在于，当所述电压继续升高时，流经所述三极管Q1集电极的电流为Ic(Q1)，流经所述三极管Q2的饱和电流为Ic(Q2)，Ic(Q1)＝mIc(Q2)。

6.根据权利要求1所述的低压检测电路，其特征在于，在所述电平比较器中，在输入电压端以及接地端之间，还设有：

分压电阻阵列、开关K、电平比较器电路和输出电路；

在所述分压电阻阵列中设有依次连接的电阻R9、R10、R11，在所述电平比较器电路中设有PMOS管PM5、PM6以及PM7，NPN三极管Q1和Q2，电阻R12、R13、R14，NMOS管NM2，在所述输出电路中设有PMOS管PM8和电阻R15；

其中，在所述电平比较器电路中，PM5与PM6的栅极相连，PM5的漏极与Q1的集电极相连，PM6的漏极与Q2的集电极相连，Q1的发射极与接地端相连，Q2的发射极与接地端之间设有R14，PM7的栅极与PM6的漏极相连，PM7的漏极经由R13与NM2的源极连接，NM2的漏极与接地端连接，NM2的栅极与Q1、Q2的基极连接；

开关K的两端分别与R9的两端相连，PM7的漏极与开关K的一端连接，在PM8与R15之间设有电压输出端。

7.根据权利要求6所述的低压检测电路，其特征在于，所述PM5与所述PM6的参数完全相同，二者构成电流镜。