CN106292975B - 电源电压检测电路、半导体集成电路以及电子设备 - Google Patents
电源电压检测电路、半导体集成电路以及电子设备 Download PDFInfo
- Publication number
- CN106292975B CN106292975B CN201610429064.2A CN201610429064A CN106292975B CN 106292975 B CN106292975 B CN 106292975B CN 201610429064 A CN201610429064 A CN 201610429064A CN 106292975 B CN106292975 B CN 106292975B
- Authority
- CN
- China
- Prior art keywords
- power supply
- supply potential
- voltage
- circuit
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 230000006641 stabilisation Effects 0.000 abstract description 7
- 238000011105 stabilization Methods 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 4
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 4
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 4
- 230000005611 electricity Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- WQZGKKKJIJFFOK-GASJEMHNSA-N Glucose Natural products OC[C@H]1OC(O)[C@H](O)[C@@H](O)[C@@H]1O WQZGKKKJIJFFOK-GASJEMHNSA-N 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000008103 glucose Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 101150018075 sel-2 gene Proteins 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
本申请提供一种电源电压检测电路、半导体集成电路以及电子设备。该电源电压检测电路不仅能够对使从外部供给的电源电压稳定化而得到的电源电压进行检测,还能够对被稳定化之前的电源电压的大小进行检测。该电源电压检测电路包括:选择电路,其从包括从外部供给的第一电源电位、以及使第一电源电位稳定化而得到的第二电源电位在内的多个电源电位中选择一个电源电位;可变分压电路,其以所设定的分压比,来对由选择电路选择的电源电位与基准电位之间的电压进行分压;比较电压生成电路,其根据参考电压而生成比较电压;比较器,其通过对由可变分压电路分压而得到的电压与比较电压进行比较,从而输出表示比较结果的信号。
Description
技术领域
本发明涉及一种对电源电压的大小进行检测的电源电压检测电路。本发明还涉及内置有这种电源电压检测电路的半导体集成电路、以及使用了这种半导体集成电路的电子设备等。
背景技术
例如,在由电池供给电源电压而进行工作的电子设备中,由电池所供给的电源电压在通过调节器而被稳定化之后,被供给至几个电路块。一般而言,电源电压检测电路通过将从调节器输出的电源电压与预定的电压进行比较,从而输出表示比较结果的信号。
作为相关的技术,在专利文献1中,公开了与以往相比使用者能够切实地对便携式的电子设备的电池更换的时间进行确认的电源电压检测电路。该电源电压检测电路具备:第一检测电路,其将检测到与保证电子设备的正常工作的最低电压相比而较高的第一电压;第二检测电路,其将检测到第一电压与最低电压之间的第二电压;第一标志电路,其在第一检测电路检测到电源电压降低至第一电压的状态时被启动;第二标志电路,其在第二检测电路检测到电源电压降低至第二电压的状态时被启动;中断处理电路,其被供给有第一以及第二标志电路的输出,且与相应于第二标志电路的状态的中断处理相比而优先执行相应于第一标志电路的状态的中断处理,在电源电压降低至第一电压时,通过执行相应于第一标志电路的状态的中断处理,从而输出用于警告电源电压降低至最低电压附近的情况的信号。
专利文献1的电源电压检测电路也可以被认为是对从调节器输出的电源电压的大小进行检测的电路。但是,在为了推断对电池进行更换或充电的时间而欲了解电池的剩余量的情况下,与对从调节器输出的电源电压的大小进行检测相比,对从电池所供给的电源电压的大小进行检测,则能够了解更准确的电池的剩余量。另外,在为了从多个电源电位中选择一个电源电位而使用电子开关的情况下,从被供给未选择的电源电位的节点流入电流的情况将成为问题。
专利文献1:日本特开平11-119870号公报(段落0005-0006段、图1)
发明内容
因此,鉴于上述问题,本发明的第一目的在于,提供一种不仅能够对将从外部供给的电源电压进行稳定化而得到的电源电压的大小进行检测、还能够对被稳定化之前的电源电压的大小进行检测的电源电压检测电路。另外,本发明的第二目的在于,提供一种能够防止在从多个电源电位中选择一个电源电位的选择电路中从被供给未选择的电源电位的节点流入电流的电源电压检测电路。而且,本发明的第三目的在于,提供一种内置有这种电源电压检测电路的半导体集成电路、以及使用了这种半导体集成电路的电子设备等。
为了解决以上课题中的至少一部分,本发明的一个观点所涉及的电源电压检测电路包括:选择电路,其从包括从外部供给的第一电源电位、以及使所述第一电源电位稳定化而得到的第二电源电位在内的多个电源电位中选择一个电源电位;可变分压电路,其以设定的分压比,来对由所述选择电路选择的电源电位与基准电位之间的电压进行分压;比较电压生成电路,其根据参考电压,而生成比较电压;比较器,其通过对由所述可变分压电路分压而得到的电压与所述比较电压进行比较,从而输出表示比较结果的信号。
根据本发明的一个观点,通过设置从多个电源电位中选择一个电源电位的选择电路、和以所设定的分压比来对由选择电路选择的电源电位与基准电位之间的电压进行分压的可变分压电路,从而不仅能够对通过使从外部供给的第一电源电位稳定化而得到的第二电源电位进行检测,还能够对被稳定化之前的第一电源电位进行检测。因此,在从电池供给有电源电压的情况下,能够通过对被稳定化之前的第一电源电位进行检测,从而了解准确的电池的剩余量。
在此,可以采用如下的方式,即,选择电路包括:第一P沟道MOS晶体管,其被设置于与被供给第一电源电位的第一节点电连接的第一N阱,并被连接于第一节点与第二节点之间;第二P沟道MOS晶体管,其被设置于与第三节点电连接的第二N阱,并被连接于第二节点与第三节点之间;第三P沟道MOS晶体管,其被设置于与被供给第二电源电位的第四节点电连接的第三N阱,并被连接于第四节点与第五节点之间;第四P沟道MOS晶体管,其被设置于与第三节点电连接的第二N阱或第四N阱,并被连接于第五节点与第三节点之间,所述选择电路从第一以及第二电源电位中选择一个电源电位,并将所选择的电源电位作为第三电源电位而供给至第三节点。
一般而言,当将被供给电源电位的P沟道MOS晶体管设置于与第三节点电连接的N阱时,电流将会从P沟道MOS晶体管的源极经由N阱而流向第三节点。另一方面,根据上述的结构,设置有第一或第三P沟道MOS晶体管的第一或第三N阱从与第三节点电连接的第二或第四N阱电分离。因此,通过向第一或第三N阱施加第一或第二电源电位,从而能够防止从被供给未选择的电源电位的节点向第三节点流入电流。
在该情况下,也可以采用如下的方式,即,还具备控制信号生成电路,所述控制信号生成电路根据表示从多个电源电位中选择哪一个电源电位的选择信号而进行工作,并且向第一P沟道MOS晶体管的栅极施加在选择第一电源电位时成为低电平而在未选择第一电源电位时成为第一电源电位的控制信号,向第二P沟道MOS晶体管的栅极施加在选择第一电源电位时成为低电平而在未选择第一电源电位时成为第三电源电位的控制信号,向第三P沟道MOS晶体管的栅极施加在选择第二电源电位时成为低电平而在未选择第二电源电位时成为第二电源电位的控制信号,向第四P沟道MOS晶体管的栅极施加在选择第二电源电位时成为低电平而在未选择第二电源电位时成为第三电源电位的控制信号。
由此,在未选择第一电源电位时,第一以及第二P沟道MOS晶体管成为断开状态,在未选择第二电源电位时,第三以及第四P沟道MOS晶体管成为断开状态,从而能够准确地对所选择的电源电位进行检测。
以上,也可以采用如下的方式,比较器具有:第一输入端子,其被输入比较电压;第二输入端子,其比输入由可变分压电路分压而得到的电压,可变分压电路包括:第一电阻,其被连接于基准电位的配线与比较器的第二输入端子之间;与比较器的第二输入端子串联连接的多个电阻;多个开关电路,它们根据表示从多个分压比中设定哪一个分压比的设定信号,而向多个电阻内的一个电阻的一个端子施加由选择电路选择的电源电位。如此,通过根据由选择电路选择的电源电位来设定分压比,从而能够掌握所选择的电源电位的范围。
本发明的一个观点所涉及的半导体集成电路具备:调节器,其通过使从外部供给的第一电源电位稳定化,从而输出第二电源电位;上述任一个电源电压检测电路。由此,在半导体集成电路的内部,不仅能够对使从外部供给的第一电源电位稳定化而得到的第二电源电位进行检测,还能够对被稳定化之前的第一电源电位进行检测。
本发明的一个观点所涉及的电子设备具备上述的半导体集成电路。内置于半导体集成电路中的电源电压检测电路通过对由调节器进行稳定化之前的第一电源电位进行检测,从而能够掌握被供给至电子设备的其他部分的电源电压的大小。因此,在从电池供给电源电压的情况下,能够对电池的剩余量是否足以供电子设备的正常工作进行判断。
附图说明
图1为表示内置有电源电压检测电路的半导体集成电路的结构示例的图。
图2为表示图1所示的电源电压检测电路的具体示例的电路图。
图3为表示设置有图2所示的选择电路的晶体管的半导体基板的剖视图。
图4为表示本发明的一个实施方式所涉及的电子设备的结构示例的框图。
具体实施方式
以下,参照附图对本发明的实施方式进行详细的说明。并且对相同的结构要素标记相同的参照符号,并省略重复的说明。
半导体集成电路
图1为表示内置了本发明的一个实施方式所涉及的电源电压检测电路的半导体集成电路的结构示例的图。该半导体集成电路例如被使用于从电池1供给电源电压而进行工作的电子设备。如图1所示,半导体集成电路包括:静电保护电路10、调节器(REG)20、微型电子计算机(MCU)30和电源电压检测电路40。
静电保护电路10包含N沟道MOS晶体管QN1和电阻R1。晶体管QN1的漏极与电源端子P1连接,栅极以及源极与电源端子P2连接。当在电池1未连接于电源端子P1以及P2时电源端子P1和电源端子P2之间被施加预定的电压以上的静电时,晶体管QN1成为导通状态,从而使电源端子P1与电源端子P2之间的电压降低。另外,电阻R1通过静电的施加而使在半导体集成电路的内部电路中流通的电流降低。
调节器20通过使从电池1供给的电源电位VEX(例如、5V)相对于基准电位VSS(例如、0V)而稳定化,从而输出被稳定化的电源电位VDD(例如,2V)。从调节器20输出的电源电位VDD被供给至半导体集成电路内的几个电路模块。
微型电子计算机30包括调节器(REG)31和CPU(中央运算装置)32。调节器31通过使从调节器20供给的电源电位VDD相对于基准电位VSS而稳定化,从而输出被稳定化的电源电位VDI(例如,1.4V)。从调节器31输出的电源电位VDI被供给至CPU32等。CPU32对半导体集成电路内的各电路模块进行控制。
电源电压检测电路
电源电压检测电路40包括:选择电路41、控制信号生成电路42、比较电压生成电路43、可变分压电路44、比较器45、锁存电路46、电平变换器47。
选择电路41从包括从外部供给的第一电源电位、和使第一电源电位稳定化而获得的第二电源电位在内的多个电源电位中选择一个电源电位。以下,作为一个示例,对选择电路41从包括从电池1供给的电源电位VEX和从调节器20供给的电源电位VDD中选择一个电源电位的情况进行说明。
CPU32向控制信号生成电路42输出表示从多个电源电位中选择哪一个电源电位的选择信号SEL。在该示例中,选择信号SEL为表示从电源电位VEX和电源电位VDD中选择哪一个电源电位的信号。控制信号生成电路42根据选择信号SEL而进行工作,并生成用于对选择电路41进行控制的多个控制信号。
比较电压生成电路43根据参考电压VREF而生成比较电压V1。例如,比较电压生成电路43包括:恒压生成电路431、运算放大器432、阶梯电阻(ladder resistor)433、补偿电路434。
恒压生成电路431例如包括耗尽型晶体管以及增强型晶体管,并生成参考电压VREF。通过使耗尽型晶体管的温度特性和增强型晶体管的温度特性得到平衡,从而能够将参考电压VREF的温度特性设为平稳。
参考电压VREF被输入至运算放大器432的非反相输入端子。在运算放大器432的输出端子与反相输入端子之间连接有阶梯电阻433以及补偿电路434。运算放大器432的输出电压通过阶梯电阻433而被分压。CPU32向补偿电路434输出对阶梯电阻433中的分压比进行设定的第一设定信号。
补偿电路434例如包含被连接于阶梯电阻433的多个节点与运算放大器432的反相输入端子之间的多个开关电路(晶体管等)。这些开关电路中的一个开关电路根据从CPU32输出的第一设定信号而成为导通状态。
由此,阶梯电阻433的所选择的节点的电压被输入至运算放大器432的反相输入端子。运算放大器432以使被输入至反相输入端子的电压与参考电压VREF相等的方式从输出端子输出比较电压V1。比较电压V1被输入至比较器45的第一输入端子。
可变分压电路44按照所设定的分压比,而对由选择电路41选择了的电源电位与基准电位VSS之间的电压进行分压,从而生成被分压成的电压V2。例如,可变分压电路44包括阶梯电阻441和检测电平设定电路442。
由选择电路41选择的电源电位与基准电位VSS之间的电压通过阶梯电阻441而被分压。CPU32对应于由选择电路41选择了的电源电位,而向检测电平设定电路442输出对阶梯电阻441中的分压比进行设定的第二设定信号。
检测电平设定电路442例如包括被连接于阶梯电阻441的多个节点与比较器45的第二输入端子之间的多个开关电路(晶体管等),这些开关电路中的一个开关电路根据从CPU32输出的第二设定信号而成为导通状态。由此,阶梯电阻441的被选择的节点的电压V2被输入至比较器45的第二输入端子。
比较器45具有输入有比较电压V1的第一输入端子、和输入有由可变分压电路44进行分压而得到的电压V2的第二输入端子。比较器45通过将由可变分压电路44进行分压而得到的电压V2与比较电压V1进行比较,从而输出表示比较结果的信号。
例如,如果由可变分压电路44进行分压而得到的电压V2大于比较电压V1,则比较器45的输出信号成为低电平。另一方面,如果由可变分压电路44进行分压而得到的电压V2小于比较电压V1,则比较器45的输出信号成为高电平。
锁存电路46在从CPU32输出的检测控制信号被激活的时刻,对比较器45的输出信号进行锁存。在电平变换器47中,从MCU30供给有电源电位VDI。电平变换器47使锁存电路46的输出信号的高电平根据电源电位VDI而进行变换,从而生成输出信号。电平变换器47的输出信号被供给至CPU32。
图2为表示图1所示的电源电压检测电路的具体示例的电路图。图2中示出了选择电路41、控制信号生成电路42、可变分压电路44。
选择电路
选择电路41包括P沟道MOS晶体管QP01~QP04,并从被供给至节点N1的电源电位VEX和被供给至节点N4的电源电位VDD中选择一个电源电位,并将所选择的电源电位作为电源电位VP而供给至节点N3。
晶体管QP01被连接于被供给电源电位VEX的节点N1与节点N2之间。晶体管QP02被连接于节点N2与节点N3之间。晶体管QP03被连接于被供给电源电位VDD的节点N4与节点N5之间。晶体管QP04被连接于节点N5与节点N3之间。
图3为表示设置有图2所示的选择电路的晶体管的半导体基板的剖视图。如图3所示,在P型的半导体基板50内形成有N阱51~54。并且,也可以代替N阱54而使用N阱52。另外,为了对半导体基板50施加基准电位VSS,从而在半导体基板50内形成有P型的杂质扩散区域55以及56。
图3(A)图示了设置有晶体管QP01以及QP02的区域。晶体管QP01被设置于与供给有电源电位VEX的节点N1电连接的N阱51上。即,在N阱51内形成有成为晶体管QP01的源极S以及漏极D的P型的杂质扩散区域,在N阱51上,隔着栅极绝缘膜而设置有晶体管QP01的栅极电极G。N阱51相当于晶体管QP01的反向栅极,为了向N阱51施加电位,而在N阱51内形成有N型的杂质扩散区域61。晶体管QP01的源极以及反向栅极与节点N1连接,从而被供给电源电位VEX。晶体管QP01的漏极与节点N2连接。
另外,晶体管QP02被设置于与节点N3电连接的N阱52上。即,在N阱52内形成有成为晶体管QP02的源极S以及漏极D的P型的杂质扩散区域,在N阱52上,隔着栅极绝缘膜而设置有晶体管QP02的栅极电极G。N阱52相当于晶体管QP02的反向栅极,为了向N阱52施加电位,而在N阱52内形成有N型的杂质扩散区域62。晶体管QP02的源极与节点N2连接。晶体管QP02的漏极以及反向栅极与节点N3连接。
在对被供给至节点N1的电源电位VEX进行选择的情况下,如果向晶体管QP01的栅极以及晶体管QP02的栅极施加低电平的电位(例如,基准电位VSS),则晶体管QP01以及QP02成为导通状态,电源电位VEX被供给至节点N3。另一方面,在不对电源电位VEX进行选择的情况下,通过向晶体管QP01的栅极施加高电平的电位(例如,电源电位VEX),从而使晶体管QP01成为断开状态,通过向晶体管QP02的栅极施加高电平的电位(例如,电源电位VP),从而使晶体管QP02成为断开状态。
一般而言,当将被供给电源电位的P沟道MOS晶体管设置于与节点N3电连接的N阱时,电流将会从P沟道MOS晶体管的源极经由N阱而流向节点N3。另一方面,根据图3(A)所示的结构,设置有晶体管QP01的N阱51从与节点N3电连接的N阱52电分离。因此,通过向N阱51施加电源电位VEX,从而能够防止在未选择电源电位VEX的情况下从被供给电源电位VEX的节点N1向节点N3流入电流。
图3(B)示出了设置有晶体管QP03以及QP04的区域。晶体管QP03被设置于与被供给电源电位VDD的节点N4电连接的N阱53上。即,在N阱53内形成有成为晶体管QP03的源极S以及漏极D的P型的杂质扩散区域,在N阱53上,隔着栅极绝缘膜而设置有晶体管QP03的栅极电极G。N阱53相当于晶体管QP03的反向栅极,为了向N阱53施加电位,在N阱53内形成有N型的杂质扩散区域63。晶体管QP03的源极以及反向栅极与节点N4连接,从而被供给有电源电位VDD。晶体管QP03的漏极与节点N5连接。
另外,晶体管QP04被设置于与节点N3电连接的N阱54上。即,在N阱54内形成有成为晶体管QP04的源极S以及漏极D的P型的杂质扩散区域,在N阱54上,隔着栅极绝缘膜而设置有晶体管QP04的栅极电极G。N阱54相当于晶体管QP04的反向栅极,为了向N阱54施加电位,在N阱54内形成有N型的杂质扩散区域64。晶体管QP04的源极与节点N5连接。晶体管QP04的漏极以及反向栅极与节点N3连接。
在选择被供给至节点N4的电源电位VDD的情况下,如果向晶体管QP03的栅极以及晶体管QP04的栅极施加低电平的电位(例如,基准电位VSS),则晶体管QP03以及QP04成为导通状态,电源电位VDD被供给至节点N3。另一方面,在不选择电源电位VDD的情况下,通过向晶体管QP03的栅极施加高电平的电位(例如,电源电位VDD),从而使晶体管QP03成为断开状态,通过向晶体管QP04的栅极施加高电平的电位(例如,电源电位VP),从而使晶体管QP04成为断开状态。
根据图3(B)所示的结构,设置有晶体管QP03的N阱53从与节点N3电连接的N阱54电分离。因此,通过向N阱53施加电源电位VDD,从而能够防止在未选择电源电位VDD的情况下从被供给有电源电位VDD的节点N4向节点N3流入电流。
控制信号生成电路
再次参照图2,控制信号生成电路42包括反相器71~77和电平变换器81~84。反相器71以及72从MCU30(图1)被供给电源电位VDI而进行工作,并且对从CPU32(图1)输出的选择信号SEL进行缓冲并生成输出信号。选择信号SEL在选择电源电位VEX时成为高电平(电源电位VDI),在选择电源电位VDD时成为低电平(基准电位VSS)。
电平变换器81使反相器72的输出信号的高电平根据电源电位VDD而进行变换,从而生成输出信号。反相器73使电平变换器81的输出信号反相,从而生成输出信号。反相器74使反相器73的输出信号反相,从而生成控制信号SEL3。控制信号SEL3在选择电源电位VDD时成为低电平(基准电位VSS),在未选择电源电位VDD时成为高电平(电源电位VDD)。
电平变换器82使从反相器74输出的控制信号SEL3的高电平根据电源电位VP而进行变换,并且反相,从而生成反相输出信号。反相器75使电平变换器82的反相输出信号进一步反相,从而生成控制信号SEL4。控制信号SEL4在选择电源电位VDD时成为低电平(基准电位VSS),在未选择电源电位VDD时成为高电平(电源电位VP)。
电平变换器83使从反相器74输出的控制信号SEL3的高电平根据电源电位VP而变换从而生成输出信号。反相器76使电平变换器83的输出信号反相而生成控制信号SEL2。控制信号SEL2在选择电源电位VEX时成为低电平(基准电位VSS),在不选择电源电位VEX时成为高电平(电源电位VP)。
电平变换器84使从反相器74输出的控制信号SEL3的高电平根据电源电位VEX而变换从而生成输出信号。反相器77使电平变换器84的输出信号反相而生成控制信号SEL1。控制信号SEL1在选择电源电位VEX时成为低电平(基准电位VSS),在不选择电源电位VEX时成为高电平(电源电位VEX)。
控制信号生成电路42向晶体管QP01的栅极施加控制信号SEL1,向晶体管QP02的栅极施加控制信号SEL2,向晶体管QP03的栅极施加控制信号SEL3,向晶体管QP04的栅极施加控制信号SEL4。
在选择信号SEL为高电平时,控制信号SEL1以及SEL2成为低电平。由此,晶体管QP01以及QP02成为导通状态,从而将电源电位VEX供给至节点N3。另外,控制信号SEL3成为电源电位VDD,控制信号SEL4成为电源电位VP。由此,在未选择电源电位VDD时,晶体管QP03以及QP04成为断开状态,从而能够正确地对被选择的电源电位VEX进行检测。
另一方面,在选择信号SEL为低电平时,控制信号SEL3以及SEL4成为低电平。由此,晶体管QP03以及QP04成为导通状态,从而将电源电位VDD供给至节点N3。另外,控制信号SEL1成为电源电位VEX,控制信号SEL2成为电源电位VP。由此,在未选择电源电位VEX时,晶体管QP01以及QP02成为断开状态,从而能够准确地对被选择的电源电位VDD进行检测。
可变分压电路
可变分压电路44包括:构成阶梯电阻441的电阻R0~RN、例如由P沟道MOS晶体管QP1~QPN构成的多个开关电路、和检测电平设定电路442。检测电平设定电路442根据从CPU32(图1)输出的第二设定信号,而生成表示设定多个分压比中的哪一个分压比的设定信号S1~SN。例如,检测电平设定电路442为了对1.2V~5V的电源电位进行检测,从而能够设定16种分压比。
电阻R0被连接于基准电位VSS的配线与比较器45(图1)的第二输入端子之间。多个电阻R1~RN与比较器45的第二输入端子串联连接。多个开关电路根据设定信号S1~SN,而向多个电阻R1~RN中的一个电阻的一个端子施加由选择电路41选择的电源电位。
例如,图1所示的CPU32向比较电压生成电路43输出将比较电压V1设定为1V的第一设定信号,并且,向可变分压电路44输出以使被分压而得到的电压V2成为1V左右的方式对分压比进行设定的第二设定信号。即,在选择了额定值为5V的电源电位VEX的情况下,CPU32向检测电平设定电路442输出将分压比设定为5:1的第二设定信号。
检测电平设定电路442根据第二设定信号,而将设定信号S1~S(N-1)设为高电平,并且将设定信号SN设为低电平。因此,晶体管QP1~QP(N-1)断开,并且,晶体管QPN导通,从而向电阻RN的一个端子施加电源电位VEX。电阻R0~RN以分压比5:1而对电源电位VEX与基准电位VSS之间的电压进行分压,从而生成1V左右的电压V2。比较器45通过将电压V2与比较电压V1进行比较,从而输出表示比较结果的信号。
由此,CPU32能够掌握电源电位VEX是否高于额定值5V。另外,在电源电位VEX低于额定值5V的情况下,CPU32也可以通过变更分压比,从而掌握电源电位VEX是否高于4.8V。通过这种方式,CPU32能够掌握电源电位VEX的范围。
同样地,在选择了额定值为2V的电源电位VDD的情况下,CPU32向检测电平设定电路442供给将分压比设定为2:1的第二设定信号。由此,CPU32能够掌握电源电位VDD是否高于额定值2V。如此,通过根据由选择电路41选择的电源电位而对分压比进行设定,从而掌握被选择的电源电位的范围。
如以上说明的那样,根据本实施方式,通过设置从多个电源电位中选择一个电源电位的选择电路41、和以被设定的分压比而对由选择电路41选择的电源电位与基准电位VSS之间的电压进行分压的可变分压电路44,从而不仅能够对使从外部供给的电源电位VEX稳定化而得到的电源电位VDD进行检测,还能够对被稳定化之前的电源电位VEX进行检测。因此,在从电池供给电源电压的情况下,通过对被稳定化之前的电源电位VEX进行检测,从而能够得知正确的电池的剩余量。
电子设备
接下来,参照图4,对本发明的一个实施方式所涉及的电子设备进行说明。
图4为表示本发明的一个实施方式所涉及的电子设备的结构示例的框图。电子设备100可以包含本发明的一个实施方式所涉及的半导体集成电路110、操作部120、通信部130、显示部140、声音输出部150。例如,半导体集成电路110以及通信部130~声音输出部150从电池1被供给电源电压,从而进行工作。并且,也可以对图4所示的结构要素的一部分进行省略或变更,或者,也可以对图4所示的结构要素附加其他结构要素。
半导体集成电路110包括:静电保护电路10、调节器(REG)20、微型电子计算机(MCU)30、电源电压检测电路40。另外,微型电子计算机30包括调节器31(图1)、CPU32、ROM(只读存储器)33、RAM(随机存取存储器)34。
CPU32根据被存储于ROM33等内的程序,并利用被存储于ROM33等的数据等,而实施各种运算处理或控制处理。例如,CPU32根据从操作部120输出的操作信号而实施各种数据处理,或者,为了与外部之间实施数据通信而对通信部130进行控制,或者,生成用于使显示部140显示各种图像的图像信号,或者,生成用于使声音输出部150输出各种声音的声音信号。
ROM33对用于供CPU32实施各种运算处理或控制处理的程序或数据等进行存储。另外,RAM34作为CPU32的工作区域而被使用,并对从ROM33读出的程序或数据、利用操作部120而被输入的数据、或者CPU32根据程序而执行得到的运算结果等进行临时存储。
操作部120例如为包括操作键或按钮开关等的输入装置,并向CPU32输出与由使用者的操作相对应的操作信号。通信部130例如由模拟电路以及数字电路构成,并实施CPU32与外部装置之间的数据通信。显示部140例如包括LCD(液晶显示装置)等,并根据从CPU32供给的显示信号而显示各种信息。另外,声音输出部150例如包括扬声器等,并根据从CPU32供给的声音信号,而输出声音。
作为电子设备100,例如,相当于计算器、电子辞典、电子游戏设备、移动电话机等移动体终端、数码照相机、数字电影院、电视机、可视电话、防盗用视频监控器、头戴式显示器、个人电子计算机、打印机、网络设备、汽车导航装置、测量设备、以及医疗设备(例如,电子体温计、血压计、血糖仪、心电图计测装置、超声波诊断装置以及电子内窥镜)等。
在本实施方式中,通过被内置于半导体集成电路110中的电源电压检测电路40对由调节器20而被稳定化之前的电源电位VEX进行检测,从而能够掌握被供给至电子设备的其他部分的电源电压的大小。因此,在从电池1供给电源电压的情况下,能够对电池1的剩余量是否足以供电子设备100的正常工作进行判断。
本发明并非限定于以上说明的实施方式的发明,通过在该技术领域而具有通常的知识的人士,能够在本发明的技术思想内实施较多的变形。
符号说明
1…电池、10…静电保护电路、20、31…调节器、30…微型电子计算机、32…CPU、33…ROM、34…RAM、40…电源电压检测电路、41…选择电路、42…控制信号生成电路、43…比较电压生成电路、431…恒压生成电路、432…运算放大器、433…阶梯电阻、434…补偿电路、44…可变分压电路、441…阶梯电阻、442…检测电平设定电路、45…比较器、46…锁存电路、47…电平变换器、50…P型的半导体基板、51~54…N阱、55、56…P型的杂质扩散区域、61~64…N型的杂质扩散区域、71~77…反相器、81~84…电平变换器、100…电子设备、110…半导体集成电路、120…操作部、130…通信部、140…显示部、150…声音输出部、P1、P2…电源端子、QN1…N沟道MOS晶体管、QP01~QP04、QP1~QPN…P沟道MOS晶体管、R0~RN…电阻。
Claims (6)
1.一种电源电压检测电路,具备:
选择电路,其从包括从外部供给的第一电源电位、以及使所述第一电源电位稳定化而得到的第二电源电位在内的多个电源电位中选择一个电源电位;
可变分压电路,其以所设定的分压比,来对由所述选择电路所选择的电源电位与基准电位之间的电压进行分压;
比较电压生成电路,其根据参考电压,而生成比较电压;
比较器,其通过对由所述可变分压电路分压而得到的电压与所述比较电压进行比较,从而输出表示比较结果的信号。
2.如权利要求1所述的电源电压检测电路,其中,
所述选择电路包括:
第一P沟道MOS晶体管,其被设置于与被供给所述第一电源电位的第一节点电连接的第一N阱,并被连接于所述第一节点与第二节点之间;
第二P沟道MOS晶体管,其被设置于与第三节点电连接的第二N阱,并被连接于所述第二节点与所述第三节点之间;
第三P沟道MOS晶体管,其被设置于与被供给所述第二电源电位的第四节点电连接的第三N阱,并被连接于所述第四节点与第五节点之间;
第四P沟道MOS晶体管,其被设置于与所述第三节点电连接的所述第二N阱或第四N阱,并被连接于所述第五节点与所述第三节点之间,
所述选择电路从所述第一以及第二电源电位中选择一个电源电位,并将所选择的电源电位作为第三电源电位而供给至所述第三节点。
3.如权利要求2所述的电源电压检测电路,其中,
还具备控制信号生成电路,所述控制信号生成电路根据表示从所述多个电源电位中选择哪一个电源电位的选择信号而进行工作,并向所述第一P沟道MOS晶体管的栅极施加在选择所述第一电源电位时成为低电平而在未选择所述第一电源电位时成为所述第一电源电位的控制信号,向所述第二P沟道MOS晶体管的栅极施加在选择所述第一电源电位时成为低电平而在未选择所述第一电源电位时成为所述第三电源电位的控制信号,向所述第三P沟道MOS晶体管的栅极施加在选择所述第二电源电位时成为低电平而在未选择所述第二电源电位时成为所述第二电源电位的控制信号,向所述第四P沟道MOS晶体管的栅极施加在选择所述第二电源电位时成为低电平而在未选择所述第二电源电位时成为所述第三电源电位的控制信号。
4.如权利要求1至3中任一项所述的电源电压检测电路,其中,
所述比较器具有:第一输入端子,其被输入所述比较电压;第二输入端子,其被输入由所述可变分压电路进行分压而得到的电压,
所述可变分压电路包括:第一电阻,其被连接于基准电位的配线与所述比较器的第二输入端子之间;与所述比较器的第二输入端子串联连接的多个电阻;多个开关电路,它们根据表示从多个分压比中设定哪一个分压比的设定信号,而向所述多个电阻中的一个电阻的一个端子施加由所述选择电路所选择的电源电位。
5.一种半导体集成电路,具备:
调节器,其通过使从外部供给的第一电源电位稳定化,从而输出第二电源电位;
权利要求1至4中任一项所述的电源电压检测电路。
6.一种电子设备,具备权利要求5所述的半导体集成电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015125406A JP6578757B2 (ja) | 2015-06-23 | 2015-06-23 | 電源電圧検出回路、半導体集積回路装置、及び、電子機器 |
JP2015-125406 | 2015-06-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106292975A CN106292975A (zh) | 2017-01-04 |
CN106292975B true CN106292975B (zh) | 2020-12-29 |
Family
ID=57602225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610429064.2A Active CN106292975B (zh) | 2015-06-23 | 2016-06-16 | 电源电压检测电路、半导体集成电路以及电子设备 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10031544B2 (zh) |
JP (1) | JP6578757B2 (zh) |
CN (1) | CN106292975B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10382033B2 (en) * | 2017-07-18 | 2019-08-13 | Stmicroelectronics International N.V. | Stress tolerant power supply voltage detector circuit operable over a wide range of power supply voltages |
KR102398570B1 (ko) * | 2017-12-14 | 2022-05-17 | 에스케이하이닉스 주식회사 | 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법 |
JP2019148478A (ja) * | 2018-02-27 | 2019-09-05 | セイコーエプソン株式会社 | 電源電圧検出回路、半導体装置、及び、電子機器 |
CN117147950B (zh) * | 2023-11-01 | 2024-01-09 | 广东科信电子有限公司 | 一种芯片供电电压自动检测电路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6111395A (en) * | 1999-07-07 | 2000-08-29 | Mitsubishi Denki Kabushiki Kaisha | Power supply voltage step-down circuitry |
CN1402433A (zh) * | 2001-08-24 | 2003-03-12 | 株式会社东芝 | 半导体器件和电源电压控制方法 |
US8058910B1 (en) * | 2007-03-12 | 2011-11-15 | Cypress Semiconductor Corporation | Intelligent power supervisor |
CN202142001U (zh) * | 2011-06-13 | 2012-02-08 | 曾震 | 具有过功率提示功能的电脑电源 |
CN203690901U (zh) * | 2013-12-31 | 2014-07-02 | 广东达元食品药品安全技术有限公司 | 一种用于镍氢电池的恒流放电检测装置 |
CN104062592A (zh) * | 2013-03-22 | 2014-09-24 | 海洋王(东莞)照明科技有限公司 | 一种电源电量检测电路及照明装置 |
CN104635899A (zh) * | 2013-11-11 | 2015-05-20 | 纬创资通股份有限公司 | 电源供应电路、电源供应系统以及电源供应方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2998265B2 (ja) | 1991-04-15 | 2000-01-11 | セイコーエプソン株式会社 | 電圧検出回路 |
JPH11119870A (ja) | 1997-10-13 | 1999-04-30 | Sanyo Electric Co Ltd | 電源電圧検出回路 |
JP3512332B2 (ja) * | 1998-04-07 | 2004-03-29 | 富士通株式会社 | 内部電圧発生回路 |
IT1311441B1 (it) * | 1999-11-16 | 2002-03-12 | St Microelectronics Srl | Generatore di tensione programmabile, in particolare per laprogrammazione di celle di memoria non volatili di tipo multilivello. |
US7202631B2 (en) * | 2003-06-24 | 2007-04-10 | Dell Products L.P. | Battery and system power selector integration scheme |
US7804284B1 (en) * | 2007-10-12 | 2010-09-28 | National Semiconductor Corporation | PSRR regulator with output powered reference |
US7893560B2 (en) * | 2008-09-12 | 2011-02-22 | Nellcor Puritan Bennett Llc | Low power isolation design for a multiple sourced power bus |
KR20110024936A (ko) * | 2009-09-03 | 2011-03-09 | 삼성전자주식회사 | 광범위 전원용 승압 회로, 그것을 포함하는 전자 장치 및 전압 승압 방법 |
JP5446770B2 (ja) | 2009-11-20 | 2014-03-19 | 株式会社リコー | 電圧検出回路 |
KR101083682B1 (ko) * | 2010-09-03 | 2011-11-16 | 주식회사 하이닉스반도체 | 반도체 장치 |
KR101984970B1 (ko) * | 2012-06-07 | 2019-09-03 | 삼성전자주식회사 | 근거리 무선 통신 장치 및 이를 포함하는 전자 장치의 전력 관리 방법 |
-
2015
- 2015-06-23 JP JP2015125406A patent/JP6578757B2/ja not_active Expired - Fee Related
-
2016
- 2016-06-03 US US15/172,932 patent/US10031544B2/en active Active
- 2016-06-16 CN CN201610429064.2A patent/CN106292975B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6111395A (en) * | 1999-07-07 | 2000-08-29 | Mitsubishi Denki Kabushiki Kaisha | Power supply voltage step-down circuitry |
CN1402433A (zh) * | 2001-08-24 | 2003-03-12 | 株式会社东芝 | 半导体器件和电源电压控制方法 |
US8058910B1 (en) * | 2007-03-12 | 2011-11-15 | Cypress Semiconductor Corporation | Intelligent power supervisor |
CN202142001U (zh) * | 2011-06-13 | 2012-02-08 | 曾震 | 具有过功率提示功能的电脑电源 |
CN104062592A (zh) * | 2013-03-22 | 2014-09-24 | 海洋王(东莞)照明科技有限公司 | 一种电源电量检测电路及照明装置 |
CN104635899A (zh) * | 2013-11-11 | 2015-05-20 | 纬创资通股份有限公司 | 电源供应电路、电源供应系统以及电源供应方法 |
CN203690901U (zh) * | 2013-12-31 | 2014-07-02 | 广东达元食品药品安全技术有限公司 | 一种用于镍氢电池的恒流放电检测装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2017009448A (ja) | 2017-01-12 |
JP6578757B2 (ja) | 2019-09-25 |
US20160378129A1 (en) | 2016-12-29 |
US10031544B2 (en) | 2018-07-24 |
CN106292975A (zh) | 2017-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10715128B2 (en) | Power supply voltage detection circuit, semiconductor apparatus and electronic device | |
CN106292975B (zh) | 电源电压检测电路、半导体集成电路以及电子设备 | |
US7893671B2 (en) | Regulator with improved load regulation | |
US7352155B2 (en) | Apparatus and method for detecting battery pack voltage | |
US10797643B2 (en) | Oscillation circuit, microcomputer and electronic device | |
US11869886B2 (en) | ESD protection circuit, semiconductor device, and electronic apparatus | |
CN107222018B (zh) | 电源切换电路以及电子设备 | |
US10147678B2 (en) | Trimming device | |
JPH05120862A (ja) | 基板バイアス電圧発生器に対する調節回路 | |
CN108572684B (zh) | 半导体装置以及使用该半导体装置的电子设备 | |
US6927558B2 (en) | Power supply voltage lowering circuit used in semiconductor device | |
JP2009282908A (ja) | レギュレータ | |
US9110484B2 (en) | Temperature dependent biasing for leakage power reduction | |
US10586484B2 (en) | Selection and output circuit, and display device | |
JP2017169029A (ja) | レベルシフト回路、電子機器および集積回路 | |
EP3176670B1 (en) | Reference voltage generator having at least one bipolar junction transistor biased by negative base voltage and associated reference voltage generating method | |
US7868622B2 (en) | Circuit for detecting power supply voltage drop | |
US20090184696A1 (en) | Voltage source for gate oxide protection | |
US10868467B1 (en) | Pump circuit, pump device, and operation method of pump circuit | |
US9841443B2 (en) | Detection circuit | |
JPH06308171A (ja) | 電源電圧検出回路 | |
JP2009260028A (ja) | 半導体集積回路、ノード電位測定システム、およびノード電位測定方法 | |
JP2002118454A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |