CN109213248A - 负电源控制电路以及电源装置 - Google Patents

负电源控制电路以及电源装置 Download PDF

Info

Publication number
CN109213248A
CN109213248A CN201810701508.2A CN201810701508A CN109213248A CN 109213248 A CN109213248 A CN 109213248A CN 201810701508 A CN201810701508 A CN 201810701508A CN 109213248 A CN109213248 A CN 109213248A
Authority
CN
China
Prior art keywords
voltage
mentioned
negative
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810701508.2A
Other languages
English (en)
Other versions
CN109213248B (zh
Inventor
樱井康平
高野阳
高野阳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Publication of CN109213248A publication Critical patent/CN109213248A/zh
Application granted granted Critical
Publication of CN109213248B publication Critical patent/CN109213248B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供负电源控制电路以及电源装置。负电源控制电路为，即使对控制信号输入端子输入高电压的控制信号，也能够抑制从控制信号输入端子流入电路内部的电流，并且能够抑制转换后的负电压的控制信号超过接地电位的情况。该负电源控制电路(1)具备：电压电流转换电路(11)，其根据向控制信号输入端子(Vcont)输入的控制信号使电流流过；第一电流源(13)，其能够向负电压输入端子(Vin‑)引入电流；第一钳位电路(12)，其被串联连接在电压电流转换电路(11)与第一电流源(13)之间。在电流流过电压电流转换电路(11)的期间，第一钳位电路(12)根据第一中间点(N1)的电压限制流过第一钳位电路(12)的电流，将第一中间点(N1)的电压进行钳位。

Description

负电源控制电路以及电源装置
技术领域
本发明涉及通过正电压的控制信号控制负电压调节器电路的负电源控制电路以及具有该负电源控制电路的电源装置。
背景技术
CCD(Charge Coupled Device：电荷耦合器件)或CMOS(Complementary MetalOxide Semiconductor：互补金属氧化物半导体)图像传感器等的摄像设备需要正负两方的电压作为驱动电压。因此，在具有摄像设备的电子设备中设置输出正电压的正电压调节器电路和输出负的电源电压的负电压调节器电路。另一方面，正电压调节器电路和负电压调节器电路有时通过微型计算机等进行电路的重置控制或输出的接通/切断控制。为了对负电压调节器电路进行这样的处理，需要将从微型计算机输出的正电压的控制信号转换为负电压的控制信号并输出给负电压调节器电路。
在专利文献1中示出了将输入到控制信号输入端子Vcont0中的正电压的控制信号转换为负电压的控制信号Va0的负电源控制电路100(参照图1)。根据图1的负电源控制电路100，如果对控制信号输入端子Vcont0输入低电平的控制信号，则流过电压电流转换电路110的电流I1为零。另一方面，电流源120从连接点a引入电流I2，由此对连接点a输出低电平(负电压)的控制信号Va0。另外，如果对控制信号输入端子Vcont0输入高电平的控制信号(正电压)，则电流I1流过电压电流转换电路110，这比电流源120的电流I2大，由此连接点a的电压上升。并且，钳位电路(clamp circuit)130引入电流I1的一部分，将连接点a的电压钳位为接地电位。这样，能够向连接点a输出高电平(几乎接地电位)的控制信号Va0。
专利文献1：日本特开2012-063849号公报
发明内容
如上所述，根据图1的负电源控制电路100，能够将输入到控制信号输入端子Vcont0中的正电压的控制信号转换为负电压的控制信号Va0。但是，在图1的负电源控制电路100中，当控制信号输入端子Vcont0的电压值变得比规定要高时，会有流过电压电流转换电路110的电流I1大幅增大的问题。即，从控制信号输入端子Vcont0向电路内部引入的电流变得非常大。通常，控制信号从微型计算机输出至控制信号输入端子Vcont0，但是一般微型计算机不具有流过大电流的输出端子。因此，如果控制信号输入端子Vcont0的电流增大，则会产生无法将输入到控制信号输入端子Vcont0中的控制信号维持在正常的电压范围内的问题。
另外，在图1的负电源控制电路100中，当控制信号输入端子Vcont0的电压值比规定的高时，钳位电路130的电流的引入赶不上电压电流转换电路110的电流I1的增大。如果电流的引入赶不上电流的增大，则会产生控制信号Va0变成比接地电位高的电压(正电压)的问题。
负电源控制电路中，作为所输入的正电压的控制信号如果能够与电压值不同的多种控制信号对应，则能够将相同的电路组装到规格不同的多种机器中，能够得到可降低电路的制造成本等效果。但是，在图1的负电源控制电路100中，当如上述那样能够将高电压的控制信号输入给控制信号输入端子Vcont0时，会有难以从容对应的问题。
本发明的目的在于提供一种负电源控制电路，其在即使对控制信号输入端子输入高电压的控制信号，也能够抑制从控制信号输入端子向电路内部流入的电流增大的情况以及转换后的负电压的控制信号超过接地电位的情况。另外，本发明的目的在于提供一种具有这种负电源控制电路的电源装置。
本发明的一种负电源控制电路，根据正电压的控制信号控制负电压调节器电路，该负电源控制电路具备：
控制信号输入端子，其被输入上述正电压的控制信号；
负电压输入端子，其被输入负的电源电压；
负电压控制信号输出端子，其输出负电压的控制信号；
电压电流转换电路，其连接在上述控制信号输入端子与上述负电压输入端子之间，并根据上述正电压的控制信号使电流流过；
第一电流源，其与上述电压电流转换电路串联连接，能够向上述负电压输入端子引入电流；以及
第一钳位电路，其在上述电压电流转换电路与上述第一电流源之间，与上述电压电流转换电路以及上述第一电流源串联连接，
在电流流过上述电压电流转换电路的期间，上述第一钳位电路根据上述第一钳位电路与上述第一电流源之间的第一中间点的电压来限制流过上述第一钳位电路的电流，将上述第一中间点的电压进行钳位，
根据通过上述电压电流转换电路、上述第一钳位电路以及上述第一电流源的电流路径中的电压或电流，来生成上述负电压的控制信号。
根据该结构，第一钳位电路与电压电流转换电路串联连接，根据第一中间点的电压来限制电流而将第一中间点的电压进行钳位。因此，即使对控制信号输入端子输入高电压的控制信号，从控制信号输入端子流入的电流也不会增大。另外，在图1所示的现有钳位电路130中，使电流的引入量增多而将电压进行钳位，因此当从控制信号输入端子流入的电流增加时，会有电流的引入赶不上而负电压的控制信号的电压上升得比接地电位高的问题。但是，在本发明中，第一钳位电路限制电流量并将电压进行钳位，因此与图1的钳位电路相比，不会有产生电压的钳位不足的现象。因此，根据本发明的结构，即使对控制信号输入端子输入高电压的控制信号，也能够抑制转换后的控制信号高于接地电位的情况。
在此，优选上述第一钳位电路是将栅极与接地电位连接，将漏极与上述电压电流转换电路连接，将源极以及背栅与上述第一中间点连接的NMOS晶体管。
根据这样的结构，实现负电源控制电路的元件数量的降低以及电路面积的减少。
进一步，优选本发明的负电源控制电路还具备：第二钳位电路，其在电流没有流过上述第一电流源期间，将上述第一中间点的电压钳位成比上述负的电源电压高的电压。
根据这样的结构，在正电压的控制信号从低电平变化为高电平时，能够抑制对电压电流转换电路施加过大电压的情况。这样，能够降低电压电流转换电路所要求的耐压。
进一步，优选本发明的负电源控制电路还具备：
第二电流源，其使电流从接地电位向上述负电压输入端子流过；
第一电流镜，其复制上述第二电流源的电流，并能够使电流流入接地电位与上述负电压输入端子之间的第二中间点；以及
第二电流镜，其将流过上述电压电流转换电路、上述第一钳位电路以及上述第一电流源的电流进行复制，并能够从上述第二中间点引入电流，
上述负电压控制信号输出端子可以是上述第二中间点。
根据这样的结构，即使在向负电压输入端子输入的负的电源电压的绝对值较小的情况下也能够防止转换后的负电压的控制信号变得不稳定的情况。
进一步，本发明的负电源控制电路构成为，控制负电压调节器电路所具备的电容器的放电开关。
在具有摄像设备的电子设备中，有时将负电压调节器电路所具备的电容器进行多次高速的放电。因此，通过将能够抑制向控制信号输入端子流入的电流的本发明的负电源控制电路适用于负电压调节器电路的放电控制，能够实现稳定地实现高速的放电控制，并且能够得到大幅削减电子设备的消耗电流的效果。
进一步，本发明的电源装置具备上述的负电源控制电路、由上述负电源控制电路的负电压的控制信号进行控制的负电压调节器电路。
根据本发明，能够得到即使对控制信号输入端子输入高电压的控制信号，也能够抑制从控制信号输入端子流入电路内部的电流增大的情况以及转换后的负电压的控制信号超过接地电位的情况。
附图说明
图1是表示现有的负电源控制电路的图。
图2是表示本发明实施方式1的负电源控制电路的图。
图3是表示本发明实施方式2的负电源控制电路的图。
图4是表示控制信号输入端子的电压与钳位电压之间的关系的图表。
图5是表示本发明实施方式3的负电源控制电路的图。
图6是表示负的电源电压的大小与负电压的控制信号之间的关系的图表。
图7是表示控制信号输入端子的电压与负电压的控制信号之间的关系的图表。
图8是表示控制信号输入端子的电压与向各个元件施加的电压之间的关系的图表。
图9是表示控制信号输入端子的电压与流入控制信号输入端子的电流之间的关系的图表。
图10是表示第一钳位电路的变形例的电路图。
符号说明
1、1A、1B：负电源控制电路；11：电压电流转换电路；12、12a：第一钳位电路；13：第一电流源；14：第二钳位电路；15：第二电流源；18：第一电流镜；19：第二电流镜；M3：NMOS晶体管；N1：第一中间点(负电压控制信号输出端子)；Na：连接点(负电压控制信号输出端子)；N2：第二中间点(负电压控制信号输出端子)；Vcont1、Vcont2、Vcont3：控制信号输入端子；Vin-：负电压输入端子；GND：接地端子；Va1、Va2、Va3：负电压的控制信号；In1～In3：逆变器；200：负电压调节器电路；C1：输出电容器；M11：放电开关。
具体实施方式
以下，参照附图详细说明本发明的各个实施方式。
(实施方式1)
图2是表示本发明实施方式1的负电源控制电路的图。
实施方式1的负电源控制电路1是将正电压的控制信号输入至控制信号输入端子Vcont1，并将负电压的控制信号Va1输出至第一中间点N1的电路。第一中间点N1相当于本发明的负电压控制信号输出端子的一例。例如通过微型计算机输入正电压的控制信号。负电压的控制信号Va1经由以负的电源电压进行动作的逆变器In1、In2被输出至负电压调节器电路200，用于负电压调节器电路200的输出的切换或输出电容器的放电控制等预定控制。负电压调节器电路200使负的电源电压产生并输出至输出端子Vout。逆变器In1、In2以及负电压调节器电路200具有通过负的电源电压进行动作的晶体管，在从外部控制晶体管的情况下，将负电压的控制信号设为必要。本发明实施方式1的电源装置30具备负电源控制电路1、逆变器In1、In2以及负电压调节器电路200。
如图2所示，负电源控制电路1具备被输入正电压的控制信号的控制信号输入端子Vcont1、被输入负的电源电压的负电压输入端子Vin-、接地的接地端子GND、电压电流转换电路11、第一钳位电路12以及第一电流源13。电压电流转换电路11、第一钳位电路12以及第一电流源13在控制信号输入端子Vcont1与负电压输入端子Vin-之间按照该顺序串联连接。输出负电压的控制信号Va1的第一中间点N1是第一钳位电路12与第一电流源13之间的连接点。以下，以与“Vcont1”、“Vin-”以及“GND”这样的符号相同的标记表示输入至控制信号输入端子Vcont1的正电压的控制信号、输入至负电压输入端子Vin-的负的电源电压、接地电位。同样，将后述的实施方式2、3的输入至控制信号输入端子Vcont2、Vcont3的正电压的控制信号表示为“Vcont2”、“Vcont3”。
电压电流转换电路11在正电压的控制信号Vcont1为低电平时切断电流I1，在正电压的控制信号Vcont1为高电平时使电流I1流过。电压电流转换电路11例如能够由PMOS晶体管(P沟道MOSFET：metal-oxide-semiconductor field-effect transistor金属氧化物半导体场效应晶体管)M1构成，该PMOS晶体管的栅极接地，源极以及背栅(back gate)与控制信号输入端子连接。
第一电流源13是能够使固定的饱和电流I2流过的电路，当向两端间施加预定以上的电压时流过电流I2。第一电流源13例如能够由耗尽型(depletion)NMOS晶体管(N沟通MOSFET)构成，该耗尽型NMOS晶体管的栅极与源极与负电压输入端子Vin-连接，漏极与第一中间点N1连接。
在电流流过电压电流转换电路11时，第一钳位电路12将第一中间点N1的电压进行钳位。第一钳位电路12根据第一中间点N1的电压来限制流过第一钳位电路12的电流，由此将第一中间点N1的电压进行钳位。第一钳位电路12例如由NMOS晶体管M3构成，该NMOS晶体管M3的栅极接地，源极和背栅与第一中间点N1连接，漏极与电压电流转换电路11连接。
负电源控制电路1中，还可以在控制信号输入端子Vcont1与接地端子GND之间连接有下拉用的电阻R。电阻R在没有向控制信号输入端子Vcont1输入高电平信号的期间，将控制信号输入端子Vcont1的电压降至低电平。
<动作说明>
当控制信号Vcont1为低电平(接地电位GND)时，PMOS晶体管M1的栅极/源极间电压为0V，PMOS晶体管M 1断开，电流I1成为零。另一方面，第一电流源13能够将电流I2引入至负电压输入端子Vin-，因此第一中间点N1的电压为负的电源电压Vin-(负电压的低电平)。
当控制信号Vcont1为高电平时，PMOS晶体管M1的栅极/源极间电压超过阈值电压(threshold voltage)，PMOS晶体管M1接通，电流I1流过。并且，电流I1超过第一电流源13的饱和电流I2，由此第一中间点N1的电压上升。另一方面，如果第一中间点N1的电压上升得比接地电位GND高，则NMOS晶体管M3的源极/栅极间电压下降，NMOS晶体管M3断开，电流I1成为零。如果不流过电流I1，则第一电流源13引入电流I2，使第一中间点N1的电压下降。因此，调整NMOS晶体管M3的接通电阻以及电流量以便成为这些平衡状态，将第一中间点N1的电压钳位为比接地电位GND稍微低的电压。
通过这样的动作，对第一中间点N1输出在接地电位GND与负的电源电压Vin-之间的范围向低电平和高电平进行切换的负电压的控制信号Va1。
如上所述，根据实施方式1的负电源控制电路1，作为第一钳位电路12的NMOS晶体管M3与作为电压电流转换电路11的PMOS晶体管M1串联连接。并且，在电流I1流过PMOS晶体管M1的期间，第一钳位电路12根据第一中间点N1的电压限制流过自身的电流，而将第一中间点N1的电压进行钳位。在图1所示的现有负电源控制电路100中，钳位电路130引入电流I1的一部分而将电压进行了钳位。因此，在假设控制信号Vcont1的电压值变高而电流I1变大时，容易产生向钳位电路130的电流的引入不足等无法将电压进行钳位的情况。而实施方式1的第一钳位电路12限制流过自身的电流而将电压进行钳位，因此不会产生无法将电压进行钳位的情况。因此，根据实施方式1的负电源控制电路1，即使在假设控制信号Vcont1的电压值变高的情况下，也能够可靠地将转换后的控制信号Va1抑制为负电压。
假设将正电压输入至以负的电源电压进行动作的逆变器In1时，逆变器In1的构成元件被锁定(latch up)。另外，如果将正电压输入至以负电压调节器电路200的负的电源电压进行动作的控制元件时，控制元件被锁定。但是，根据本实施方式的负电源控制电路1，即使控制信号Vcont1成为高电压，负电压的控制信号Va1也可靠地成为负电压，因此不会产生使控制对象锁定的情况。因此，即使在对控制信号输入端子Vcont1施加高电压的系统中，也能够适用实施方式1的负电源控制电路1。
另外，根据实施方式1的负电源控制电路1，限制经由电压电流转换电路11流过第一钳位电路12的电流I1，第一中间点N1的电压被钳位。因此，假设即使在控制信号Vcont1的电压值变高的情况下，流入控制信号输入端子Vcont1的电流也不会增大。
另外，根据实施方式1的负电源控制电路1，主要通过3个MOS晶体管达到上述功能，因此能够实现降低元件数量以及电路面积。通过实施方式1的电源装置30，实现上述负电源控制电路1的效果。
(实施方式2)
上述的实施方式1的负电源控制电路1(参照图2)中，控制信号Vcont2为低电平时，NMOS晶体管M3接通，PMOS晶体管M1和NMOS晶体管M3之间的电压Vc成为负的电源电压Vin-。因此，存在如下问题：在控制信号Vcont2从低电平切换为高电平的瞬间，向PMOS晶体管M1的源极/漏极间施加较大的电压“Vcont2-Vin-”。因此，在实施方式1的负电源控制电路1中，会产生对负的电源电压Vin-的电压值实施限制或必须提高PMOS晶体管M1的耐压的制约。实施方式2的负电源控制电路1A能够解决这样的课题。
图3是表示本发明实施方式2的负电源控制电路的图。
实施方式2的负电源控制电路1A与实施方式1的主要不同点在于，具备第二钳位电路14。对于与实施方式1同样的结构要素，标注同一标记并省略详细的说明。实施方式2的电源装置30A具备负电源控制电路1A、逆变器In1、In2以及负电压调节器电路200。
在实施方式2中，在控制信号输入端子Vcont2与负电压输入端子Vin-之间，电压电流转换电路11、第一钳位电路12、第二钳位电路14的PMOS晶体管M6以及第一电流源13按照该顺序串联连接。并且，负电源控制电路1A将负电压的控制信号Va2输出至第二钳位电路14的PMOS晶体管M6与第一电流源13之间的连接点Na。连接点Na相当于本发明的负电压控制信号输出端子的一例。
在电流I1没有流过PMOS晶体管M1期间，第二钳位电路14将第一中间点N1的电压钳位为比负的电源电压Vin-高的电压。第二钳位电路14具备串联连接于接地端子GND和负电压输入端子Vin-之间的多个PMOS晶体管M4、M5以及第二电流源15。并且，第二钳位电路14具备连接在第一钳位电路12与第一电流源13之间的PMOS晶体管M6。
第二电流源15例如由耗尽型NMOS晶体管M7构成，将栅极以及源极与负电压输入端子Vin-连接，将漏极经由多个PMOS晶体管M4、M5与接地端子GND连接。多个PMOS晶体管M4、M5使栅极和漏极短路并二极管连接。通过这样的结构，固定电流I7流过第二电流源15，PMOS晶体管M4、M5成为接通状态。
与一方的电流路径连接的PMOS晶体管M6与在另一方的电流路径中与第二电流源15连接的PMOS晶体管M4的栅极是共通的。
以下，将PMOS晶体管M1、M4、M5、M6以及NMOS晶体管M3的栅极/源极间电压分别记为“Vgs1”、“Vgs4”、“Vgs5”、“Vgs6”、“Vgs3”。另外，将PMOS晶体管M1的漏极/源极间电压记为“Vds1”，将第一中间点N1的电压记为“Vb”。
<动作说明>
当正电压的控制信号Vcont2为低电平时，PMOS晶体管M1断开而不流过电流I1。因此，PMOS晶体管M6的电流成为零。并且，如果PMOS晶体管M6的电流为零，则PMOS晶体管M6的栅极/源极间电压Vgs6成为0V。因此，第一中间点N1的电压Vb为公式(1)。并且，NMOS晶体管M3的栅极/源极间电压Vgs3为电压-Vb，因此NMOS晶体管M3接通，而公式(2)成立。
Vb＝-Vgs5-Vgs4 (1)
Vc＝Vb (2)
因此，在正电压的控制信号Vcont2从低电平切换为高电平的瞬间，向PMOS晶体管M1施加的电压Vds1为公式(3)。如后所述，电压Vb以及电压Vc是对负的电源电压Vin-没有影响的值，根据公式(3)可知负的电源电压Vin-对向PMOS晶体管M1施加的电压没有影响。
Vds1＝Vcont2-Vc＝Vcont2-Vb
＝Vcont2+Vgs5+Vgs4 (3)
当正电压的控制信号Vcont2为高电平时，能够流过PMOS晶体管M1的饱和电流I1为公式(4)。
I1＝(1/2)μs·(W1/L1)·(Vgs1-Vth)2 (4)
其中，μs为沟道移动度，W1为栅极宽度，L1为栅极长度，Vth为阈值电压。
NMOS晶体管M3以及PMOS晶体管M6如栅极接地电路那样进行动作，如果电流I1达到电流I2，则连接点Na的电压上升，负电压的控制信号Va2成为高电平。这里，第一中间点N1的电压Vb成为公式(5)。假设电压Vb上升得比接地电位GND高而电压Vgs3下降时，NMOS晶体管M3断开，不能流过电流I1。因此，电压Vgs3成为满足公式(6)的值。另外，假设电压Vb下降而电压Vgs6下降时，PMOS晶体管M6断开而不能流过电流I1。因此，电压Vgs6成为满足公式(7)的值。
Vb＝-Vgs3＝-Vgs5-Vgs4+Vgs6 (5)
Vgs3≥Vth3 (6)
Vgs6≥Vth6 (7)
其中，Vth3以及Vth6是阈值电压。
如果将各个阈值电压Vth3、Vth6作为0.4V，电压Vgs4、Vgs5分别作为1V并将值代入公式(5)时，可知第一中间点N1的电压Vb在公式(8)的范围被钳位。
Vh＝-0.4V～1.6V (8)
图4是表示电压Vb与控制信号Vcont2的电压之间的关系的图表。根据以上的动作，第一中间点N1的电压Vb如图4的图表那样被钳位。这里，负的电源电压Vin-被设定为大约-6V。接着，描述实施方式2的负电源控制电路1A的作用效果。
<负的电源电压Vin-与元件耐压之间的关系>
如图4的图表所示，当控制信号Vcont2为低电平(0V)时，第一中间点N1的电压Vb被钳位为比负的电源电压Vin-高的电压。因此，能够避免在正电压的控制信号Vcont2从低电平切换为高电平的瞬间，向PMOS晶体管M1施加的电压Vds1变得过大，能够降低PMOS晶体管M1的耐压。
<负电压的控制信号Va2的极性>
如图4的图表所示，即使控制信号Vcont2的电压值变大，第一中间点N1的电压Vb也被抑制得比接地电位GND低。因此，接地点Na的电压(控制信号Va2)成为比接地电位GND低的电压。因此，即使假设在控制信号Vcont2成为高电压的情况下，也能够将负电压的控制信号Va2可靠地抑制为比接地电位GND低的电压。
<正电压的控制信号Vcont2与元件耐压之间的关系>
当控制信号Vcont2为高电平时，电压Vgs1变大，PMOS晶体管M1的接通电阻变小。因此，公式(8)成立。
并且，对将电压进行钳位的NMOS晶体管M3施加电压Vc-Vb＝Vcont2-Vb。因此，对控制信号Vcont2的电压值施加限制以便不会超过NMOS晶体管M3的元件耐压。例如，当NMOS晶体管M3的耐压为6V时，控制信号Vcont2的电压值被限制为5.6V以下。但是，即使在该情况下，只要是从一般的微型计算机等输出的控制信号Vcont2，则成为1.8V或3.3V左右的电压，不会超过耐压。
<控制信号输入端子Vcont2的电流>
从控制信号输入端子Vcont2流入的电流Icont为流过电阻R的下拉电流与PMOS晶体管M1的电流I1的和。并且，电流I1被限制为第一电流源13的电流I2，因此，公式(9)成立。
Icont＝(Vcont2/R)+I1＝(Vcont2/R)+I2 (9)
其中，通过与符号相同的标记表示电阻R的电阻值。电阻值R被设定为充分大的值。因此，即使正电压的控制信号Vcont2的电压值变高，也能够抑制从控制信号输入端子Vcont2流入的电流Icont的大幅的增大。
如上所述，根据实施方式2的负电源控制电路1A以及电源装置30A，除了得到与实施方式1同样的效果外，还得到能够降低PMOS晶体管M1所要求的耐压的效果。
(实施方式3)
在图3所示的实施方式2的负电源控制电路1A中，当负的电源电压Vin-是比晶体管的动作电压高的值(例如，-0V～-1.5V)时，有时电路不会正常地工作。具体地说，这种情况下，如果控制信号Vcont3为高电平，则电压Vgs6下降，由此PMOS晶体管M6不会作为栅极接地电路发挥功能，PMOS晶体管M6的接通电阻上升而电流I1下降。并且，即使电流I1下降，而正电压的控制信号Vcont3为高电平，也会引起输出至连接点Na的负电压的控制信号Va2反转为低电平(负的电源电压Vin-)的异常。实施方式3的负电源控制电路1B能够解决这样的问题。
图5是表示本发明实施方式3的负电源控制电路1B的图。
实施方式3的负电源控制电路1B与实施方式2的主要不同点在于，为了输出负电压的控制信号Va3而设置第一电流镜18以及第二电流镜19。实施方式3的电源装置30B具备负电源控制电路1B、逆变器In1、In2、In3以及负电压调节器电路200。对于与实施方式2相同的结构要素，标注相同符号省略详细的说明。
在实施方式3中，在接地端子GND与负电压输入端子Vin-之间串联连接有复制电流I7的第一电流镜18的PMOS晶体管M10以及复制电流I1(＝I2)的第二电流镜19的NMOS晶体管M9。并且，负电源控制电路1B将负电压的控制信号Va3输出至它们之间的第二中间点N2。第二中间点N2相当于本发明的负电压控制信号输出端子的一例。实施方式3的负电压的控制信号Va3的极性与实施方式1以及实施方式2的极性相反。控制信号Va3用于经由逆变器In1～In3来控制负电压调节器电路200的输出电容器C1的放电开关M11。输出电容器C1被施加负的电源电压，逆变器In1～In3以及放电开关M11通过负的电源电压进行动作。
第一电流镜18具有PMOS晶体管M5、M10，PMOS晶体管M5、M10的源极与接地端子GND连接，并且将栅极共用。一方的PMOS晶体管M5的栅极和漏极短路。通过该结构，流过一方的PMOS晶体管M5的电流I7的复制电流能够流过另一方的PMOS晶体管M10。PMOS晶体管M10在该源极/漏极间电压较大的时候流过复制电流。第一电流镜18的复制比例没有被限定，这里为1：1。
第二电流镜19具有将栅极作为共用的NMOS晶体管M8、M9。一方的PMOS晶体管M8的栅极以及漏极短路，源极与第一电流源13连接。NMOS晶体管M8在第一电流源13和PMOS晶体管M6之间与它们串联连接，流过在电压电流转换电路11流动的电流I1。另一方的NMOS晶体管M9的源极与负电压输入端子Vin-连接。当比其饱和电流I2少的电流流过第一电流源13时(I1<I2)，第一电流源13的NMOS晶体管M2的源极/漏极间电压大概为0V，成为与NMOS晶体管M8、M9的源极电压相同。因此，此时流过一方的NMOS晶体管M8的电流I1的复制电流能够流过另一方的NMOS晶体管M9。NMOS晶体管M9在该源极/漏极间电压较大时流过复制电流。第二电流镜19的复制比例没有被限定，这里为1：1。
<动作说明>
在实施方式3中，电压电流转换电路11、第一钳位电路12、第一电流源13以及第二钳位电路14进行与实施方式2同样的动作。
当控制信号Vcont3为低电平时，电流I1为零，电流I1通过第二电流镜19被复制到NMOS晶体管M9。另外，电流I7通过第一电流镜18被复制到PMOS晶体管M10，因此电流从接地端子GND流入第二中间点N2，向第二中间点N2输出高电平(比接地电位GND稍微低的电压)的控制信号Va3。
当控制信号Vcont3为高电平时，电流I1变大，第一电流源13的饱和电流I2流过第二电流镜19的NMOS晶体管M8。此时，在第二电流镜19中，复制目的地的NMOS晶体管M9的源极电压变得比转移源的NMOS晶体管M8的源极电压低，因此NMOS晶体管M9中能够流过电流I2以上的电流。一方面，在第一电流镜18中电流I7被复制到PMOS晶体管M10。这里，电流I7被设定为充分小的值，基于NMOS晶体管M9的电流的引入比流入第二中间点N2的电流大，而向第二中间点N2输出低电平的控制信号Va3。
接着，说明负的电源电压Vin-比晶体管的动作电压高的情况(例如，-0V～-1.5V)。在这种状况下，如果控制信号Vcont3为高电平，则PMOS晶体管M6的栅极/源极间电压Vgs6变小，电流I1也变小。但是，第二电流源15的电流I7能够设定为比此时的电流I1小。并且，通过这样进行设定，基于NMOS晶体管M9的电流的引入比流入第二中间点N2的电流大，而能够向第二中间点N2输出低电平的控制信号Va3。
如上所述，根据实施方式3的负电源控制电路1B以及电源装置30B，除了达到与实施方式2同样的效果外，还会达到即使负的电源电压Vin-成为高的电压也会实现正常动作的效果。图6是表示负的电源电压的大小与负电压的控制信号之间的关系的图表。图6中实施方式2的图表线表示正电压的控制信号Vcont3为高电平且负电压的控制信号Va2为高电平时的控制信号Va2的电压。如实施方式2的图表线所示，负的电源电压Vin-为﹣1.5V以下且应该成为高电平的控制信号Va2反转为低电平。图6中实施方式3的图表线表示正电压的控制信号Vcont3为高电平且负电源电压的控制信号Va3为低电平时的控制信号Va3的电压。如该图表线所示，即使负的电源电压Vin-为﹣1.5V以下，控制信号Va3也不会反转为高电平。
另外，在实施方式3新附加的结构也能够附加给实施方式1。附加给实施方式1的电路由从图5的负电源控制电路1B去除了PMOS晶体管M4、M6后的结构来实现。
(现有电路与实施方式1～3的比较)
接着，比较实施方式1～3的负电源控制电路1、1A、1B与现有的负电源控制电路100(图1)的特性。
图7是表示控制信号输入端子的电压值与负电压的控制信号的电压之间的关系的图表。图8是表示控制信号输入端子的电压值与向各个元件施加的电压之间的关系的图表。图9是表示控制信号输入端子的电压值与电流值之间的关系的图表。图9中将从控制信号输入端子Vcont2流入的电流表示为“Icont”。
如图7所示，在现有电路(图1的负电源控制电路100)中，如果控制信号Vcont0的电压值上升，则电流I1增大，产生钳位电路130的电流的引入不足，负电压的控制信号Va0上升到+1V左右。但是，在实施方式2的负电源控制电路1A中，即使正电压的控制信号Vcont2的电压值上升，负电压的控制信号Va2也不超过接地电位GND而能够抑制为-0.5V左右。在实施方式1以及实施方式3的负电源控制电路1、1B中均能够实现该效果。
如图8所示，在现有电路(图1的负电源控制电路100)中，当控制信号Vcont0为低电平时，PMOS晶体管M1的漏极电压根据负的电源电压Vin-而成为低电压。图8表示负的电源电压Vin-为﹣6V的情况。因此，当控制信号Vcont0从低电平切换到高电平时，PMOS晶体管M1的源极/漏极间电压变得比负的电源电压Vin-的绝对值大。例如，当控制信号Vcont0为0.7V时，对PMOS晶体管M1施加6.5V。当PMOS晶体管M1的耐压为6V时，会产生耐压破坏，因此负的电源电压Vin-需要设定得比-5.5V高。
另一方面，在实施方式2的负电源控制电路1A中，如上所述，当控制信号Vcont2为低电平时，第二钳位电路14将第一中间点N1的电压钳位为比负的电源电压Vin-高的电压。因此，如现有电路那样能够避免对PMOS晶体管M1施加较大的电压。但是，如上所述，对NMOS晶体管M3施加与控制信号Vcont2对应的电压，因此当NMOS晶体管M3的耐压为6V时，需要将控制信号Vcont2设为5.6V以下。在实施方式3的负电源控制电路1B中也同样能够实现这些效果和作用。
如图9所示，在现有电路(图1的负电源控制电路100)中，电流Icont与控制电路Vcont0成正比地变大。这基于流过电压电流转换电路110的电流包括上述公式(4)的电流I1，该电流I1不被限制。另外，公式(4)的电流I1包括电压Vgs1的平方项，但是如果考虑电阻R1与电流I1的电压下降的作用而进行计算，则电流I1可通过控制信号Vcont0的电压的一次式来表示。
另一方面，在实施方式2的负电源控制电路1A中，即使控制信号Vcont2变高，流过PMOS晶体管M1的电流I1也不会到达饱和电流而被第一电流源13的饱和电流12限制。构成第一电流源13的耗尽型NMOS晶体管M2能够通过元件大小来设定电流值，能够以比电阻小的基板的占有面积来实现低电流化。因此，在实施方式2的负电源控制电路1A中，通过电阻R决定负电源控制电路1A的消耗电流，能够容易地实现现有电路的1/100等的低电流化。在实施方式1以及实施方式3的负电源控制电路1、1B中也同样能够实现该低电流化的作用以及效果。
以上，说明了本发明的各个实施方式。但是，本发明不限于上述实施方式。例如，在上述实施方式中，作为本发明的第一钳位电路示出了NMOS晶体管M3，但是第一钳位电路只要是根据第一中间点的电压限制流过第一钳位电路的电流并将第一中间点的电压进行钳位的电路即可。图10是表示第一钳位电路的变形例的电路图。例如，如图10所示，作为第一钳位电路12a也可以采用具有PMOS晶体管M3a和差动放大器A3的结构。PMOS晶体管M3a在PMOS晶体管M1与第一电流源13之间与这些串联连接，将栅极与差动放大器A3的输出端子连接。差动放大器A3将接地电位GND输入至反转输入端子，将第一中间点N1的电压输入至非反转输入端子。通过这样的结构，与图2的结构相比元件数量变多，但是如果第一中间点N1的电压想要超过接地电位GND，则PMOS晶体管M3a限制电流，而能够将第一中间点N1的电压进行钳位使得比接地电位GND低。
另外，在上述实施方式中示出了在实施方式1的第一中间点N1、实施方式2的连接点Na、实施方式3的第二中间点N2生成负电压的控制信号Va1、Va2、Va3的例子。但是，也可以根据这些各点的电压在其他连接点生成负电压的控制信号。另外，电压电流转换电路、电流源、第二钳位电路以及电流镜的具体结构等通过实施方式表示的详细部分在不脱离发明的主旨的范围内能够适当进行变更。

Claims (6)

1.一种负电源控制电路，根据正电压的控制信号控制负电压调节器电路，其特征在于，
该负电源控制电路具备：
控制信号输入端子，其被输入上述正电压的控制信号；
负电压输入端子，其被输入负的电源电压；
负电压控制信号输出端子，其输出负电压的控制信号；
电压电流转换电路，其连接在上述控制信号输入端子与上述负电压输入端子之间，并根据上述正电压的控制信号使电流流过；
第一电流源，其与上述电压电流转换电路串联连接，能够向上述负电压输入端子引入电流；以及
第一钳位电路，其在上述电压电流转换电路与上述第一电流源之间，与上述电压电流转换电路以及上述第一电流源串联连接，
在电流流过上述电压电流转换电路的期间，上述第一钳位电路根据上述第一钳位电路与上述第一电流源之间的第一中间点的电压来限制流过上述第一钳位电路的电流，将上述第一中间点的电压进行钳位，
根据通过上述电压电流转换电路、上述第一钳位电路以及上述第一电流源的电流路径中的电压或电流，来生成上述负电压的控制信号。
2.根据权利要求1所述的负电源控制电路，其特征在于，
上述第一钳位电路是将栅极与接地电位连接，将漏极与上述电压电流转换电路连接，将源极以及背栅与上述第一中间点连接的NMOS晶体管。
3.根据权利要求1或2所述的负电源控制电路，其特征在于，
该负电源控制电路还具备：第二钳位电路，其在电流没有流过上述第一电流源期间，将上述第一中间点的电压钳位成比上述负的电源电压高的电压。
4.根据权利要求1或2所述的负电源控制电路，其特征在于，
该负电源控制电路还具备：
第二电流源，其使电流从接地电位向上述负电压输入端子流过；
第一电流镜，其复制上述第二电流源的电流，并能够使电流流入接地电位与上述负电压输入端子之间的第二中间点；以及
第二电流镜，其将流过上述电压电流转换电路、上述第一钳位电路以及上述第一电流源的电流进行复制，并能够从上述第二中间点引入电流，
上述负电压控制信号输出端子是上述第二中间点。
5.根据权利要求1或2所述的负电源控制电路，其特征在于，
该负电源控制电路控制负电压调节器电路所具备的输出电容器的放电开关。
6.一种电源装置，其特征在于，
该电源装置具备权利要求1～5中的任一项所述的负电源控制电路以及由上述负电源控制电路的负电压的控制信号控制的负电压调节器电路。
CN201810701508.2A 2017-06-30 2018-06-29 负电源控制电路以及电源装置 Active CN109213248B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-128264 2017-06-30
JP2017128264A JP6871514B2 (ja) 2017-06-30 2017-06-30 負電源制御回路及び電源装置

Publications (2)

Publication Number Publication Date
CN109213248A true CN109213248A (zh) 2019-01-15
CN109213248B CN109213248B (zh) 2021-08-24

Family

ID=64738791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810701508.2A Active CN109213248B (zh) 2017-06-30 2018-06-29 负电源控制电路以及电源装置

Country Status (3)

Country Link
US (1) US10296034B2 (zh)
JP (1) JP6871514B2 (zh)
CN (1) CN109213248B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429800A (zh) * 2019-08-12 2019-11-08 上海南芯半导体科技有限公司 一种低压降驱动器及实现方法
CN115497277A (zh) * 2022-09-13 2022-12-20 江苏万邦微电子有限公司 基于负电源系统的信号传输装置及方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10831222B2 (en) 2018-04-03 2020-11-10 Mitsumi Electric Co., Ltd. Semiconductor apparatus for power supply control and output voltage variable power supply apparatus
JP7265140B2 (ja) 2019-05-20 2023-04-26 ミツミ電機株式会社 電源制御用半導体装置および出力電圧可変電源装置並びに設計方法
JP2021022281A (ja) 2019-07-30 2021-02-18 ミツミ電機株式会社 電源制御用半導体装置および出力電圧可変電源装置
CN114362513B (zh) * 2022-01-12 2023-09-01 四川创安微电子有限公司 一种芯片内负升压电路及其充放电方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003259624A (ja) * 2002-03-06 2003-09-12 Ricoh Co Ltd 電源供給回路
US6919743B2 (en) * 2002-02-20 2005-07-19 Mitsubishi Denki Kabushiki Kaisha Drive circuit with low current consumption
CN102025352A (zh) * 2010-11-08 2011-04-20 中国兵器工业集团第二一四研究所苏州研发中心 一种迟滞电压比较器
JP2012063849A (ja) * 2010-09-14 2012-03-29 Mitsumi Electric Co Ltd 負電源制御回路
US20130162618A1 (en) * 2009-11-23 2013-06-27 Silicon Works Co., Ltd Output voltage stabilization circuit of display device driving circuit
CN103729005A (zh) * 2012-10-12 2014-04-16 郑州单点科技软件有限公司 一种负压调压电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834669B2 (en) * 2007-12-21 2010-11-16 Nec Electronics Corporation Semiconductor output circuit for controlling power supply to a load

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919743B2 (en) * 2002-02-20 2005-07-19 Mitsubishi Denki Kabushiki Kaisha Drive circuit with low current consumption
JP2003259624A (ja) * 2002-03-06 2003-09-12 Ricoh Co Ltd 電源供給回路
US20130162618A1 (en) * 2009-11-23 2013-06-27 Silicon Works Co., Ltd Output voltage stabilization circuit of display device driving circuit
JP2012063849A (ja) * 2010-09-14 2012-03-29 Mitsumi Electric Co Ltd 負電源制御回路
CN102025352A (zh) * 2010-11-08 2011-04-20 中国兵器工业集团第二一四研究所苏州研发中心 一种迟滞电压比较器
CN103729005A (zh) * 2012-10-12 2014-04-16 郑州单点科技软件有限公司 一种负压调压电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429800A (zh) * 2019-08-12 2019-11-08 上海南芯半导体科技有限公司 一种低压降驱动器及实现方法
CN115497277A (zh) * 2022-09-13 2022-12-20 江苏万邦微电子有限公司 基于负电源系统的信号传输装置及方法
CN115497277B (zh) * 2022-09-13 2023-11-03 江苏万邦微电子有限公司 基于负电源系统的信号传输装置及方法

Also Published As

Publication number Publication date
JP6871514B2 (ja) 2021-05-12
US10296034B2 (en) 2019-05-21
JP2019012383A (ja) 2019-01-24
US20190004558A1 (en) 2019-01-03
CN109213248B (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
CN109213248A (zh) 负电源控制电路以及电源装置
CN106200732B (zh) 生成输出电压的电路及低压降稳压器的输出电压的设置方法
US7271639B2 (en) Voltage level converter circuit and semiconductor integrated circuit device
US6294941B1 (en) Semiconductor integrated circuit including voltage follower circuit
US7528636B2 (en) Low differential output voltage circuit
US5446396A (en) Voltage comparator with hysteresis
US7443200B2 (en) Capacitor-coupled level shifter with duty-cycle independence and supply referenced bias configuration
CN109327218B (zh) 一种电平移位电路和集成电路芯片
US6924702B2 (en) Low supply voltage and self-biased high speed receiver
US8723593B2 (en) Bias voltage generation circuit and differential circuit
JP2004194124A (ja) ヒステリシスコンパレータ回路
CN114826246A (zh) 电平移位器
US10348305B2 (en) Level shift circuit
US8063689B2 (en) Output stage system
US8008952B2 (en) Buffer circuit having switch circuit capable of outputing two and more different high voltage potentials
US20210376806A1 (en) Internal power supply for amplifiers
JP2004112453A (ja) 信号伝送装置
TWI683539B (zh) 具有可切換電流偏壓電路的放大器
EP1017164A2 (en) Current mirror with a constant current for a wide range of output load impedance
CN110007706B (zh) 核心电源检测电路以及输入/输出控制系统
KR20000029074A (ko) 듀티 사이클 제어 특성을 갖는 인버터 회로
US11502674B2 (en) Optimized low Ron flatness gate driver
US4954728A (en) Stabilized generator for supplying a threshold voltage to a MOS transistor
US11081973B1 (en) High voltage tolerant inverter
US6703872B2 (en) High speed, high common mode range, low delay comparator input stage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant