JP6871514B2 - 負電源制御回路及び電源装置 - Google Patents
負電源制御回路及び電源装置 Download PDFInfo
- Publication number
- JP6871514B2 JP6871514B2 JP2017128264A JP2017128264A JP6871514B2 JP 6871514 B2 JP6871514 B2 JP 6871514B2 JP 2017128264 A JP2017128264 A JP 2017128264A JP 2017128264 A JP2017128264 A JP 2017128264A JP 6871514 B2 JP6871514 B2 JP 6871514B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- control signal
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
- H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Voltage And Current In General (AREA)
- Logic Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、負電圧レギュレータ回路を正電圧の制御信号で制御する負電源制御回路及びこの負電源制御回路を有する電源装置に関する。
ＣＣＤ（Charge Coupled Device）又はＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の撮像デバイスは、駆動電圧として正負両方の電圧を必要とする。このため、撮像デバイスを有する電子機器には、正電圧を出力する正電圧レギュレータ回路と負の電源電圧を出力する負電圧レギュレータ回路とが設けられる。一方、正電圧レギュレータ回路及び負電圧レギュレータ回路は、マイクロコンピュータ等により回路のリセット制御又は出力のオン・オフ制御が行われることがある。このような処理を負電圧レギュレータ回路に対して行うには、マイクロコンピュータから出力される正電圧の制御信号を負電圧の制御信号に変換して負電圧レギュレータ回路へ出力する必要がある。
特許文献１には、制御信号入力端子Ｖｃｏｎｔ０に入力される正電圧の制御信号を負電圧の制御信号Ｖａ０に変換する負電源制御回路１００（図１を参照）が示されている。図１の負電源制御回路１００によれば、制御信号入力端子Ｖｃｏｎｔ０にローレベルの制御信号が入力されると、電圧電流変換回路１１０に流れる電流Ｉ１がゼロとなる。一方、電流源１２０が接続点ａから電流Ｉ２を引き込むことで、接続点ａにローレベル（負電圧）の制御信号Ｖａ０が出力される。また、制御信号入力端子Ｖｃｏｎｔ０にハイレベルの制御信号（正電圧）が入力されると、電圧電流変換回路１１０に電流Ｉ１が流れ、これが電流源１２０の電流Ｉ２よりも大きくなることで、接続点ａの電圧が上昇する。さらに、クランプ回路１３０が電流Ｉ１の一部を引き込んで、接続点ａの電圧を接地電位にクランプする。これにより、接続点ａにハイレベル（ほぼ接地電位）の制御信号Ｖａ０を出力することができる。
上述したように、図１の負電源制御回路１００によれば、制御信号入力端子Ｖｃｏｎｔ０に入力される正電圧の制御信号を負電圧の制御信号Ｖａ０に変換することができる。しかしながら、図１の負電源制御回路１００では、制御信号入力端子Ｖｃｏｎｔ０の電圧値が規定よりも高くなった場合に、電圧電流変換回路１１０に流れる電流Ｉ１が大幅に増大するという課題が生じる。すなわち、制御信号入力端子Ｖｃｏｎｔ０から回路内部へ引き込まれる電流が非常に大きくなる。通常、制御信号はマイクロコンピュータから制御信号入力端子Ｖｃｏｎｔ０へ出力されるが、一般に、マイクロコンピュータは大きな電流を流せる出力端子を持たない。このため、制御信号入力端子Ｖｃｏｎｔ０の電流が増大すると、制御信号入力端子Ｖｃｏｎｔ０に入力される制御信号を正常な電圧範囲に維持できないという課題が生じる。
また、図１の負電源制御回路１００では、制御信号入力端子Ｖｃｏｎｔ０の電圧値が規定よりも高い場合に、電圧電流変換回路１１０の電流Ｉ１の増大に、クランプ回路１３０の電流の引き込みが追い付かなくなる。電流の引き込みが追い付かなくなると、制御信号Ｖａ０が接地電位よりも高い電圧（正電圧）になってしまうという課題が生じる。
負電源制御回路は、入力される正電圧の制御信号として、電圧値の異なる複数種類の制御信号に対応できれば、仕様の異なる複数種類の機器に同一の回路を組み込むことができ、回路の製造コストを低減できる等の効果が得られる。しかしながら、図１の負電源制御回路１００では、上述のように制御信号入力端子Ｖｃｏｎｔ０に高い電圧の制御信号が入力されるような場合に、うまく対応することが難しいという課題がある。
本発明は、制御信号入力端子に高い電圧の制御信号が入力されても、制御信号入力端子から回路内部へ流れ込む電流が増大すること、及び、変換後の負電圧の制御信号が接地電位を越えてしまうことを抑制できる負電源制御回路を提供することを目的とする。また、本発明は、このような負電源制御回路を有する電源装置を提供することを目的とする。
本発明は、正電圧の制御信号に基づき負電圧レギュレータ回路を制御する負電源制御回路であって、
前記正電圧の制御信号が入力される制御信号入力端子と、
負の電源電圧が入力される負電圧入力端子と、
負電圧の制御信号が出力される負電圧制御信号出力端子と、
前記制御信号入力端子と前記負電圧入力端子との間に接続され、前記正電圧の制御信号に基づき電流を流す電圧電流変換回路と、
前記電圧電流変換回路と直列に接続され、前記負電圧入力端子へ電流を引き込み可能な第１電流源と、
前記電圧電流変換回路と前記第１電流源との間に前記電圧電流変換回路及び前記第１電流源と直列に接続された第１クランプ回路とを備え、
前記第１クランプ回路は、前記電圧電流変換回路に電流が流れる期間に、前記第１クランプ回路と前記第１電流源との間の第１中間点の電圧に応じて前記第１クランプ回路に流れる電流を制限し、前記第１中間点の電圧をクランプし、
前記電圧電流変換回路、前記第１クランプ回路及び前記第１電流源を通る電流経路中の電圧又は電流に基づいて前記負電圧の制御信号が生成されることを特徴とする。
前記正電圧の制御信号が入力される制御信号入力端子と、
負の電源電圧が入力される負電圧入力端子と、
負電圧の制御信号が出力される負電圧制御信号出力端子と、
前記制御信号入力端子と前記負電圧入力端子との間に接続され、前記正電圧の制御信号に基づき電流を流す電圧電流変換回路と、
前記電圧電流変換回路と直列に接続され、前記負電圧入力端子へ電流を引き込み可能な第１電流源と、
前記電圧電流変換回路と前記第１電流源との間に前記電圧電流変換回路及び前記第１電流源と直列に接続された第１クランプ回路とを備え、
前記第１クランプ回路は、前記電圧電流変換回路に電流が流れる期間に、前記第１クランプ回路と前記第１電流源との間の第１中間点の電圧に応じて前記第１クランプ回路に流れる電流を制限し、前記第１中間点の電圧をクランプし、
前記電圧電流変換回路、前記第１クランプ回路及び前記第１電流源を通る電流経路中の電圧又は電流に基づいて前記負電圧の制御信号が生成されることを特徴とする。
この構成によれば、第１クランプ回路が、電圧電流変換回路と直列に接続され、第１中間点の電圧に応じて電流を制限して第１中間点の電圧をクランプする。したがって、制御信号入力端子に高い電圧の制御信号が入力されても制御信号入力端子から流れ込む電流が増大しない。また、図１に示した従来のクランプ回路１３０では、電流の引き込み量を多くして電圧をクランプするため、制御信号入力端子から流れ込む電流が増えた場合に、電流の引き込みが追い付かずに負電圧の制御信号の電圧が接地電位よりも上昇してしまうという課題があった。しかし、本発明では、第１クランプ回路は電流量を制限して電圧をクランプするため、図１のクランプ回路と比較して、電圧のクランプ不足を生じさせるような現象が発生しない。したがって、本発明に係る構成によれば、制御信号入力端子に高い電圧の制御信号が入力されても、変換後の制御信号が接地電位を上回ることを抑制できる。
ここで、好ましくは、前記第１クランプ回路は、ゲートを接地電位に接続し、ドレインを前記電圧電流変換回路に接続し、ソース及びバックゲートを前記第１中間点に接続するＮＭＯＳトランジスタであってもよい。
このような構成によれば、負電源制御回路の素子数の低減及び回路面積の低減を図れる。
さらに好ましくは、本発明に係る負電源制御回路は、前記第１電流源に電流が流れない期間に、前記第１中間点の電圧を前記負の電源電圧よりも高い電圧にクランプする第２クランプ回路を更に備えてもよい。
このような構成によれば、正電圧の制御信号がローレベルからハイレベルに変化する際、電圧電流変換回路に過大な電圧が加わることを抑制できる。これにより、電圧電流変換回路に要求される耐圧を低減することができる。
さらに好ましくは、本発明に係る負電源制御回路は、
接地電位から前記負電圧入力端子へ電流を流す第２電流源と、
前記第２電流源の電流を転写して接地電位と前記負電圧入力端子との間の第２中間点へ電流を流し込み可能な第１カレントミラーと、
前記電圧電流変換回路、前記第１クランプ回路及び前記第１電流源に流れる電流を転写して、前記第２中間点から電流を引き込み可能な第２カレントミラーと、
を更に備え、
前記負電圧制御信号出力端子が前記第２中間点であってもよい。
接地電位から前記負電圧入力端子へ電流を流す第２電流源と、
前記第２電流源の電流を転写して接地電位と前記負電圧入力端子との間の第２中間点へ電流を流し込み可能な第１カレントミラーと、
前記電圧電流変換回路、前記第１クランプ回路及び前記第１電流源に流れる電流を転写して、前記第２中間点から電流を引き込み可能な第２カレントミラーと、
を更に備え、
前記負電圧制御信号出力端子が前記第２中間点であってもよい。
このような構成によれば、負電圧入力端子に入力される負の電源電圧の絶対値が小さい場合でも、変換後の負電圧の制御信号が不安定になることを防止することができる。
さらに、本発明に係る負電源制御回路は、負電圧レギュレータ回路に備わる出力コンデンサのディスチャージスイッチを制御するように構成されてもよい。
撮像デバイスを有する電子機器では、負電圧レギュレータ回路に備わる出力コンデンサを何度も高速にディスチャージすることがある。したがって、制御信号入力端子に流れ込む電流を抑制できる本発明に係る負電源制御回路を、負電圧レギュレータ回路のディスチャージの制御に適用することで、高速なディスチャージの制御を安定的に実現でき、さらに、電子機器の消費電流を大幅に削減できるという効果が得られる。
さらに、本発明に係る電源装置は、上述した負電源制御回路と、前記負電源制御回路の負電圧の制御信号により制御される負電圧レギュレータ回路とを備えることを特徴とする。
本発明によれば、制御信号入力端子に高い電圧の制御信号が入力されても、制御信号入力端子から回路内部へ流れ込む電流が増大すること、及び、変換後の負電圧の制御信号が接地電位を越えてしまうことを抑制できるという効果が得られる。
以下、本発明の各実施形態について図面を参照して詳細に説明する。
（実施形態１）
図２は、本発明の実施形態１に係る負電源制御回路を示す図である。
図２は、本発明の実施形態１に係る負電源制御回路を示す図である。
実施形態１の負電源制御回路１は、制御信号入力端子Ｖｃｏｎｔ１に正電圧の制御信号を入力し、第１中間点Ｎ１に負電圧の制御信号Ｖａ１を出力する回路である。第１中間点Ｎ１は、本発明に係る負電圧制御信号出力端子の一例に相当する。正電圧の制御信号は例えばマイクロコンピュータにより入力される。負電圧の制御信号Ｖａ１は、負の電源電圧で動作するインバータＩｎ１、Ｉｎ２を介して負電圧レギュレータ回路２００に出力され、負電圧レギュレータ回路２００の出力の切替又は出力コンデンサのディスチャージ制御など、所定の制御に用いられる。負電圧レギュレータ回路２００は、負の電源電圧を発生させて出力端子Ｖｏｕｔに出力する。インバータＩｎ１、Ｉｎ２及び負電圧レギュレータ回路２００は負の電源電圧により動作するトランジスタを有し、外部からトランジスタを制御する場合には、負電圧の制御信号を必要とする。本発明の実施形態１に係る電源装置３０は、負電源制御回路１、インバータＩｎ１、Ｉｎ２、負電圧レギュレータ回路２００を備える。
負電源制御回路１は、図２に示すように、正電圧の制御信号が入力される制御信号入力端子Ｖｃｏｎｔ１、負の電源電圧が入力される負電圧入力端子Ｖｉｎ−、接地される接地端子ＧＮＤ、電圧電流変換回路１１、第１クランプ回路１２及び第１電流源１３を備える。電圧電流変換回路１１、第１クランプ回路１２及び第１電流源１３は、制御信号入力端子Ｖｃｏｎｔ１と負電圧入力端子Ｖｉｎ−との間に、この順に直列に接続されている。負電圧の制御信号Ｖａ１が出力される第１中間点Ｎ１は、第１クランプ回路１２と第１電流源１３との間の接続点である。以下、制御信号入力端子Ｖｃｏｎｔ１に入力される正電圧の制御信号と、負電圧入力端子Ｖｉｎ−に入力される負の電源電圧と、接地電位とを、「Ｖｃｏｎｔ１」、「Ｖｉｎ−」及び「ＧＮＤ」のように符号と同一の表記で表わす。同様に後述の実施形態２、３の制御信号入力端子Ｖｃｏｎｔ２、Ｖｃｏｎｔ３に入力される正電圧の制御信号を「Ｖｃｏｎｔ２」、「Ｖｃｏｎｔ３」と表わす。
電圧電流変換回路１１は、正電圧の制御信号Ｖｃｏｎｔ１がローレベルのときに電流Ｉ１を遮断し、正電圧の制御信号Ｖｃｏｎｔ１がハイレベルのときに電流Ｉ１を流す。電圧電流変換回路１１は、例えばゲートを接地し、ソース及びバックゲートを制御信号入力端子に接続したＰＭＯＳトランジスタ（Ｐチャネル形ＭＯＳＦＥＴ：metal-oxide-semiconductor field-effect transistor）Ｍ１から構成できる。
第１電流源１３は、一定の飽和電流Ｉ２を流すことが可能な回路であり、両端間に所定以上の電圧が加えられているときに電流Ｉ２を流す。第１電流源１３は、例えばゲート及びソースを負電圧入力端子Ｖｉｎ−に接続し、ドレインを第１中間点Ｎ１に接続したデプレッション形のＮＭＯＳトランジスタ（Ｎチャネル形ＭＯＳＦＥＴ）Ｍ２から構成できる。
第１クランプ回路１２は、電圧電流変換回路１１に電流が流れているときに、第１中間点Ｎ１の電圧をクランプする。第１クランプ回路１２は、第１中間点Ｎ１の電圧に応じて、第１クランプ回路１２に流れる電流を制限することで、第１中間点Ｎ１の電圧をクランプする。第１クランプ回路１２は、例えばゲートを接地し、ソース及びバックゲートを第１中間点Ｎ１に接続し、ドレインを電圧電流変換回路１１の一端に接続したＮＭＯＳトランジスタＭ３から構成できる。
負電源制御回路１は、さらに、制御信号入力端子Ｖｃｏｎｔ１と接地端子ＧＮＤとの間にプルダウン用の抵抗Ｒが接続されていても良い。抵抗Ｒは、制御信号入力端子Ｖｃｏｎｔ１にハイレベルの信号が入力されない期間に、制御信号入力端子Ｖｃｏｎｔ１の電圧をローレベルに引き下げる。
＜動作説明＞
制御信号Ｖｃｏｎｔ１がローレベル（接地電位ＧＮＤ）のとき、ＰＭＯＳトランジスタＭ１のゲート・ソース間電圧は０Ｖとなり、ＰＭＯＳトランジスタＭ１がオフして電流Ｉ１がゼロになる。一方、第１電流源１３は負電圧入力端子Ｖｉｎ−に電流Ｉ２を引き込み可能なので、第１中間点Ｎ１の電圧は負の電源電圧Ｖｉｎ−（負電圧のローレベル）になる。
制御信号Ｖｃｏｎｔ１がローレベル（接地電位ＧＮＤ）のとき、ＰＭＯＳトランジスタＭ１のゲート・ソース間電圧は０Ｖとなり、ＰＭＯＳトランジスタＭ１がオフして電流Ｉ１がゼロになる。一方、第１電流源１３は負電圧入力端子Ｖｉｎ−に電流Ｉ２を引き込み可能なので、第１中間点Ｎ１の電圧は負の電源電圧Ｖｉｎ−（負電圧のローレベル）になる。
制御信号Ｖｃｏｎｔ１がハイレベルのとき、ＰＭＯＳトランジスタＭ１のゲート・ソース間電圧はスレショルド電圧を越え、ＰＭＯＳトランジスタＭ１がオンして電流Ｉ１を流す。そして、電流Ｉ１が、第１電流源１３の飽和電流Ｉ２を上回ることで、第１中間点Ｎ１の電圧が上昇する。一方、第１中間点Ｎ１の電圧が接地電位ＧＮＤより上昇すると、ＮＭＯＳトランジスタＭ３のゲート・ソース間電圧が低下し、ＮＭＯＳトランジスタＭ３がオフして電流Ｉ１がゼロとなる。電流Ｉ１が流れないと、第１電流源１３が電流Ｉ２を引き込んで、第１中間点Ｎ１の電圧を低下させる。したがって、これらの平衡状態となるようにＮＭＯＳトランジスタＭ３のオン抵抗及び電流量が調整されて、第１中間点Ｎ１の電圧が接地電位ＧＮＤより少し低い電圧にクランプされる。
このような動作によって、第１中間点Ｎ１に、接地電位ＧＮＤと負の電源電圧Ｖｉｎ−との間の範囲でローレベルとハイレベルとに切り替わる負電圧の制御信号Ｖａ１が出力される。
以上のように、実施形態１の負電源制御回路１によれば、第１クランプ回路１２であるＮＭＯＳトランジスタＭ３が、電圧電流変換回路１１であるＰＭＯＳトランジスタＭ１と直列に接続される。さらに、第１クランプ回路１２は、ＰＭＯＳトランジスタＭ１に電流Ｉ１が流れている期間に、第１中間点Ｎ１の電圧に応じて自らに流れる電流を制限して、第１中間点Ｎ１の電圧をクランプする。図１に示した従来の負電源制御回路１００では、クランプ回路１３０が電流Ｉ１の一部を引き込んで電圧をクランプしていた。そのため、仮に制御信号Ｖｃｏｎｔ１の電圧値が高くなって電流Ｉ１が大きくなった場合に、クランプ回路１３０への電流の引き込み不足が生じるなど、電圧をクランプできない状況が生じやすかった。これに対して、実施形態１の第１クランプ回路１２は、自らに流れる電流を制限して電圧をクランプするため、電圧をクランプできない状況が生じない。したがって、実施形態１の負電源制御回路１によれば、仮に制御信号Ｖｃｏｎｔ１の電圧値が高くなった場合でも、変換後の制御信号Ｖａ１を確実に負電圧に抑えることができる。
仮に、負の電源電圧で動作するインバータＩｎ１に正電圧が入力されると、インバータＩｎ１の構成素子がラッチアップすることがある。また、負電圧レギュレータ回路２００の負の電源電圧で動作する制御素子に正電圧が入力されると、制御素子がラッチアップすることがある。しかし、本実施形態の負電源制御回路１によれば、制御信号Ｖｃｏｎｔ１が高い電圧になっても、負電圧の制御信号Ｖａ１が確実に負電圧となるので、制御対象をラッチアップさせるといった不都合が生じない。したがって、制御信号入力端子Ｖｃｏｎｔ１に高い電圧が加えられるシステムにおいても、実施形態１の負電源制御回路１を適用することができる。
また、実施形態１の負電源制御回路１によれば、電圧電流変換回路１１を介して第１クランプ回路１２に流れる電流Ｉ１を制限して第１中間点Ｎ１の電圧がクランプされる。したがって、仮に制御信号Ｖｃｏｎｔ１の電圧値が高くなった場合でも、制御信号入力端子Ｖｃｏｎｔ１に流れ込む電流が増大することがない。
また、実施形態１の負電源制御回路１によれば、主に３つのＭＯＳトランジスタにより上述の機能が達成されるので、素子数及び回路面積の低減を図ることができる。実施形態１の電源装置３０によれば、上述した負電源制御回路１の効果が奏される。
（実施形態２）
上述した実施形態１の負電源制御回路１（図２を参照）は、制御信号Ｖｃｏｎｔ２がローレベルのときに、ＮＭＯＳトランジスタＭ３がオンして、ＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ３との間の電圧Ｖｃが負の電源電圧Ｖｉｎ−になる。このため、制御信号Ｖｃｏｎｔ２がローレベルからハイレベルへ切り替わる瞬間、ＰＭＯＳトランジスタＭ１のソース・ドレイン間に、大きな電圧“Ｖｃｏｎｔ２−Ｖｉｎ−”が加わってしまうという課題がある。したがって、実施形態１の負電源制御回路１では、負の電源電圧Ｖｉｎ−の電圧値に制限を課すか、ＰＭＯＳトランジスタＭ１の耐圧を上げなければならないという制約が生じる。実施形態２の負電源制御回路１Ａは、このような課題を解決することができる。
上述した実施形態１の負電源制御回路１（図２を参照）は、制御信号Ｖｃｏｎｔ２がローレベルのときに、ＮＭＯＳトランジスタＭ３がオンして、ＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ３との間の電圧Ｖｃが負の電源電圧Ｖｉｎ−になる。このため、制御信号Ｖｃｏｎｔ２がローレベルからハイレベルへ切り替わる瞬間、ＰＭＯＳトランジスタＭ１のソース・ドレイン間に、大きな電圧“Ｖｃｏｎｔ２−Ｖｉｎ−”が加わってしまうという課題がある。したがって、実施形態１の負電源制御回路１では、負の電源電圧Ｖｉｎ−の電圧値に制限を課すか、ＰＭＯＳトランジスタＭ１の耐圧を上げなければならないという制約が生じる。実施形態２の負電源制御回路１Ａは、このような課題を解決することができる。
図３は、本発明の実施形態２に係る負電源制御回路を示す図である。
実施形態２の負電源制御回路１Ａは、主に第２クランプ回路１４を備える点が、実施形態１と異なる。実施形態１と同様の構成要素については、同一符号を付して詳細な説明を省略する。実施形態２に係る電源装置３０Ａは、負電源制御回路１Ａ、インバータＩｎ１、Ｉｎ２、負電圧レギュレータ回路２００を備える。
実施形態２においては、制御信号入力端子Ｖｃｏｎｔ２と負電圧入力端子Ｖｉｎ−との間に、電圧電流変換回路１１、第１クランプ回路１２、第２クランプ回路１４のＰＭＯＳトランジスタＭ６及び第１電流源１３が、この順で直列に接続されている。そして、負電源制御回路１Ａは、負電圧の制御信号Ｖａ２を第２クランプ回路１４のＰＭＯＳトランジスタＭ６と第１電流源１３との間の接続点Ｎａに出力する。接続点Ｎａは、本発明に係る負電圧制御信号出力端子の一例に相当する。
第２クランプ回路１４は、ＰＭＯＳトランジスタＭ１に電流Ｉ１が流れていない期間に、第１中間点Ｎ１の電圧を負の電源電圧Ｖｉｎ−より高い電圧にクランプする。第２クランプ回路１４は、接地端子ＧＮＤと負電圧入力端子Ｖｉｎ−との間に直列に接続された、複数のＰＭＯＳトランジスタＭ４、Ｍ５及び第２電流源１５を備える。さらに、第２クランプ回路１４は、第１クランプ回路１２と第１電流源１３との間に接続されたＰＭＯＳトランジスタＭ６を備える。
第２電流源１５は、例えばデプレッション形のＮＭＯＳトランジスタＭ７から構成され、ゲート及びソースを負電圧入力端子Ｖｉｎ−に接続し、ドレインを複数のＰＭＯＳトランジスタＭ４、Ｍ５を介して接地端子ＧＮＤに接続する。複数のＰＭＯＳトランジスタＭ４、Ｍ５はゲートとドレインを短絡させてダイオード接続されている。このような構成により、第２電流源１５に一定の電流Ｉ７が流れ、ＰＭＯＳトランジスタＭ４、Ｍ５はオンの状態にされる。
一方の電流経路に接続されたＰＭＯＳトランジスタＭ６は、もう一方の電流経路において第２電流源１５に接続されたＰＭＯＳトランジスタＭ４とゲートが共通にされる。
以下、ＰＭＯＳトランジスタＭ１、Ｍ４、Ｍ５、Ｍ６及びＮＭＯＳトランジスタＭ３のゲート・ソース間電圧を、それぞれ「Ｖｇｓ１」、「Ｖｇｓ４」、「Ｖｇｓ５」、「Ｖｇｓ６」、「Ｖｇｓ３」と記す。また、ＰＭＯＳトランジスタＭ１のドレイン・ソース間電圧を「Ｖｄｓ１」、第１中間点Ｎ１の電圧を「Ｖｂ」と記す。
＜動作説明＞
正電圧の制御信号Ｖｃｏｎｔ２がローレベルのとき、ＰＭＯＳトランジスタＭ１はオフして電流Ｉ１が流れない。このため、ＰＭＯＳトランジスタＭ６の電流はゼロとなる。そして、ＰＭＯＳトランジスタＭ６の電流がゼロであると、ＰＭＯＳトランジスタＭ６のゲート・ソース間電圧Ｖｇｓ６が０Ｖになる。したがって、第１中間点Ｎ１の電圧Ｖｂは式（１）となる。さらに、ＮＭＯＳトランジスタＭ３のゲート・ソース間電圧Ｖｇｓ３は電圧−Ｖｂであるので、ＮＭＯＳトランジスタＭ３はオンし、式（２）が成り立つ。
Ｖｂ＝−Ｖｇｓ５−Ｖｇｓ４ （１）
Ｖｃ＝Ｖｂ （２）
正電圧の制御信号Ｖｃｏｎｔ２がローレベルのとき、ＰＭＯＳトランジスタＭ１はオフして電流Ｉ１が流れない。このため、ＰＭＯＳトランジスタＭ６の電流はゼロとなる。そして、ＰＭＯＳトランジスタＭ６の電流がゼロであると、ＰＭＯＳトランジスタＭ６のゲート・ソース間電圧Ｖｇｓ６が０Ｖになる。したがって、第１中間点Ｎ１の電圧Ｖｂは式（１）となる。さらに、ＮＭＯＳトランジスタＭ３のゲート・ソース間電圧Ｖｇｓ３は電圧−Ｖｂであるので、ＮＭＯＳトランジスタＭ３はオンし、式（２）が成り立つ。
Ｖｂ＝−Ｖｇｓ５−Ｖｇｓ４ （１）
Ｖｃ＝Ｖｂ （２）
したがって、正電圧の制御信号Ｖｃｏｎｔ２がローレベルからハイレベルへ切り替わる瞬間、ＰＭＯＳトランジスタＭ１に加えられる電圧Ｖｄｓ１は、式（３）となる。後述するように、電圧Ｖｂ及び電圧Ｖｃは、負の電源電圧Ｖｉｎ−に影響されない値であり、式（３）から、ＰＭＯＳトランジスタＭ１に加わる電圧に負の電源電圧Ｖｉｎ−が影響しないことが分かる。
Ｖｄｓ１＝Ｖｃｏｎｔ２−Ｖｃ＝Ｖｃｏｎｔ２−Ｖｂ
＝Ｖｃｏｎｔ２＋Ｖｇｓ５＋Ｖｇｓ４ （３）
Ｖｄｓ１＝Ｖｃｏｎｔ２−Ｖｃ＝Ｖｃｏｎｔ２−Ｖｂ
＝Ｖｃｏｎｔ２＋Ｖｇｓ５＋Ｖｇｓ４ （３）
正電圧の制御信号Ｖｃｏｎｔ２がハイレベルのとき、ＰＭＯＳトランジスタＭ１に流れることができる飽和電流Ｉ１は式（４）に従う。
Ｉ１＝（１／２）μｓ・（Ｗ１／Ｌ１）・（Ｖｇｓ１−Ｖｔｈ）２ （４）
ここで、μｓはチャネル移動度、Ｗ１はゲート幅、Ｌ１はゲート長、Ｖｔｈはスレショルド電圧である。
Ｉ１＝（１／２）μｓ・（Ｗ１／Ｌ１）・（Ｖｇｓ１−Ｖｔｈ）２ （４）
ここで、μｓはチャネル移動度、Ｗ１はゲート幅、Ｌ１はゲート長、Ｖｔｈはスレショルド電圧である。
ＮＭＯＳトランジスタＭ３及びＰＭＯＳトランジスタＭ６はゲート接地回路のように動作し、電流Ｉ１が電流Ｉ２に達すると、接続点Ｎａの電圧が上昇し、負電圧の制御信号Ｖａ２がハイレベルになる。ここで、第１中間点Ｎ１の電圧Ｖｂは式（５）となる。仮に電圧Ｖｂが接地電位ＧＮＤよりも上昇して電圧Ｖｇｓ３が低下すると、ＮＭＯＳトランジスタＭ３がオフして電流Ｉ１が流れなくなる。このため、電圧Ｖｇｓ３は式（６）を満たす値となる。また、仮に電圧Ｖｂが低下して電圧Ｖｇｓ６が低下するとＰＭＯＳトランジスタＭ６がオフして電流Ｉ１が流れなくなる。このため、電圧Ｖｇｓ６は式（７）を満たす値となる。
Ｖｂ＝−Ｖｇｓ３＝−Ｖｇｓ５−Ｖｇｓ４＋Ｖｇｓ６ （５）
Ｖｇｓ３≧Ｖｔｈ３ （６）
Ｖｇｓ６≧Ｖｔｈ６ （７）
ここで、Ｖｔｈ３及びＶｔｈ６はスレショルド電圧である。
Ｖｂ＝−Ｖｇｓ３＝−Ｖｇｓ５−Ｖｇｓ４＋Ｖｇｓ６ （５）
Ｖｇｓ３≧Ｖｔｈ３ （６）
Ｖｇｓ６≧Ｖｔｈ６ （７）
ここで、Ｖｔｈ３及びＶｔｈ６はスレショルド電圧である。
式（５）の式に、各スレショルド電圧Ｖｔｈ３、Ｖｔｈ６を０．４Ｖ、電圧Ｖｇｓ４、Ｖｇｓ５の各々を１Ｖとして値を代入すると、第１中間点Ｎ１の電圧Ｖｂは式（８）の範囲でクランプされることが分かる。
Ｖｂ＝−０．４Ｖ〜−１．６Ｖ （８）
Ｖｂ＝−０．４Ｖ〜−１．６Ｖ （８）
図４には、電圧Ｖｂと制御信号Ｖｃｏｎｔ２の電圧との関係を示すグラフを示す。以上の動作から、第１中間点Ｎ１の電圧Ｖｂは図４のグラフのようにクランプされる。ここで、負の電源電圧Ｖｉｎ−は約−６Ｖに設定されている。続いて、実施形態２の負電源制御回路１Ａによる作用効果について述べる。
＜負の電源電圧Ｖｉｎ−と素子耐圧との関係＞
図４のグラフに示したように、制御信号Ｖｃｏｎｔ２がローレベル（０Ｖ）のとき、第１中間点Ｎ１の電圧Ｖｂは負の電源電圧Ｖｉｎ−よりも高い電圧にクランプされる。したがって、正電圧の制御信号Ｖｃｏｎｔ２がローレベルからハイレベルへ切り替わる瞬間に、ＰＭＯＳトランジスタＭ１に加えられる電圧Ｖｄｓ１が過大になることが回避され、ＰＭＯＳトランジスタＭ１の耐圧を低くすることができる。
図４のグラフに示したように、制御信号Ｖｃｏｎｔ２がローレベル（０Ｖ）のとき、第１中間点Ｎ１の電圧Ｖｂは負の電源電圧Ｖｉｎ−よりも高い電圧にクランプされる。したがって、正電圧の制御信号Ｖｃｏｎｔ２がローレベルからハイレベルへ切り替わる瞬間に、ＰＭＯＳトランジスタＭ１に加えられる電圧Ｖｄｓ１が過大になることが回避され、ＰＭＯＳトランジスタＭ１の耐圧を低くすることができる。
＜負電圧の制御信号Ｖａ２の極性＞
図４のグラフに示したように、第１中間点Ｎ１の電圧Ｖｂは、制御信号Ｖｃｏｎｔ２の電圧値が大きくなっても接地電位ＧＮＤより低く抑えられる。このため、接続点Ｎａの電圧（制御信号Ｖａ２）は、接地電位ＧＮＤより低い電圧となる。したがって、仮に制御信号Ｖｃｏｎｔ２が高い電圧になった場合でも、負電圧の制御信号Ｖａ２を確実に接地電位ＧＮＤより低い電圧に抑えることができる。
図４のグラフに示したように、第１中間点Ｎ１の電圧Ｖｂは、制御信号Ｖｃｏｎｔ２の電圧値が大きくなっても接地電位ＧＮＤより低く抑えられる。このため、接続点Ｎａの電圧（制御信号Ｖａ２）は、接地電位ＧＮＤより低い電圧となる。したがって、仮に制御信号Ｖｃｏｎｔ２が高い電圧になった場合でも、負電圧の制御信号Ｖａ２を確実に接地電位ＧＮＤより低い電圧に抑えることができる。
＜正電圧の制御信号Ｖｃｏｎｔ２と素子耐圧との関係＞
制御信号Ｖｃｏｎｔ２がハイレベルのとき、電圧Ｖｇｓ１は大きくなり、ＰＭＯＳトランジスタＭ１のオン抵抗は小さくなる。このため、式（８）が成り立つ。
Ｖｃ≒Ｖｃｏｎｔ２ （８）
制御信号Ｖｃｏｎｔ２がハイレベルのとき、電圧Ｖｇｓ１は大きくなり、ＰＭＯＳトランジスタＭ１のオン抵抗は小さくなる。このため、式（８）が成り立つ。
Ｖｃ≒Ｖｃｏｎｔ２ （８）
さらに、電圧をクランプするＮＭＯＳトランジスタＭ３には、電圧Ｖｃ−Ｖｂ＝Ｖｃｏｎｔ２−Ｖｂが加わる。したがって、制御信号Ｖｃｏｎｔ２の電圧値にはＮＭＯＳトランジスタＭ３の素子耐圧を越えないように制限が課せられる。例えば、ＮＭＯＳトランジスタＭ３の耐圧が６Ｖの場合、制御信号Ｖｃｏｎｔ２の電圧値は５．６Ｖ以下に制限される。しかし、この場合でも、一般的なマイクロコンピュータ等から出力される制御信号Ｖｃｏｎｔ２であれば、１．８Ｖ又は３．３Ｖ程度の電圧となり、耐圧を越えることはない。
＜制御信号入力端子Ｖｃｏｎｔ２の電流＞
制御信号入力端子Ｖｃｏｎｔ２から流れ込む電流Ｉｃｏｎｔは、抵抗Ｒに流れるプルダウン電流と、ＰＭＯＳトランジスタＭ１の電流Ｉ１との和になる。さらに、電流Ｉ１は第１電流源１３の電流Ｉ２に制限されるため、式（９）が成り立つ。
Ｉｃｏｎｔ＝（Ｖｃｏｎｔ２／Ｒ）＋Ｉ１＝（Ｖｃｏｎｔ２／Ｒ）＋Ｉ２ （９）
ここで、抵抗Ｒの抵抗値を符号と同一の表記で表している。抵抗値Ｒは、十分に大きい値に設定される。したがって、正電圧の制御信号Ｖｃｏｎｔ２の電圧値が高くなっても、制御信号入力端子Ｖｃｏｎｔ２から流れ込む電流Ｉｃｏｎｔの大幅な増大を抑制することができる。
制御信号入力端子Ｖｃｏｎｔ２から流れ込む電流Ｉｃｏｎｔは、抵抗Ｒに流れるプルダウン電流と、ＰＭＯＳトランジスタＭ１の電流Ｉ１との和になる。さらに、電流Ｉ１は第１電流源１３の電流Ｉ２に制限されるため、式（９）が成り立つ。
Ｉｃｏｎｔ＝（Ｖｃｏｎｔ２／Ｒ）＋Ｉ１＝（Ｖｃｏｎｔ２／Ｒ）＋Ｉ２ （９）
ここで、抵抗Ｒの抵抗値を符号と同一の表記で表している。抵抗値Ｒは、十分に大きい値に設定される。したがって、正電圧の制御信号Ｖｃｏｎｔ２の電圧値が高くなっても、制御信号入力端子Ｖｃｏｎｔ２から流れ込む電流Ｉｃｏｎｔの大幅な増大を抑制することができる。
以上のように、実施形態２の負電源制御回路１Ａ及び電源装置３０Ａによれば、実施形態１と同様の効果に加えて、ＰＭＯＳトランジスタＭ１に要求される耐圧を低減できるという効果が得られる。
（実施形態３）
図３に示した実施形態２の負電源制御回路１Ａにおいては、負の電源電圧Ｖｉｎ−がトランジスタの動作電圧より高い値（例えば−０Ｖ〜−１．５Ｖ）である場合、回路が正常に動作しないことがある。具体的には、このような場合に、制御信号Ｖｃｏｎｔ３がハイレベルになると、電圧Ｖｇｓ６が低下することでＰＭＯＳトランジスタＭ６がゲート接地回路として機能せず、ＰＭＯＳトランジスタＭ６のオン抵抗が上がって電流Ｉ１が低下する。そして、電流Ｉ１が低下することで、正電圧の制御信号Ｖｃｏｎｔ３がハイレベルであっても、接続点Ｎａに出力される負電圧の制御信号Ｖａ２がローレベル（負の電源電圧Ｖｉｎ−）に反転してしまうという異常をきたす。実施形態３の負電源制御回路１Ｂは、このような課題を解決することができる。
図３に示した実施形態２の負電源制御回路１Ａにおいては、負の電源電圧Ｖｉｎ−がトランジスタの動作電圧より高い値（例えば−０Ｖ〜−１．５Ｖ）である場合、回路が正常に動作しないことがある。具体的には、このような場合に、制御信号Ｖｃｏｎｔ３がハイレベルになると、電圧Ｖｇｓ６が低下することでＰＭＯＳトランジスタＭ６がゲート接地回路として機能せず、ＰＭＯＳトランジスタＭ６のオン抵抗が上がって電流Ｉ１が低下する。そして、電流Ｉ１が低下することで、正電圧の制御信号Ｖｃｏｎｔ３がハイレベルであっても、接続点Ｎａに出力される負電圧の制御信号Ｖａ２がローレベル（負の電源電圧Ｖｉｎ−）に反転してしまうという異常をきたす。実施形態３の負電源制御回路１Ｂは、このような課題を解決することができる。
図５は、実施形態３に係る負電源制御回路１Ｂを示す図である。
実施形態３に係る負電源制御回路１Ｂは、主に、負電圧の制御信号Ｖａ３を出力するために第１カレントミラー１８及び第２カレントミラー１９を設けた点が、実施形態２と異なる。実施形態３に係る電源装置３０Ｂは、負電源制御回路１Ｂ、インバータＩｎ１、Ｉｎ２、Ｉｎ３、負電圧レギュレータ回路２００を備える。実施形態２と同様の構成要素については、同一符号を付して詳細な説明を省略する。
実施形態３においては、接地端子ＧＮＤと負電圧入力端子Ｖｉｎ−との間に、電流Ｉ７を転写する第１カレントミラー１８のＰＭＯＳトランジスタＭ１０と、電流Ｉ１（＝Ｉ２）を転写する第２カレントミラー１９のＮＭＯＳトランジスタＭ９とが直列接続される。そして、負電源制御回路１Ｂは、これらの間の第２中間点Ｎ２に負電圧の制御信号Ｖａ３を出力する。第２中間点Ｎ２は、本発明に係る負電圧制御信号出力端子の一例に相当する。実施形態３の負電圧の制御信号Ｖａ３は、実施形態１及び実施形態２のものと極性が逆になる。制御信号Ｖａ３は、インバータＩｎ１〜Ｉｎ３を介して負電圧レギュレータ回路２００における出力コンデンサＣ１のディスチャージスイッチＭ１１を制御するのに用いられる。出力コンデンサＣ１は負の電源電圧が加えられ、インバータＩｎ１〜Ｉｎ３及びディスチャージスイッチＭ１１は負の電源電圧で動作する。
第１カレントミラー１８は、ソースを接地端子ＧＮＤに接続し、ゲートを共通にしたＰＭＯＳトランジスタＭ５、Ｍ１０を有する。一方のＰＭＯＳトランジスタＭ５のゲートとドレインが短絡される。この構成により、一方のＰＭＯＳトランジスタＭ５に流れる電流Ｉ７の転写電流を他方のＰＭＯＳトランジスタＭ１０に流すことが可能となる。ＰＭＯＳトランジスタＭ１０はそのソース・ドレイン間電圧が大きいときに転写電流を流す。第１カレントミラー１８の転写比率は限定されるものでないが、ここでは１：１とする。
第２カレントミラー１９は、ゲートを共通にしたＮＭＯＳトランジスタＭ８、Ｍ９を有する。一方のＮＭＯＳトランジスタＭ８は、ゲート及びドレインが短絡され、ソースが第１電流源１３に接続される。ＮＭＯＳトランジスタＭ８は、第１電流源１３とＰＭＯＳトランジスタＭ６との間に、これらと直列に接続されて、電圧電流変換回路１１に流れる電流Ｉ１を流す。他方のＮＭＯＳトランジスタＭ９は、ソースが負電圧入力端子Ｖｉｎ−に接続される。第１電流源１３にその飽和電流Ｉ２より少ない電流が流れているとき（Ｉ１＜Ｉ２）、第１電流源１３のＮＭＯＳトランジスタＭ２のソース・ドレイン間電圧はほぼ０Ｖになり、ＮＭＯＳトランジスタＭ８、Ｍ９のソース電圧と同等となる。したがって、このときに一方のＮＭＯＳトランジスタＭ８に流れる電流Ｉ１の転写電流を他方のＮＭＯＳトランジスタＭ９に流すことができる。ＮＭＯＳトランジスタＭ９はそのソース・ドレイン間電圧が大きいときに転写電流を流す。第２カレントミラー１９の転写比率は限定されるものでないが、ここでは１：１とする。
＜動作説明＞
実施形態３においても電圧電流変換回路１１、第１クランプ回路１２、第１電流源１３及び第２クランプ回路１４は実施形態２と同様に動作する。
実施形態３においても電圧電流変換回路１１、第１クランプ回路１２、第１電流源１３及び第２クランプ回路１４は実施形態２と同様に動作する。
制御信号Ｖｃｏｎｔ３がローレベルのとき、電流Ｉ１がゼロとなり、第２カレントミラー１９によって電流Ｉ１がＮＭＯＳトランジスタＭ９に転写される。また、第１カレントミラー１８によってＰＭＯＳトランジスタＭ１０に電流Ｉ７が転写されるので、第２中間点Ｎ２には接地端子ＧＮＤから電流が流れ込み、第２中間点Ｎ２にハイレベル（接地電位ＧＮＤより僅かに低い電圧）の制御信号Ｖａ３が出力される。
制御信号Ｖｃｏｎｔ３がハイレベルのとき、電流Ｉ１が大きくなって第２カレントミラー１９のＮＭＯＳトランジスタＭ８には第１電流源１３の飽和電流Ｉ２が流れる。このとき、第２カレントミラー１９において、転写元のＮＭＯＳトランジスタＭ８のソース電圧より、転写先のＮＭＯＳトランジスタＭ９のソース電圧が低くなるので、ＮＭＯＳトランジスタＭ９は電流Ｉ２以上の電流を流すことが可能となる。一方、第１カレントミラー１８ではＰＭＯＳトランジスタＭ１０に電流Ｉ７が転写される。ここで、電流Ｉ７は十分に小さい値に設定され、第２中間点Ｎ２への電流の流れ込みよりもＮＭＯＳトランジスタＭ９による電流の引き込みが大きくなって、第２中間点Ｎ２にローレベルの制御信号Ｖａ３が出力される。
続いて、負の電源電圧Ｖｉｎ−がトランジスタの動作電圧より高い場合（例えば−０Ｖ〜−１．５Ｖ）について説明する。このような状況で、制御信号Ｖｃｏｎｔ３がハイレベルになると、ＰＭＯＳトランジスタＭ６のゲート・ソース間電圧Ｖｇｓ６が小さくなって、電流Ｉ１も小さくなる。しかし、第２電流源１５の電流Ｉ７は、このときの電流Ｉ１よりも小さくなるように設定することができる。そして、このように設定されることで、第２中間点Ｎ２への電流の流れ込みよりもＮＭＯＳトランジスタＭ９による電流の引き込みを大きくして、第２中間点Ｎ２にローレベルの制御信号Ｖａ３を出力することができる。
以上のように、実施形態３の負電源制御回路１Ｂ及び電源装置３０Ｂによれば、実施形態２と同様の効果に加えて、負の電源電圧Ｖｉｎ−が高い電圧になっても正常な動作が実現されるという効果が奏される。図６は、負の電源電圧の大きさと負電圧の制御信号との関係を示すグラフである。図６において実施形態２のグラフ線は、正電圧の制御信号Ｖｃｏｎｔ３がハイレベルで負電圧の制御信号Ｖａ２がハイレベルとなるときの制御信号Ｖａ２の電圧を示している。実施形態２のグラフ線に示すように、負の電源電圧Ｖｉｎ−が−１．５Ｖ以下でハイレベルとなるべき制御信号Ｖａ２はローレベルに反転してしまう。図６において実施形態３のグラフ線は、正電圧の制御信号Ｖｃｏｎｔ３がハイレベルで負電圧の制御信号Ｖａ３がローレベルとなるときの制御信号Ｖａ３の電圧を示している。このグラフ線に示すように、負の電源電圧Ｖｉｎ−が−１．５Ｖ以下になっても、制御信号Ｖａ３はハイレベルに反転していない。
なお、実施形態３で新たに付加された構成は、実施形態１に付加することも可能である。実施形態１に付加した回路は、図５の負電源制御回路１ＢからＰＭＯＳトランジスタＭ４、Ｍ６を除いた構成により実現される。
（従来回路と実施形態１〜３との比較）
続いて、実施形態１〜３の負電源制御回路１、１Ａ、１Ｂと従来の負電源制御回路１００（図１）との特性を比較する。
図７は、制御信号入力端子の電圧値と負電圧の制御信号の電圧との関係を示すグラフである。図８は、制御信号入力端子の電圧値と各素子に加わる電圧との関係を示すグラフである。図９は、制御信号入力端子の電圧値と電流値との関係を示すグラフである。図９においては、制御信号入力端子Ｖｃｏｎｔ２から流れ込む電流を「Ｉｃｏｎｔ」と表わす。
続いて、実施形態１〜３の負電源制御回路１、１Ａ、１Ｂと従来の負電源制御回路１００（図１）との特性を比較する。
図７は、制御信号入力端子の電圧値と負電圧の制御信号の電圧との関係を示すグラフである。図８は、制御信号入力端子の電圧値と各素子に加わる電圧との関係を示すグラフである。図９は、制御信号入力端子の電圧値と電流値との関係を示すグラフである。図９においては、制御信号入力端子Ｖｃｏｎｔ２から流れ込む電流を「Ｉｃｏｎｔ」と表わす。
図７に示すように、従来回路（図１の負電源制御回路１００）では、制御信号Ｖｃｏｎｔ０の電圧値が上がると、電流Ｉ１が増大し、クランプ回路１３０の電流の引き込み不足が生じて、負電圧の制御信号Ｖａ０が＋１Ｖ程度まで上昇してしまう。しかし、実施形態２の負電源制御回路１Ａでは、正電圧の制御信号Ｖｃｏｎｔ２の電圧値が上がっても、負電圧の制御信号Ｖａ２は接地電位ＧＮＤを超えずに−０．５Ｖ程度に抑えることができる。この効果は、実施形態１及び実施形態３の負電源制御回路１、１Ｂでも同様に奏される。
図８に示すように、従来回路（図１の負電源制御回路１００）では、制御信号Ｖｃｏｎｔ０がローレベルのときにＰＭＯＳトランジスタＭ１のドレイン電圧が負の電源電圧Ｖｉｎ−に応じて低い電圧になる。図８は、負の電源電圧Ｖｉｎ−が−６Ｖである場合を示している。このため、制御信号Ｖｃｏｎｔ０がローレベルからハイレベルに切り替わる際、ＰＭＯＳトランジスタＭ１のソース・ドレイン間電圧は負の電源電圧Ｖｉｎ−の絶対値よりも大きくなってしまう。例えば、制御信号Ｖｃｏｎｔ０が０．７ＶのときにＰＭＯＳトランジスタＭ１に６．５Ｖ加わってしまう。ＰＭＯＳトランジスタＭ１の耐圧が６Ｖである場合、耐圧破壊が生じてしまうため、負の電源電圧Ｖｉｎ−は−５．５Ｖより高くなるように設定する必要が生じる。
一方、実施形態２の負電源制御回路１Ａでは、上述したように、制御信号Ｖｃｏｎｔ２がローレベルのときに、第２クランプ回路１４が第１中間点Ｎ１の電圧を負の電源電圧Ｖｉｎ−より高い電圧にクランプする。このため、従来回路のようにＰＭＯＳトランジスタＭ１に大きな電圧が加わることを回避できる。ただし、上述したように、ＮＭＯＳトランジスタＭ３には制御信号Ｖｃｏｎｔ２に応じた電圧が加わるため、ＮＭＯＳトランジスタＭ３の耐圧が６Ｖである場合、制御信号Ｖｃｏｎｔ２は５．６Ｖ以下にする必要がある。これらの効果と作用は、実施形態３の負電源制御回路１Ｂでも同様に奏される。
図９に示すように、従来回路（図１の負電源制御回路１００）では、制御電圧Ｖｃｏｎｔ０に比例して電流Ｉｃｏｎｔが大きくなる。これは、電圧電流変換回路１１０に流れる電流が、上述した式（４）の電流Ｉ１を含み、この電流Ｉ１が制限されることがないことに基づく。なお、式（４）の電流Ｉ１は電圧Ｖｇｓ１の二乗の項を含むが、抵抗Ｒ１と電流Ｉ１による電圧降下の作用を加味して計算すると、電流Ｉ１は制御信号Ｖｃｏｎｔ０の電圧の一次式により表わされる。
一方、実施形態２の負電源制御回路１Ａでは、制御信号Ｖｃｏｎｔ２が高くなってもＰＭＯＳトランジスタＭ１に流れる電流Ｉ１は飽和電流まで達せず、第１電流源１３の飽和電流Ｉ２により制限される。第１電流源１３を構成するデプレッション形のＮＭＯＳトランジスタＭ２は、素子サイズにより電流値を設定でき、抵抗よりも小さな基板の占有面積で低電流化を実現できる。したがって、実施形態２の負電源制御回路１Ａにおいては、抵抗Ｒにより負電源制御回路１Ａの消費電流が決まり、容易に従来回路の１／１００などの低電流化を実現することができる。この低電流化を実現できる作用及び効果は、実施形態１及び実施形態３の負電源制御回路１、１Ｂでも同様に奏される。
以上、本発明の各実施形態について説明した。しかし、本発明は上記実施形態に限られない。例えば、上記実施形態では、本発明に係る第１クランプ回路としてＮＭＯＳトランジスタＭ３を示したが、第１クランプ回路は第１中間点の電圧に基づき第１クランプ回路を流れる電流を制限して第１中間点の電圧をクランプする回路であればよい。図１０は、第１クランプ回路の変形例を示す回路図である。例えば、図１０に示すように、第１クランプ回路１２ａとしてＰＭＯＳトランジスタＭ３ａと差動アンプＡ３とを有する構成を採用してもよい。ＰＭＯＳトランジスタＭ３ａはＰＭＯＳトランジスタＭ１と第１電流源１３との間に、これらと直列に接続され、ゲートを差動アンプＡ３の出力端子に接続する。差動アンプＡ３は、接地電位ＧＮＤを反転入力端子に入力し、第１中間点Ｎ１の電圧を非反転入力端子に入力する。このような構成によっても、図２の構成と比べて素子数が多くなるが、第１中間点Ｎ１の電圧が接地電位ＧＮＤを超えようとするとＰＭＯＳトランジスタＭ３ａが電流を制限して、第１中間点Ｎ１の電圧を接地電位ＧＮＤより低くクランプすることができる。
また、上記実施形態では、負電圧の制御信号Ｖａ１、Ｖａ２、Ｖａ３は、実施形態１の第１中間点Ｎ１、実施形態２の接続点Ｎａ、実施形態３の第２中間点Ｎ２に生成する例を示した。しかし、これらの各点の電圧に基づいて他の接続点に負電圧の制御信号を生成してもよい。また、電圧電流変換回路、電流源、第２クランプ回路及びカレントミラーの具体的な構成など、実施形態で示した細部は、発明の趣旨を逸脱しない範囲で適宜変更可能である。
１、１Ａ、１Ｂ・・・負電源制御回路、１１・・・電圧電流変換回路、１２、１２ａ・・・第１クランプ回路、１３・・・第１電流源、１４・・・第２クランプ回路、１５・・・第２電流源、１８・・・第１カレントミラー、１９・・・第２カレントミラー、Ｍ３・・・ＮＭＯＳトランジスタ、Ｎ１・・・第１中間点（負電圧制御信号出力端子）、Ｎａ・・・接続点（負電圧制御信号出力端子）、Ｎ２・・・第２中間点（負電圧制御信号出力端子）、Ｖｃｏｎｔ１、Ｖｃｏｎｔ２、Ｖｃｏｎｔ３・・・制御信号入力端子、Ｖｉｎ−・・・負電圧入力端子、ＧＮＤ・・・接地端子、Ｖａ１、Ｖａ２、Ｖａ３・・・負電圧の制御信号、Ｉｎ１〜Ｉｎ３・・・インバータ、２００・・・負電圧レギュレータ回路、Ｃ１・・・出力コンデンサ、Ｍ１１・・・ディスチャージスイッチ
Claims (6)
- 正電圧の制御信号に基づき負電圧レギュレータ回路を制御する負電源制御回路であって、
前記正電圧の制御信号が入力される制御信号入力端子と、
負の電源電圧が入力される負電圧入力端子と、
負電圧の制御信号が出力される負電圧制御信号出力端子と、
前記制御信号入力端子と前記負電圧入力端子との間に接続され、前記正電圧の制御信号に基づき電流を流す電圧電流変換回路と、
前記電圧電流変換回路と直列に接続され、前記負電圧入力端子へ電流を引き込み可能な第１電流源と、
前記電圧電流変換回路と前記第１電流源との間に前記電圧電流変換回路及び前記第１電流源と直列に接続された第１クランプ回路とを備え、
前記第１クランプ回路は、前記電圧電流変換回路に電流が流れる期間に、前記第１クランプ回路と前記第１電流源との間の第１中間点の電圧に応じて前記第１クランプ回路に流れる電流を制限し、前記第１中間点の電圧をクランプし、
前記電圧電流変換回路、前記第１クランプ回路及び前記第１電流源を通る電流経路中の電圧又は電流に基づいて前記負電圧の制御信号が生成されることを特徴とする負電源制御回路。 - 前記第１クランプ回路は、ゲートを接地電位に接続し、ドレインを前記電圧電流変換回路に接続し、ソース及びバックゲートを前記第１中間点に接続するＮＭＯＳトランジスタであることを特徴とする請求項１記載の負電源制御回路。
- 前記第１電流源に電流が流れない期間に、前記第１中間点の電圧を前記負の電源電圧よりも高い電圧にクランプする第２クランプ回路を更に備えることを特徴とする請求項１又は請求項２に記載の負電源制御回路。
- 接地電位から前記負電圧入力端子へ電流を流す第２電流源と、
前記第２電流源の電流を転写して接地電位と前記負電圧入力端子との間の第２中間点へ電流を流し込み可能な第１カレントミラーと、
前記電圧電流変換回路、前記第１クランプ回路及び前記第１電流源に流れる電流を転写して、前記第２中間点から電流を引き込み可能な第２カレントミラーと、
を更に備え、
前記負電圧制御信号出力端子が前記第２中間点であることを特徴とする請求項１から請求項３のいずれか１項に記載の負電源制御回路。 - 負電圧レギュレータ回路に備わる出力コンデンサのディスチャージスイッチを制御することを特徴とする請求項１から請求項４のいずれか一項に記載の負電源制御回路。
- 請求項１から請求項５の何れかに記載の負電源制御回路と、前記負電源制御回路の負電圧の制御信号により制御される負電圧レギュレータ回路とを備えることを特徴とする電源装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017128264A JP6871514B2 (ja) | 2017-06-30 | 2017-06-30 | 負電源制御回路及び電源装置 |
| US16/020,948 US10296034B2 (en) | 2017-06-30 | 2018-06-27 | Negative power supply control circuit and power supply device |
| CN201810701508.2A CN109213248B (zh) | 2017-06-30 | 2018-06-29 | 负电源控制电路以及电源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017128264A JP6871514B2 (ja) | 2017-06-30 | 2017-06-30 | 負電源制御回路及び電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019012383A JP2019012383A (ja) | 2019-01-24 |
| JP6871514B2 true JP6871514B2 (ja) | 2021-05-12 |
Family
ID=64738791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017128264A Active JP6871514B2 (ja) | 2017-06-30 | 2017-06-30 | 負電源制御回路及び電源装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10296034B2 (ja) |
| JP (1) | JP6871514B2 (ja) |
| CN (1) | CN109213248B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10831222B2 (en) | 2018-04-03 | 2020-11-10 | Mitsumi Electric Co., Ltd. | Semiconductor apparatus for power supply control and output voltage variable power supply apparatus |
| JP7265140B2 (ja) | 2019-05-20 | 2023-04-26 | ミツミ電機株式会社 | 電源制御用半導体装置および出力電圧可変電源装置並びに設計方法 |
| JP2021022281A (ja) | 2019-07-30 | 2021-02-18 | ミツミ電機株式会社 | 電源制御用半導体装置および出力電圧可変電源装置 |
| CN110429800B (zh) * | 2019-08-12 | 2021-05-18 | 上海南芯半导体科技有限公司 | 一种低压降驱动器及实现方法 |
| CN114362513B (zh) * | 2022-01-12 | 2023-09-01 | 四川创安微电子有限公司 | 一种芯片内负升压电路及其充放电方法 |
| CN115497277B (zh) * | 2022-09-13 | 2023-11-03 | 江苏万邦微电子有限公司 | 基于负电源系统的信号传输装置及方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004096702A (ja) * | 2002-02-20 | 2004-03-25 | Mitsubishi Electric Corp | 駆動回路 |
| JP2003259624A (ja) * | 2002-03-06 | 2003-09-12 | Ricoh Co Ltd | 電源供給回路 |
| US7834669B2 (en) * | 2007-12-21 | 2010-11-16 | Nec Electronics Corporation | Semiconductor output circuit for controlling power supply to a load |
| US9143090B2 (en) * | 2009-11-23 | 2015-09-22 | Silicon Works Co., Ltd. | Output voltage stabilization circuit of display device driving circuit |
| JP5516260B2 (ja) | 2010-09-14 | 2014-06-11 | ミツミ電機株式会社 | 負電源制御回路 |
| CN102025352B (zh) * | 2010-11-08 | 2012-10-31 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种迟滞电压比较器 |
| CN103729005A (zh) * | 2012-10-12 | 2014-04-16 | 郑州单点科技软件有限公司 | 一种负压调压电路 |
-
2017
- 2017-06-30 JP JP2017128264A patent/JP6871514B2/ja active Active
-
2018
- 2018-06-27 US US16/020,948 patent/US10296034B2/en active Active
- 2018-06-29 CN CN201810701508.2A patent/CN109213248B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10296034B2 (en) | 2019-05-21 |
| CN109213248A (zh) | 2019-01-15 |
| US20190004558A1 (en) | 2019-01-03 |
| JP2019012383A (ja) | 2019-01-24 |
| CN109213248B (zh) | 2021-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6871514B2 (ja) | 負電源制御回路及び電源装置 | |
| US7061217B2 (en) | Integrated power switching circuit | |
| US7429873B2 (en) | High voltage digital driver with dynamically biased cascode transistors | |
| US7271639B2 (en) | Voltage level converter circuit and semiconductor integrated circuit device | |
| JP4958434B2 (ja) | 電圧選択回路 | |
| US20080084232A1 (en) | Negative voltage detector | |
| US10186958B2 (en) | Input-output circuits | |
| US10243550B2 (en) | High voltage comparator | |
| TWI808173B (zh) | 電壓偵測器 | |
| US6236195B1 (en) | Voltage variation correction circuit | |
| US20230246640A1 (en) | Wide voltage gate driver using low gate oxide transistors | |
| CN109643137B (zh) | 低压参考电流电路 | |
| US10320351B1 (en) | Switch for controlling a gain of an amplifier and method thereof | |
| US5963067A (en) | Reverse current throttling of a MOS transistor | |
| CN107733423B (zh) | 缓冲器电路及应用其的电压产生器 | |
| JP6610223B2 (ja) | 半導体集積回路 | |
| US8441297B2 (en) | PMOS resistor | |
| JP2019213056A (ja) | レベルシフト回路 | |
| JP7486360B2 (ja) | レベルシフト回路 | |
| US20220337158A1 (en) | Voltage conversion circuit having self-adaptive mechanism | |
| US5296754A (en) | Push-pull circuit resistant to power supply and temperature induced distortion | |
| US20060055390A1 (en) | Circuit arrangement with a level shifter and a voltage regulator | |
| US7236030B2 (en) | Method to implement hysteresis in a MOSFET differential pair input stage | |
| US20140375358A1 (en) | High voltage tolerant input buffer | |
| JP4333557B2 (ja) | クランプ回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200604 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210329 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6871514 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |