JP2012088230A - 電圧検出回路 - Google Patents
電圧検出回路 Download PDFInfo
- Publication number
- JP2012088230A JP2012088230A JP2010236477A JP2010236477A JP2012088230A JP 2012088230 A JP2012088230 A JP 2012088230A JP 2010236477 A JP2010236477 A JP 2010236477A JP 2010236477 A JP2010236477 A JP 2010236477A JP 2012088230 A JP2012088230 A JP 2012088230A
- Authority
- JP
- Japan
- Prior art keywords
- type mosfet
- voltage
- current
- detection circuit
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】バンドギャップ電圧を利用した回路や拡散抵抗等の温度特性や絶対値のバラツキや入力電圧依存性が大きい素子を用いずに、正の温度係数が調整可能な電圧検出回路を提供する。
【解決手段】電流コンパレータ部100の第1及び第2のp型MOSFET(MP1,MP2)及び第1のn型MOSFET(MN1)のゲートバイアスを設定するゲートバイアス設定部150の設定によって、第2のn型MOSFET(MN2)に入力電圧が印加されたときに第1のp型MOSFETに流れる電流(IPTAT1)と第1のn型MOSFETに流れる電流との差分が一定となり及び該差分が検出部200に流れる電流と等しくなる。環境温度に関らずに一定の検出精度を得ることができる。
【選択図】図2
【解決手段】電流コンパレータ部100の第1及び第2のp型MOSFET(MP1,MP2)及び第1のn型MOSFET(MN1)のゲートバイアスを設定するゲートバイアス設定部150の設定によって、第2のn型MOSFET(MN2)に入力電圧が印加されたときに第1のp型MOSFETに流れる電流(IPTAT1)と第1のn型MOSFETに流れる電流との差分が一定となり及び該差分が検出部200に流れる電流と等しくなる。環境温度に関らずに一定の検出精度を得ることができる。
【選択図】図2
Description
本発明は電圧検出回路に関し、より詳細には入力される入力電圧が所定の電圧値になったことを検出することが可能な温度補償型の電圧検出回路に関する。
入力される電圧が所定の電圧値になったことを検出することが可能な温度補償型の電圧検出回路として、従来、バンドギャップ電圧を利用した回路が知られていた。しかし、近年の半導体プロセスでは温度補償部にバンドギャップ電圧を利用した回路が使用出来ない場合があり、温度補償にバンドギャップ電圧を用いない温度補償型の電圧検出回路が要求されている。
温度補償にバンドギャップ電圧を利用した回路を用いない温度補償型の電圧検出回路の例としては、図1に示すような回路が知られている(特許文献1参照)。図1に示す回路は、所定の正の温度特性を持つ拡散抵抗と、該抵抗に接続されるn型MOSFETの負の温度係数を持つ閾値電圧と、CMOSを用いることにより、少ない素子数で温度補償がなされた電圧検出を可能にするものである。
図1に示した回路において温度補償を達成するためには、所定の正の温度係数を持つ拡散抵抗が必須となる。拡散抵抗は不純物を拡散させた層で抵抗を形成されるものであり、一般に温度特性、絶対値のばらつきが大きいことから、精度が悪く、入力電圧依存性も有しており、温度補償の精度低下の原因となるため好ましくない。
そこで、本発明の目的とするところは、温度補償にバンドギャップ電圧を利用した回路や、拡散抵抗等の温度特性や絶対値のバラツキや入力電圧依存性が大きい素子を用いず、正の温度係数を調整することの可能な電圧検出回路を提供することである。
本発明者は上記課題を解決するために鋭意検討した結果、第1の基準電圧及び第2の基準電圧の間に結合される電流コンパレータ部であって、前記第1及び第2の基準電圧に夫々のソースが結合される第1のp型MOSFET及び第1のn型MOSFETと、ソースが前記第1のp型MOSFETのドレインに、ドレインが前記第1のn型MOSFETのドレインに接続される第2のP型MOSFETとからなる電流コンパレータ部と、ゲートが電圧入力端子(VIN)に接続され、ドレインが前記第1のp型MOSFETと前記第2のp型MOSFETの接続ノードに接続される第2のn型MOSFETからなる検出部と、を備えた電圧検出回路であって、前記第1及び第2のp型MOSFET及び前記第1のn型MOSFETのゲートバイアスを設定する設定手段を備え、該ゲートバイアスの設定によって、第2のn型MOSFETに入力電圧が印加されたときに前記第1のp型MOSFETに流れる電流と前記第1のn型MOSFETに流れる電流との差分が一定となり及び該差分が前記検出部に流れる電流と等しくなるようにしたことを特徴とする電圧検出回路により、上記目的を達成し得ることを見出し本発明を完成させた。
本発明の電圧検出回路によれば温度補償にバンドギャップ電圧を利用した回路や、拡散抵抗等の温度特性や絶対値のバラツキや入力電圧依存性が大きい素子を用いずに、正の温度係数が調整可能な電圧検出回路を提供することが可能になる。
〔第1実施形態〕
図2は本発明に係る第1実施形態の電圧検出回路の回路図であり、本発明のコンセプトを具現する基本形を示す。
図2は本発明に係る第1実施形態の電圧検出回路の回路図であり、本発明のコンセプトを具現する基本形を示す。
図2に示す電圧検出回路は、電流コンパレータ部100,ゲートバイアス設定部150,検出部200からなる。電流コンパレータ部100は、ソースが第1の基準電圧(V1)に接続される第1のp型MOSFET(MP1)と、ソースが第1のp型MOSFETのドレインに接続される第2のP型MOSFET(MP2)と、ソースが第2の基準電圧(V2)に接続される第1のn型MOSFET(MN1)とからなり、第2のp型MOSFETのドレインと第1のn型MOSFETのドレインの間のノードを電圧VDETが出力される出力端子(OUT)とする。検出部200は、ゲートが入力電圧(VIN)に接続され、ドレインが第1のp型MOSFETと第2のp型MOSFETの接続ノードに接続される第2のn型MOSFET(MN2)からなる。この電圧検出回路においては、後述するゲートバイアス設定部150の機能により、第1のp型MOSFET(MP1)に環境温度に対して正の温度係数を有する第1のPTAT電流(IPTAT1)を流し、第1のn型MOSFET(MN1)に環境温度に対して正の温度係数を有する第2のPTAT電流(IPTAT2)を流し、第2のn型MOSFET(MN2)に検出電圧を加えたときに検出部200に流れる電流(I1)が、第1のPTAT電流(IPTAT1)と第2のPTAT電流(IPTAT2)の差分であとるように動作する。
第2のn型MOSFET(MN2)に電圧入力端子(VIN)より検出電圧を加えたときに検出部200に流れる電流(I1)が、第1のPTAT電流(IPTAT1)と第2のPTAT電流(IPTAT2)の差分であるとは、I1とIPTAT1−IPTAT2とが、環境温度によらず一定になることを意味する。I1とIPTAT1−IPTAT2とは完全に一定になることが好ましいが、電圧検出回路の温度補償が実効的に十分達成される範囲で略一定であればよい。
第1のPTAT電流(IPTAT1)および第2のPTAT電流(IPTAT2)は、環境温度に応じてゲートバイアス設定部150が第1のp型MOSFETおよび第1のn型MOSFET(MN1)のゲートバイアスをそれぞれ変化させることで発生させることが可能である。第2のn型MOSFET(MN2)に検出電圧を加えたときに検出部200に流れる電流(I1)が、環境温度によらず第1のPTAT電流(IPTAT1)と第2のPTAT電流(IPTAT2)の差分となるようなゲートバイアスが、ゲートバイアス設定部150によって設定される。
〔第1実施形態の改良形〕
図3は、図2に示した第1実施形態の基本形の改良形である、ゲートバイアス設定部150をカレントミラー回路300とPTAT電流源400で構成した実施例を示す。
図3は、図2に示した第1実施形態の基本形の改良形である、ゲートバイアス設定部150をカレントミラー回路300とPTAT電流源400で構成した実施例を示す。
環境温度によって流れる電流が変化する自己バイアス生成回路であるPTAT電流源400を用いることで、ゲートバイアス設定部150は、精度よく簡易に第1のPTAT電流(IPTAT1)と第2のPTAT電流(IPTAT2)を発生させることができる。カレントミラー回路300の構成要素となる第1及び第2のp型MOSFET(MP1,MP2)のトランジスタサイズを調整することで、第2のn型MOSFET(MN2)に検出電圧を加えたときに検出部200に流れる電流(I1)が、環境温度によらず第1のPTAT電流(IPTAT1)と第2のPTAT電流(IPTAT2)の差分となるような所望の値に調整することが可能となる。また、カレントミラー回路300の電流比率を調整することで、温度係数の調整が容易となるため好ましい。
なお、自己バイアス生成回路であるPTAT電流源400としては、公知のものを使用することが可能であり、例えば図4(a)〜(d)に示すような回路を用いることが出来る。いずれの場合も次式(1)で表される環境温度に対して正の温度係数を有するIPTAT電流を流すことが可能になる。
上に示した実施形態において回路構成を簡略化するためには、第1の基準電圧(V1)が入力電圧であり、且つ、第2の基準電圧(V2)がグラウンド電位であることが好ましい。
V1=VIN且つV2=0である場合、入力電圧(VIN)が0VのときはV1=V2=0となり電流コンパレータ部100が動作しない。そのため、入力電圧が所定の検出電圧に達する前の状態の出力がHIGHとなり、所定の検出電圧に達した後の出力がLOWになるような場合、電流コンパレータ部100が動作可能になる入力電圧を超えたところから検出を開始することが好ましい。
図3に示した改良形は、検出部200の第2のn型MOSFET(MN2)のソースとグラウンドの間に検出値調整部510を備えている。
検出値調整部510は、第1の基準電圧(V1)が入力電圧であり、且つ、第2の基準電圧(V2)がグラウンド電位である場合に、誤検出防止のために設けることができる。
検出値調整部510の具体的構成として例えば図5に示す例を挙げることができ、これらの例のいずれかを選択して実施することが好ましい。
図5(a)の例では、検出部200が、アノードが第2のn型MOSFETのソースに接続され、カソードがグラウンドに接続されるダイオード511で構成される検出値調整部510を備えることができる。図5(b)の例では、検出部200が、一端が第2のn型MOSFETのソースに接続され、他端がグラウンドに接続されるn型MOSFET522のバックダイオード512で構成される検出値調整部510を備えることができる。図5(c)の例では、検出部200が、一端が第2のn型MOSFETのソースに接続され、他端がグラウンドに接続されるp型MOSFET523のバックダイオード513で構成される検出値調整部510を備えることができる。図5(d)の例では、検出部200が、エミッタが第2のn型MOSFETのソースに接続され、ベースとコレクタがグラウンドに接続されるpnpトランジスタ514で構成される検出値調整部510を備えることができる。
上記構成のいずれかを有する検出値調整部510を有することにより、第1の基準電圧(V1)が入力電圧であり、且つ、第2の基準電圧(V2)がグラウンド電位である場合であっても、IPTAT1、IPTAT2が生成され始める入力電圧レベルまでは第2のn型MOSFETが動作しないように調整することが可能であり、誤検出を防止することが出来る。
なお、検出部200が検出値調整部510を有する場合であって、検出値調整部510に流れる電流が環境温度依存性を有する場合は、第2のn型MOSFETの温度依存性および検出値調整部510の温度依存性の両方を考慮して、第2のn型MOSFET(MN2)に検出電圧を加えたときに検出部200に流れる電流(I1)が、第1のPTAT電流(IPTAT1)と第2のPTAT電流(IPTAT2)の差分となるように、ゲートバイアス設定部150により第1のPTAT電流(IPTAT1)と第2のPTAT電流(IPTAT2)を設定する。
次に、図2に示した電圧検出回路の動作について説明をする。
<前提条件>
図2に示した電圧検出回路では、IPTAT1>IPTAT2となるように環境温度に対して正の温度係数を有するPTAT電流を流すように、ゲートバイアス設定部150により設定をした。また、出力端子(OUT)から分岐させた信号線に電流が流れるときは出力がHIGH、該信号線に電流が流れないときは出力がLOWとなることを利用して電圧検出を行った。
図2に示した電圧検出回路では、IPTAT1>IPTAT2となるように環境温度に対して正の温度係数を有するPTAT電流を流すように、ゲートバイアス設定部150により設定をした。また、出力端子(OUT)から分岐させた信号線に電流が流れるときは出力がHIGH、該信号線に電流が流れないときは出力がLOWとなることを利用して電圧検出を行った。
<動作>
電圧入力端子の入力電圧(VIN)が0Vのときは第2のn型MOSFET(NM2)のゲートには0Vの電圧がかかるため、第2のn型MOSFET(NM2)はオフとなる。
電圧入力端子の入力電圧(VIN)が0Vのときは第2のn型MOSFET(NM2)のゲートには0Vの電圧がかかるため、第2のn型MOSFET(NM2)はオフとなる。
一方、IPTAT1>IPTAT2の設定より、出力端子(OUT)から分岐させた信号線に電流が流れるので出力はHIGHとなる。
入力電圧(VIN)が上昇していき、第2のn型MOSFET(NM2)の閾値電圧を超えると、第2のn型MOSFET(NM2)がオンし第2のn型MOSFET(NM2)に電流が流れ始める。
第2のn型MOSFETに電流が流れ始めると、第1のp型MOSFET(MP1)から第2のn型MOSFET(MN2)側に流れていた電流のうち、第2のn型MOSFET(MN2)に流れる電流分が検出部200側に流れる。
入力電圧(VIN)が更に上昇し、所定の検出電圧に達すると、第2のp型MOSFET(MP2)と第1のN型MOSFET(MN1)に流れる電流が同じになり、出力端子(OUT)から分岐させた信号線に電流が流れなくなり出力はLOWとなる。
ここでもし、第1のp型MOSFETに流す電流と第1のn型MOSFETに流す電流が固定値であると、図6(a)に示すように、環境温度が上昇して第2のn型MOSFET(MN2)の閾値電圧Vthが低下した場合、所定の検出電圧よりも低い入力電圧で第1のp型MOSFETに流す電流と第1のn型MOSFETに流す電流の差分に相当するドレイン電流が流れてしまい、本来検出すべき入力電圧値よりも低い電圧値で第2のn型MOSFETに電流が流れてしまうため、結果として、本来検出すべき入力電圧値よりも低い電圧値で出力端子(OUT)から分岐させた信号線に電流が流れなくなり出力はLOWになり、環境温度によってばらつきが大きく検出値精度が低下してしまう。
そこで、本発明の第1実施形態の電圧検出回路によれば、第1のPTAT電流(IPTAT1)と第2のPTAT電流(IPTAT2)がそれぞれ環境温度に対して正の温度係数を有するため、環境温度が上昇すると、図6(b)に示すように第1のPTAT電流(IPTAT1)と第2のPTAT電流(IPTAT2)の差分が増大する。そして、第2のn型MOSFET(MN2)に検出電圧を加えたときに検出部200に流れる電流(I1)と第1のPTAT電流(IPTAT1)と第2のPTAT電流(IPTAT2)の差分が一致するように、環境温度に応じて第1のPTAT電流(IPTAT1)と第2のPTAT電流(IPTAT2)が定められるので、環境温度の変動により第2のn型MOSFET(MN2)の閾値電圧Vthが変動したとしても、環境温度にかかわらず入力電圧が所定の検出電圧のときに出力端子(OUT)から分岐させた信号線に電流が流れなくなり出力がLOWになるため、環境温度によって検出値精度を損なうことがない。
すなわち、本発明に係る電圧検出回路は、温度補償用の素子にバイポーラトランジスタを用いず、且つ、温度補償用の素子が入力電圧依存性を有さない電圧検出回路となっている。
なお、上記説明はVINが0Vから上昇していく過程における本発明回路による所定の電圧検出の動作を例に説明したが、VINが下降していく過程における所定の電圧検出の動作においても、本発明回路は同様の効果を奏する。
〔第2実施形態〕
図7は本発明に係る第3実施形態の電圧検出回路の回路図である。図7に示した回路は、図3に示した電圧検出回路の変形例に、第3のp型MOSFET(MP3)及び第3のn型MOSFET(MN3)を追加した構成により、検出部にヒステリシス特性を持たせたものである。
図7は本発明に係る第3実施形態の電圧検出回路の回路図である。図7に示した回路は、図3に示した電圧検出回路の変形例に、第3のp型MOSFET(MP3)及び第3のn型MOSFET(MN3)を追加した構成により、検出部にヒステリシス特性を持たせたものである。
第3のp型MOSFET(MP3)のゲートが出力端子(OUT)に接続され、ソースが第2のn型MOSFET(MN2)のソースに接続され、ドレインが第2のn型MOSFET(MN2)のソースに接続される。第3のn型MOSFET(MN3)のゲートが第2のn型MOSFET(MN2)のゲートに接続され、ドレインが第2のn型MOSFET(MN2)のソースに接続され、ソースが前述した構成の検出値調整部510に接続される。
第3のp型MOSFET(MP3)及び第3のn型MOSFET(MN3)を更に備える本実施形態によれば、検出部がヒステリシス特性を有するので、入力電圧に対する検出信号の応答速度が向上し、かつ、検出電圧付近での入力電圧からのノイズ耐量性も向上するという効果を奏する。
〔第3実施形態〕
図8は本発明に係る第4実施形態の電圧検出回路の回路図である。図8に示した回路は、図3に示した電圧検出回路の変形例において、出力端子(OUT)と電圧入力端子との間に容量素子Cを追加した構成により、耐ノイズのためのフィルタ特性を持たせたものである。
図8は本発明に係る第4実施形態の電圧検出回路の回路図である。図8に示した回路は、図3に示した電圧検出回路の変形例において、出力端子(OUT)と電圧入力端子との間に容量素子Cを追加した構成により、耐ノイズのためのフィルタ特性を持たせたものである。
出力端子(OUT)と電圧入力端子との間に容量素子Cを備える本実施形態によれば、入力電圧が一瞬だけ検出電圧を超える(または一瞬だけ検出電圧を下回る)ようなノイズをフィルタリングして該ノイズを無視することが可能になり、ノイズ耐性が高まるため好ましい。
本発明の電圧検出回路は、入力電圧レベルの検出や、リファレンス電流またはリファレンス電圧安定レベルの判定のための電圧検出回路として好適に用いることが出来る。
100 電流コンパレータ部
150 ゲートバイアス設定部
200 検出部
300 カレントミラー回路
400 PTAT電流源
510 検出値調整部
150 ゲートバイアス設定部
200 検出部
300 カレントミラー回路
400 PTAT電流源
510 検出値調整部
Claims (6)
- 第1の基準電圧(V1)及び第2の基準電圧(V2)の間に結合される電流コンパレータ部であって、前記第1及び第2の基準電圧に夫々のソースが結合される第1のp型MOSFET(MP1)及び第1のn型MOSFET(MN1)と、ソースが前記第1のp型MOSFETのドレインに、ドレインが前記第1のn型MOSFETのドレインに接続される第2のP型MOSFET(MP2)とからなる電流コンパレータ部と、
ゲートが電圧入力端子(VIN)に接続され、ドレインが前記第1のp型MOSFETと前記第2のp型MOSFETの接続ノードに接続される第2のn型MOSFET(MN2)からなる検出部と、
を備えた電圧検出回路であって、
前記第1及び第2のp型MOSFET(MP1,MP2)及び前記第1のn型MOSFET(MN1)のゲートバイアスを設定する設定手段を備え、
該ゲートバイアスの設定によって、第2のn型MOSFET(MN2)に入力端子より電圧が印加されたときに前記第1のp型MOSFETに流れる電流(IPTAT1)と前記第1のn型MOSFETに流れる電流との差分が一定となり及び該差分が前記検出部に流れる電流と等しくなるようにしたことを特徴とする電圧検出回路。 - 請求項1に記載の電圧検出回路において、
前記設定手段は、環境温度に対して正の温度係数を有する電流を発生させるPTAT電流源、及び、前記PTAT電流源に接続されるカレントミラー回路であって前記第1及び第2のp型MOSFET(MP1,MP2)及び前記第1のn型MOSFET(MN1)を構成要素として含むカレントミラー回路を備えることで、環境温度に対して正の温度係数を有する第1のPTAT電流(IPTAT1)を前記第1のp型MOSFET(MP1)に流し及び環境温度に対して正の温度係数を有す第2のPTAT電流(IPTAT2)を前記第1のn型MOSFET(MN1)に流すことを特徴とする電圧検出回路。 - 請求項1または2に記載の電圧検出回路において、
前記第1の基準電圧が前記入力電圧であり、前記第2の基準電圧がグラウンド電位であることを特徴とする電圧検出回路。 - 請求項3に記載の電圧検出回路において、
前記検出部が、アノードが第2のn型MOSFET(MN2)のソースに接続されカソードがグラウンドに接続されるダイオード、一端が第2のn型MOSFET(MN2)のソースに接続され他端がグラウンドに接続されるn型MOSFET若しくはp型MOSFETのバックダイオード、及び、エミッタが第2のn型MOSFET(MN2)のソースに接続されベースとコレクタがグラウンドに接続されるpnpトランジスタ、からなる群より選択されたいずれかから構成される検出値調整部を含むことを特徴とする電圧検出回路。 - 請求項4に記載の電圧検出回路において、更に、
ゲートが前記出力端子に接続され、ソースが前記第2のn型MOSFET(MN2)のソースに接続され、ドレインが第2のn型MOSFET(MN2)のソースに接続される第3のp型MOSFET(MP3)と、
ゲートが第2のn型MOSFET(MN2)のゲートに接続され、ドレインが第2のn型MOSFET(MN2)のソースに接続され、ソースが前記検出値調整部に接続される第3のn型MOSFET(MN3)と、
を備えることを特徴とする電圧検出回路。 - 請求項1〜5のいずれか一項に記載の電圧検出回路において、更に、
前記出力端子と前記入力端子の間に接続された容量素子を備えることを特徴とする電圧検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010236477A JP2012088230A (ja) | 2010-10-21 | 2010-10-21 | 電圧検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010236477A JP2012088230A (ja) | 2010-10-21 | 2010-10-21 | 電圧検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012088230A true JP2012088230A (ja) | 2012-05-10 |
Family
ID=46260000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010236477A Withdrawn JP2012088230A (ja) | 2010-10-21 | 2010-10-21 | 電圧検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012088230A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103412606A (zh) * | 2013-07-18 | 2013-11-27 | 电子科技大学 | 一种带隙基准电压源 |
CN103760400A (zh) * | 2014-01-08 | 2014-04-30 | 东北电力大学 | 基于广域量测系统的电压稳定在线监测方法 |
WO2022235216A1 (zh) * | 2021-05-07 | 2022-11-10 | 脸萌有限公司 | 集成电路内部电压检测电路、检测方法以及集成电路 |
-
2010
- 2010-10-21 JP JP2010236477A patent/JP2012088230A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103412606A (zh) * | 2013-07-18 | 2013-11-27 | 电子科技大学 | 一种带隙基准电压源 |
CN103760400A (zh) * | 2014-01-08 | 2014-04-30 | 东北电力大学 | 基于广域量测系统的电压稳定在线监测方法 |
WO2022235216A1 (zh) * | 2021-05-07 | 2022-11-10 | 脸萌有限公司 | 集成电路内部电压检测电路、检测方法以及集成电路 |
TWI818534B (zh) * | 2021-05-07 | 2023-10-11 | 開曼群島商臉萌有限公司 | 積體電路內部電壓檢測電路、檢測方法以及積體電路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8451571B2 (en) | Overheat protection circuit and power supply integrated circuit | |
JP4807074B2 (ja) | 温度検出回路及び温度検出方法 | |
US8076959B2 (en) | Circuits and methods for voltage detection | |
WO2005081385A1 (ja) | 電流方向検出回路及びそれを備えたスイッチングレギュレータ | |
JP2012203673A (ja) | ボルテージレギュレータ | |
JP4636461B2 (ja) | 電源電圧監視回路、および該電源電圧監視回路を備える電子回路 | |
TWI428610B (zh) | 過電流偵測電路及過電流偵測方法 | |
JP2009189006A (ja) | 光受信回路 | |
TW201347372A (zh) | 啟動電路及帶隙電壓產生裝置 | |
JP2012088230A (ja) | 電圧検出回路 | |
JP5677231B2 (ja) | 半導体装置 | |
JP4181587B2 (ja) | ヒステリシス特性を有する電圧比較回路 | |
JP5535608B2 (ja) | 電圧変化検知装置 | |
JP5272467B2 (ja) | 基準電圧発生回路およびリセット回路を内蔵した半導体集積回路 | |
JP6658269B2 (ja) | 過電流検出回路 | |
JP2004030064A (ja) | 基準電圧回路 | |
JP2015211345A (ja) | 電源電圧監視回路、および該電源電圧監視回路を備える電子回路 | |
US20160233208A1 (en) | Overheat detection circuit and power supply apparatus | |
KR20170113198A (ko) | 전류 검출 회로 | |
JP4492003B2 (ja) | 電流検出回路 | |
US10175714B2 (en) | Enable signal generation circuit | |
CN109506776B (zh) | 光电传感器 | |
JP4908889B2 (ja) | 低電圧検出回路 | |
KR102658159B1 (ko) | 과열 보호 회로 및 이것을 구비한 반도체 장치 | |
JP4970200B2 (ja) | 電圧検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140107 |