JP5677231B2

JP5677231B2 - 半導体装置

Info

Publication number: JP5677231B2
Application number: JP2011167184A
Authority: JP
Inventors: 吉田　寛; 寛吉田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-07-29
Filing date: 2011-07-29
Publication date: 2015-02-25
Anticipated expiration: 2031-07-29
Also published as: JP2013030091A

Description

本発明は半導体装置に関し、より具体的には定電圧を生成する回路を搭載した半導体装置に関する。

図７に、第１の従来技術に係る基準電圧回路１０の回路図を示す。基準電圧回路１０の出力は例えば比較回路等の基準電圧として用いられる。

基準電圧回路１０では、逆バイアス電流に対するツェナーダイオード１２の降伏電圧（ツェナー電圧とも称される）の安定性を利用している。すなわち、ツェナーダイオード１２の降伏電圧は電源１４の出力電圧に対する依存性が少ないので、逆バイアスされたツェナーダイオード１２は安定化電源として利用可能である。そして、基準電圧回路１０では、そのような安定化電圧を抵抗１６，１８で分圧して、所望の基準電圧出力を得ている。ツェナーダイオード１２を安定化電源として利用することにより、回路規模が小さくて済む。

また、基準電圧回路１０では、ツェナーダイオードに対してダイオード２０，２２が直列に設けられている。これによれば、ツェナーダイオードの降伏電圧が持つ正の温度特性が、ダイオード２０，２２の順方向電圧（順方向バイアス電圧とも称される）が持つ負の温度特性によって、緩和あるいは相殺される。なお、図７では各ダイオード２０，２２が、コレクタとベースを接続した形態のＮＰＮトランジスタによって構成されている（トランジスタの当該接続形態はコレクタベースショート、ダイオード接続等と表現される場合がある）。

ここで、温度特性が正であるという表現は、着目する物理量（ここではダイオードの降伏電圧または順方向電圧）が素子温度の上昇に伴って増大する傾向を言うものとする。換言すれば、着目する物理量に関して素子温度上昇に伴う変化量（あるいは変化係数）が正値である場合、その温度特性は正であると表現する。

これに対し、温度特性が負であるという表現は、着目する物理量が素子温度の上昇に伴って減少する傾向を言うものとする。換言すれば、着目する物理量に関して素子温度上昇に伴う変化量が負値である場合、その温度特性は負であると表現する。

また、着目する物理量に関して素子温度上昇に伴う変化量が実質的に零である場合、温度特性は零である、あるいは、その温度特性は平坦（またはフラット）である、あるいは、着目する物理量は温度依存性が無い、と表現するものとする。

ところで、一般に、ＰＮ接合を逆バイアスした際の降伏現象を利用する定電圧素子をツェナーダイオードと総称するが、降伏現象にはツェナー降伏とアバランシェ降伏の２種類がある。

ツェナー降伏は、高濃度ドープされたＰＮ接合が逆バイアスされた際、ＰＮ接合に発生する薄い空乏層を、電子や正孔が、量子力学的なトンネル効果によって通り抜けることによって発生する。ツェナー降伏では、降伏電圧の温度特性は負である。

他方、アバランシェ降伏は、逆バイアスされたＰＮ接合に発生する強い電界で起こる電子雪崩現象によって発生する。アバランシェ降伏では、降伏電圧の温度特性は正である。

ツェナーダイオードでは一般的に上記２つの降伏現象が同時に発生しているが、常温において、降伏電圧が約５Ｖよりも低い場合はツェナー降伏が支配的であり、降伏電圧が約５Ｖよりも高い場合はアバランシェ降伏が支配的である。つまり、降伏電圧が約５Ｖよりも低いダイオードでは温度特性が負となり、逆に降伏電圧が約５Ｖよりも高いダイオードでは温度特性は正となる（特許文献１の図６参照）。また、これらの境界となる約５Ｖ近辺に降伏電圧を持つダイオードでは、温度特性はほぼ平坦になる。

なお、負の温度特性を持つツェナーダイオードのみを狭義にツェナーダイオードと称し、正の温度特性を持つツェナーダイオードは特にアバランシェダイオードと称される場合がある。

図８に、第２の従来技術に係る定電圧回路５０の回路図を示す。図８に示される定電圧回路５０の構成は特許文献１の図１に記載されている。定電圧回路５０では、降伏電圧（ツェナー電圧）が正の温度特性を持つツェナーダイオード１０４と、順方向電圧が負の温度特性をもつダイオード２０３とが直列接続されている。特許文献１では、差動増幅器１００から平坦な温度特性の定電圧が出力するように、両ダイオード１０４，２０３の温度特性をキャンセルする旨が述べられている。

定電圧回路５０では、ダイオード２０３に発生する電圧を所望の値に抵抗分割する回路構成となっているので、ツェナーダイオード１０４の温度特性の絶対値をダイオード２０３の温度特性の絶対値より小さくする必要がある。すなわち、特許文献１の段落００１９によれば、ツェナーダイオード１０４およびダイオード２０３の温度特性をΔＶｚ，ΔＶｄとして、｜ΔＶｚ｜≦｜ΔＶｄ｜という式（特許文献１の式（１２））が挙げられている。そして、この式（１２）を満たすようにツェナーダイオード１０４に流れるＩｚが決定される。

なお、図８の定電圧回路５０において、Ｖｚはツェナーダイオード１０４の両端電圧（ツェナー電圧）であり、Ｖｄはダイオード２０３の両端電圧（順方向電圧）である。また、Ｖ₊は非反転入力端子電圧であり、Ｖ_-は反転入力端子電圧である。また、１０１，１０２，１０３，２０１，２０２は固定抵抗体であり、それぞれ抵抗値Ｒ１１，Ｒ１２，Ｒ１３，Ｒ２１，Ｒ２２を有している。また、２００は温度特性調整手段であり、２１０は分圧回路である。

特開２０００−３３０６５５号公報

第１の従来技術に係る基準電圧回路１０（図７参照）では、ツェナーダイオード１２の製造ばらつきによって、ツェナーダイオード１２による上記安定化電圧や、基準電圧回路１０から出力される基準電圧が、製品個体ごとにばらついてしまうという問題がある。

第１の従来技術に係る基準電圧回路１０（図７参照）では、ツェナーダイオード１２の降伏電圧が持つ正の温度特性を、ダイオード２０，２２の順方向電圧が持つ負の温度特性によって緩和する。このため、温度特性を十分に緩和するため、さらには完全に相殺するためには、ツェナーダイオード１２による正の温度特性の大きさと、ダイオード２０，２２による負の温度特性の大きさとを、揃える必要がある。

しかし、ダイオード１２，２０，２２のそれぞれが固有の温度特性を持つので、そのような固有の温度特性を組み合わせても、大きさが同じ（つまり相殺し合う）正および負の温度特性を選定できるとは限らない。また、ツェナーダイオード１２およびダイオード２０，２２の製造ばらつきも考慮すると、上記の正および負の温度特性の大きさを揃えるのは、さらに難しい。

また、第２の従来技術に係る定電圧回路５０については、当該定電圧回路５０を集積回路上に適用しようとする場合に問題が生じる。

すなわち、一般的な集積回路に集積可能なツェナーダイオードの降伏電圧は例えば６〜７Ｖと比較的高い。上記のように、降伏電圧が５Ｖ以上のツェナーダイオードでは、アバランシェ降伏が支配的であり、その温度特性は正を示す。具体的な数値例を挙げると、ダイオードの順方向電圧の温度特性は約−２ｍＶ／℃程度であるのに対し、降伏電圧が６〜７Ｖ程度のツェナーダイオードの温度特性は＋２．５〜３ｍＶ／℃程度である。このため、定電圧回路５０を集積回路上に構成しようとしても、特許文献１の上記式（１２）、すなわち｜ΔＶｚ｜≦｜ΔＶｄ｜という関係式を満たすことができない。つまり、定電圧回路５０の集積回路化は実現することができない。

仮にツェナー電圧が５Ｖ近辺になるような特別なウエハプロセスを実現したとしても、ツェナー電圧の製造ばらつきによってツェナー電圧が６Ｖ程度まで上振れしてしまうと上記式（１２）を満たさなくなってしまう。この場合、歩留まり低下等に繋がる。

また、定電圧回路５０は、いわゆるセルフバイアス構造になっている。すなわち、差動増幅器１００の出力によってダイオード２０３やツェナーダイオード１０４を駆動し、そしてそれらに発生する電圧が差動増幅器１００の入力にフィードバックされる。一般に、セルフバイアス構造は電源投入時等のように出力が零ボルト近辺でも安定動作してしまうので、起動回路を別途用意する必要がある。このため、回路規模が大きくなりがちである。

また、定電圧回路５０はフィードバックループによるセルフバイアスを利用するので、負荷変動や電源電圧変動といった外来要因に対する応答性は、差動増幅器１００の応答特性に依存する。一般に差動増幅器の応答性と安定性はトレードオフの関係にあるため、差動増幅器の適切な設計、選択等を行わなければ、定電圧の安定性が低くなってしまう。さらには、回路全体が発振してしまう恐れがある。

また、差動増幅器１００自体のオフセットや温度ドリフトも、定電圧性や回路安定性に影響を及ぼす場合がある。

また、一般に差動増幅器の電流出力能力はせいぜい数１０ｍＡ程度であるので、定電圧回路５０は重い負荷の駆動には向かないと考えられる。

本発明は、ツェナーダイオードの製造ばらつき等が出力定電圧（次段回路で基準電圧として用いられる）の温度特性に及ぼす影響を低減可能であるとともに、当該出力定電圧の温度特性の平坦性を向上可能な基準電圧回路を提供することを目的とする。

また、本発明は、回路規模の増大を抑制しつつ優れた起動性、応答性および安定性を実現可能な基準電圧回路を提供することを目的とする。

本発明の一態様によれば、次段回路で基準電圧として用いられる定電圧を生成する基準電圧回路を含んだ半導体装置が提供される。前記基準電圧回路は、降伏電圧が正の温度特性を持つツェナーダイオードと、前記ツェナーダイオードのカソードの側に直列接続されておりそれぞれの順方向電圧が負の温度特性を持つ複数のダイオードと、前記ツェナーダイオードおよび前記複数のダイオードをバイアスする定電流源と、前記複数のダイオードのうちで最も高電位側のダイオードのアノードと前記複数のダイオードのうちで最も低電位側のダイオードのカソードとの間に、前記複数のダイオードに対して並列的に設けられた分圧回路とを含む。前記分圧回路は、前記最も高電位側のダイオードの側に設けられた高電位側分圧抵抗と、前記最も低電位側のダイオードの側に設けられた低電位側分圧抵抗と、前記高電位側分圧抵抗と前記低電位側分圧抵抗との間に設けられており、フィードバックループに接続されることなく前記次段回路へ接続されることにより前記次段回路へ前記基準電圧である前記定電圧を出力する分圧点とを有する。前記分圧点における前記定電圧が平坦な温度特性を持つように前記高電位側分圧抵抗および前記低電位側分圧抵抗の抵抗値が設定されている。

上記の一態様によれば、分圧回路の出力電圧（次段回路で基準電圧として用いられる）が平坦な温度特性を持つように分圧比が設定されている。ここで、分圧回路は、ツェナーダイオードと複数のダイオードとの直列接続構造に対して並列的に設けられているのではなく、複数のダイオードに対して並列的に設けられている。このため、ツェナーダイオードの降伏電圧が持つ正の温度特性を、複数のダイオードの順方向電圧が持つ負の温度特性によって、相殺する必要がない。つまり、上記の正および負の温度特性の大きさを揃える必要がない。したがって、ツェナーダイオードの製造ばらつき等の影響を低減することができる。

また、複数のダイオードのうちで最も低電位側（すなわちツェナーダイオードに最も近い側）のダイオードのカソード電圧は、ツェナーダイオードの降伏電圧と同様に、正の温度特性を示す。他方、複数のダイオードのうちで最も高電位側のダイオードのアノード電圧は、各ダイオードの順方向電圧が持つ負の温度特性の合計によって、負の温度特性を示す。したがって、分圧回路は、正の温度特性を持つ電圧と負の温度特性を持つ電圧との間で、分圧出力電圧を生成することになる。つまり、分圧出力電圧の温度特性は、分圧比の選定によって、負値から正値までの範囲（しかもこの範囲は連続的である）の中で選定可能である。このため、分圧出力電圧の温度特性を精度良く零に設定することができる。換言すれば、出力電圧の温度特性の平坦性を向上することができる。

また、分圧点はフィードバックループに接続されることなく次段回路へ接続される。すなわち、上記の一態様に係る基準電圧回路はセルフバイアス構造を採用していない。このため、セルフバイアス構造に比べて起動性に優れる。また、セルフバイアス構造に設けられる起動回路が必要ないので、回路規模が小さくて済む。また、セルフバイアス構造で用いられる差動増幅器に起因した問題、すなわち応答性と安定性の問題が生じない。つまり、セルフバイアス構造に比べて優れた応答性と安定性が得られる。

本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

実施の形態１に係る基準電圧回路を例示する回路図である。実施の形態１に係る他の基準電圧回路を例示する回路図である。実施の形態１に係る基準電圧回路に関連して分圧出力の温度特性を概説するグラフである。実施の形態２に係る基準電圧回路を例示する回路図である。実施の形態３に係る基準電圧回路を例示する回路図である。実施の形態４に係る比較回路を例示する回路図である。第１の従来技術に係る基準電圧回路の回路図である。第２の従来技術に係る定電圧回路の回路図である。

＜実施の形態１＞
図１に、実施の形態１に係る基準電圧回路３００の回路図を例示する。基準電圧回路３００は所定の定電圧Ｖ０を生成して出力する回路であり、ここでは基準電圧回路３００の一部または全部が半導体集積回路として形成される場合を例示する。このとき、基準電圧回路３００はそれ単独で、あるいは他の半導体部品（基準電圧回路３００とともに同じ半導体基板に形成されていてもよいし、基準電圧回路３００とは別の同じ半導体基板に形成されていてもよい）とともに、半導体装置を構成する。

基準電圧回路３００の出力定電圧Ｖ０は例えば各種電圧のレベルを判別するための基準電圧として利用される。より具体的には、当該基準電圧Ｖ０は、例えばパワーＭＯＳ−ＦＥＴやＩＧＢＴの駆動を制御する回路に設けられる異常検出回路、保護回路等において、判定基準値を提供する。そのような応用例は実施の形態４で後述する。

図１に例示の基準電圧回路３００は、ツェナーダイオード３０２と、直列接続された複数のダイオード（ここでは３つのダイオードが例示される）３０４，３０６，３０８と、定電流源３１０と、ＮＰＮトランジスタ３１４と、抵抗３１６，３１８とを含んでいる。特に、ツェナーダイオード３０２の降伏電圧は正の温度特性を持ち、ダイオード３０４，３０６，３０８のそれぞれの順方向電圧は負の温度特性を持っている。

図１の例によれば、ツェナーダイオード３０２のアノードはＧＮＤ電位に接続されており、ツェナーダイオード３０２のカソードはダイオード３０４のカソードに接続されている。図１の例では、ダイオード３０４は、ＮＰＮトランジスタのコレクタとベースを互いに接続することによって構成されるＰＮ接合ダイオードで以て、具現化されている。ダイオード３０６，３０８も同様に、いわゆるダイオード接続されたＮＰＮトランジスタで構成されている。なお、ダイオード３０４，３０６，３０８のうちの一部または全部を、いわゆる通常のＰＮ接合ダイオードで構成することも可能である。

ダイオード３０４のアノードはダイオード３０６のカソードに接続されており、ダイオード３０６のアノードはダイオード３０８のカソードに接続されている。ダイオード３０８のアノードは定電流源３１０の電流出力端に接続されており、定電流源３１０の電流入力端は電源電位３１２（以下、電源３１２とも称する）に接続されている。

また、電源３１２および定電流源３１０の電流入力端はＮＰＮトランジスタ３１４のコレクタに接続されている。ＮＰＮトランジスタ３１４のベースは定電流源３１０の電流出力端およびダイオード３０８のアノードに接続されており、ＮＰＮトランジスタ３１４のエミッタは抵抗３１６の一端に接続されている。抵抗３１６の他端は抵抗３１８の一端に接続されており、抵抗３１８の他端はダイオード３０４のカソードおよびツェナーダイオードのカソードに接続されている。抵抗３１６，３１８の接続点ｚの電圧が、出力定電圧（すなわち基準電圧）Ｖ０として、基準電圧回路３００から出力される。

ここで、抵抗３１６，３１８の接続点ｚはフィードバックループ（より具体的には、ダイオード３０２，３０４，３０６，３０８のバイアスをフィードバック制御するための経路）に接続されることなく次段回路へ接続される（後述の図６参照）。すなわち、基準電圧回路３００はセルフバイアス構造を採用していない。

上記構成において、ツェナーダイオード３０２は定電流源３１０によって逆バイアスで駆動され（これにより定電圧素子として利用される）、ダイオード３０４，３０６，３０８は定電流源３１０によって順バイアスで駆動される。つまり、定電流源３１０はこれらのダイオード３０２，３０４，３０６，３０８のバイアス回路である。

ツェナーダイオード３０２とダイオード３０４，３０６，３０８と定電流源３１０との直列接続回路３３０は、基準電圧回路３００が出力する定電圧Ｖ０の素になる定電圧を生成する回路である。このため以下、当該回路３３０を定電圧生成回路３３０と称する場合もある。

定電圧生成回路３３０では、図１中のｓ点とｔ点との間の電圧が、定電圧Ｖ０の素になる定電圧として取り出される。ここで、ｓ点は、ツェナーダイオード３０２とダイオード３０４（直列接続された３つのダイオード３０４，３０６，３０８のうちで最も低電位側に位置している）との接続点である。また、ｔ点は、ダイオード３０８（直列接続された３つのダイオード３０４，３０６，３０８のうちで最も高電位側に位置している）と定電流源３１０との接続点である。以下、前者の接続点ｓを低電位出力点ｓと称し、後者の接続点ｔを高電位出力点ｔと称する場合もある。

抵抗３１６，３１８の直列接続回路３３２は、当該回路３３２の両端に印加される電圧を抵抗３１６，３１８の抵抗値に応じて分圧する。このため以下、当該回路３３２を分圧回路３３２と称する場合もある。分圧回路３３２によって分圧された電圧、より具体的には抵抗３１６，３１８の接続点（換言すれば分圧点）ｚにおける電圧が、基準電圧回路３００の出力である定電圧Ｖ０になる。

なお、以下では、抵抗３１６を分圧抵抗３１６または高電位側分圧抵抗３１６と称し、抵抗３１８を分圧抵抗３１８または低電位側分圧抵抗３１８と称する場合もある。分圧抵抗３１６は１つの抵抗体で構成されてもよいし、複数の抵抗体（直列、並列またはそれらの組み合わせで以て互いに接続される）で構成されてもよい。分圧抵抗３１８についても同様である。

図１の例において分圧回路３３２は、ＮＰＮトランジスタ３１４が介在するものの、高電位出力点ｔと低電位出力点ｓとの間に設けられており、ダイオード３０４，３０６，３０８の直列接続構造に対して（換言すれば定電圧生成回路３３０に対して）並列的に設けられている。

なお、図２に例示する基準電圧回路３００Ｂのように、低電位側分圧抵抗３１８の上記他端（換言すれば分圧回路３３２の低電位側接続点ｙ）を低電位出力点ｓに直接接続し、高電位側分圧抵抗３１６の上記一端（換言すれば分圧回路３３２の高電位側接続点ｘ）を高電位出力点ｔに直接接続することも可能である。

図１の例に戻り、ＮＰＮトランジスタ３１４は、ダイオード３０８と分圧抵抗３１６との間にエミッタフォロア回路３３４、換言すればバッファ回路３３４を構成している。このため、ダイオード３０８のアノード電圧（換言すれば接続点ｔの電圧）は、エミッタフォロア回路３３４によって電流増幅されて、分圧抵抗３１６に印加される。

なお、図２の例では分圧回路３３２は、ダイオード３０４のカソードとダイオード３０８のアノードとの間の電圧（換言すれば定電圧生成回路３００の出力点ｓ，ｔの間の電圧）を分圧する。これに対し、図１の例では分圧回路３３２は、ダイオード３０４のカソードとＮＰＮトランジスタ３１４のエミッタとの間の電圧を分圧する。しかし、エミッタフォロア回路３３４による電圧増幅率は約１倍であるので、図１および図２の例において分圧回路３３２に印加される電圧値はほぼ同じである。かかる点に鑑みれば、図１の例についても、分圧回路３３２は定電圧生成回路３００の出力点ｓ，ｔの間の電圧を分圧する、と表現可能である。

ここで、分圧比が同じ場合、分圧回路３３２に印加される電圧が大きくなるほど、分圧出力電圧Ｖ０が大きくなる。分圧回路３３２への印加電圧は、例えば各ダイオード３０４，３０６，３０８の順方向電圧を大きく設計するほど、大きくすることが可能である。あるいは、例えば３つのダイオード３０４，３０６，３０８に代えて４つ以上のダイオードを用いることによっても、分圧回路３３２への印加電圧を大きくすることが可能である。

図１の基準電圧回路３００を図７の従来の基準電圧回路１０と比較すれば分かるように、図１の基準電圧回路３００では低電位側分圧抵抗３１８の上記他端（換言すれば分圧回路３３２の低電位側接続点ｙ）が、ＧＮＤ電位ではなく、ツェナーダイオード３０２と最も低電位側のダイオード３０４との接続点ｓに接続されている。このため、分圧回路３３２の低電位側接続点ｙの電圧は、ツェナーダイオード３０２の降伏電圧と同様に、正の温度特性を示す。

他方、高電位側分圧抵抗３１６の上記一端（換言すれば分圧回路３３２の高電位側接続点ｘ）は、最も高電位側のダイオード３０８と定電流源３１０との接続点ｔに接続されている。このため、分圧回路３３２の高電位側接続点ｘの電圧は、ツェナーダイオード３０２の降伏電圧の温度特性と３つのダイオード３０４，３０６，３０８の順方向電圧の温度特性との合算に応じた温度特性を持つ。

特に、高電位側接続点ｘの電圧が負の温度特性を示すように、換言すれば各ダイオード３０４，３０６，３０８の順方向電圧の温度特性の合計の絶対値が、ツェナーダイオード３０２の降伏電圧の温度特性の絶対値よりも大きいという条件を満たすように、ダイオード３０２，３０４，３０６，３０８が選定されている。なお、３つのダイオード３０４，３０６，３０８に代えて、例えば直列接続された２つまたは４つ以上のダイオードを用いることによって、上記条件を満たすようにしてもよい。

図１の構成について具体的な数値例を挙げると、ツェナーダイオード３０２の降伏電圧の温度特性は約２．５〜３ｍＶ／℃である。他方、各ダイオード３０４，３０６，３０８の順方向電圧の温度特性が約−２ｍＶ／℃であるとして、ダイオード３０４，３０６，３０８の直列接続構造の全体の温度特性は約−６ｍＶ／℃程度になる。

ここで、ダイオード３０４，３０６，３０８を構成するＮＰＮトランジスタと、バッファ回路３３４を構成するＮＰＮトランジスタ３１４とが、同じ形成プロセスによって半導体集積回路に形成される場合、これらのＮＰＮトランジスタは同じ温度特性を示す。この場合、ＮＰＮトランジスタ３１４の入出力電圧差（ベース−エミッタ間電圧）分の温度特性によって、ダイオード３０４，３０６，３０８の直列接続構造による温度特性のうちでダイオード１段分の温度特性がキャンセルされることになる。

しかし、そのキャンセル分を考慮しても、高電位側接続点ｘの電圧は低電位側接続点ｙの電圧を基準にして約−４ｍＶ／℃の温度特性を持っている。さらに、低電位側接続点ｙの電圧の温度特性はツェナーダイオード３０２の降伏電圧の温度特性（約２．５〜３ｍＶ／℃）に等しい点も考慮すると、高電位側接続点ｘの電圧は負の温度特性を示すことになる。

このように分圧回路３３２の低電位側接続点ｙの電圧は正の温度特性を示し、分圧回路３３２の高電位側接続点ｘの電圧は負の温度特性を示すので、分圧回路３３２は正の温度特性を持つ上記電圧と負の温度特性を持つ上記電圧との間の電圧範囲で、分圧出力電圧Ｖ０を生成することになる。つまり、分圧出力電圧Ｖ０の温度特性は、分圧比の選定によって、負値から正値までの範囲（しかもこの範囲は連続的である）の中で選定可能である。なお、図３に分圧出力電圧Ｖ０の温度特性を概説するグラフを示す。

したがって、分圧比の選定によって、分圧点ｚの電圧の温度特性を零（換言すれば平坦）にすることも可能である。そこで基準電圧回路３００では、分圧点ｚに平坦な温度特性を持つ定電圧が生じるように分圧比が設定され、得られた定電圧が出力定電圧Ｖ０として出力される。つまり、温度依存性が抑制された安定的な基準電圧Ｖ０が出力される。なお、図２に例示した基準電圧回路３００Ｂにおいても同様の観点から分圧比が設定される。

また、基準電圧回路３００によれば、上記のように、出力電圧Ｖ０の温度特性は負値から正値まで連続的に調整可能である（図３参照）。このため、温度特性の調整範囲が零を含まない場合や温度特性を離散的にしか調整できない場合に比べて、出力電圧Ｖ０の温度特性を精度良く零に設定することができる。換言すれば、出力電圧Ｖ０の温度特性の平坦性を向上することができる。

ここで、従来の基準電圧回路１０（図７参照）では、上記のように、ツェナーダイオード１２の降伏電圧が持つ正の温度特性をダイオード２０，２２の順方向電圧が持つ負の温度特性によって相殺するためには、これらの正および負の温度特性の大きさを揃える必要がある。

これに対し、基準電圧回路３００は複数のダイオード３０４，３０６，３０８に対して並列的に設けられている（ツェナーダイオード３０２と複数のダイオード３０４，３０６，３０８との直列接続構造に対して並列的に設けられているのではない）ので、ツェナーダイオード３０２の降伏電圧が持つ正の温度特性を、複数のダイオード３０４，３０６，３０８の順方向電圧が持つ負の温度特性によって、相殺する必要がない。つまり、上記の正および負の温度特性の大きさを揃える必要がない。したがって、ツェナーダイオード３０２の製造ばらつき等の影響を低減することができる。その結果、歩留まり向上にも資する。

なお、分圧抵抗３１６，３１８の一方または両方を複数の抵抗体（直列、並列またはそれらの組み合わせで以て互いに接続される）で構成する場合、そのような複数の抵抗体の接続状態を変形することによって、分圧比を調整可能である。抵抗体の接続状態の変形は、例えばヒューズ技術やアンチヒューズ技術を利用すれば、半導体集積回路の製造後においても実施可能である。例えばダイオード３０２，３０４，３０６，３０８の各種特性の出来具合に応じて分圧比を調整することによって、歩留まりを向上させることができる。

また、基準電圧回路３００は、従来の定電圧回路５０（図８参照）とは異なり、セルフバイアス構造を採用していない。このため、セルフバイアス構造に比べて起動性に優れる。また、セルフバイアス構造に設けられる起動回路が必要ないので、回路規模が小さくて済む。また、セルフバイアス構造で用いられる差動増幅器（定電圧回路５０の差動増幅器１００を参照）に起因した問題、すなわち応答性と安定性の問題が生じない。つまり、セルフバイアス構造に比べて優れた応答性と安定性が得られる。

なお、上記の種々の効果は図２に例示した基準電圧回路３００Ｂによっても得られる。

また、基準電圧回路３００は、バッファ回路３３４が組み込まれているので、重い負荷も駆動可能である。

なお、上記ではバッファ回路３３４をＮＰＮトランジスタ３１４によるエミッタフォロアで構成する例を説明したが、例えばＮチャネルＭＯＳトランジスタ（いわゆるＮｃｈＭＯＳ）によるソースフォロア回路で以てバッファ回路３３４を構成してもよい。

＜実施の形態２＞
図４に、実施の形態２に係る基準電圧回路３００Ｃの回路図を例示する。図４に例示の基準電圧回路３００Ｃは、実施の形態１に係る基準電圧回路３００（図１参照）に、ＰＮＰトランジスタ３５０を追加した構成を有している。

より具体的には、ＰＮＰトランジスタ３５０のエミッタは、分圧抵抗３１８の上記他端（換言すれば分圧回路３３２の低電位側接続点ｙ）に接続されている。また、ＰＮＰトランジスタ３５０のベースは、ツェナーダイオード３０２のカソードおよびダイオード３０４のカソードに接続されている（換言すれば両ダイオード３０２，３０４の接続点ｓに接続されている）。また、ＰＮＰトランジスタ３５０のコレクタは、ツェナーダイオード３０２のアノードに接続されている（したがってＧＮＤ電位に接続されている）。基準電圧回路３００Ｃのその他の構成は基準電圧回路３００（図１参照）と同様である。

ＰＮＰトランジスタ３５０は、ダイオード３０２，３０４と分圧抵抗３１８との間にエミッタフォロア回路３３６、換言すればバッファ回路３３６を構成している。

つまり、基準電圧回路３００Ｃは、基準電圧回路３００と同様に分圧回路３３２の高電位側（換言すれば上側）にバッファ回路３３４を有しているだけでなく、分圧回路３３２の低電位側（換言すれば下側）にもさらにバッファ回路３３６を有している。

実施の形態１に係る基準電圧回路３００（図１参照）では、定電流源３１０の出力電流が分圧回路３３２へ分流するので、定電圧生成回路３００におけるバイアス電流が変化する。かかるバイアス電流の変化は、生成する定電圧に影響を及ぼし、動作品質を低下させる場合がある。

これに対し、実施の形態２に係る基準電圧回路３００Ｃによれば、定電圧生成回路３３０から分圧回路３３２へ流れる電流を、トランジスタ３５０，３１４の電流増幅率ｈＦＥに応じて減ずることができる。これにより、定電圧生成回路３３０の出力精度、換言すれば安定性を高めることができる。

また、基準電圧回路３００Ｃは、分圧回路３３２の低電位側にもバッファ回路３３６を有している。このため、電流吐き出し能力だけでなく電流吸込み能力も基準電圧回路３００（図１参照）に比べて向上し、これにより負荷の変動に対してさらに安定性を高めることができる。

なお、バッファ回路３３６を、ＰＮＰトランジスタ３５０に代えて、例えばＰチャネルＭＯＳトランジスタ（いわゆるＰｃｈＭＯＳ）によるソースフォロア回路で以て構成することも可能である。

なお、低電位側のバッファ回路３３６を設ける一方で高電位側のバッファ回路３３４を省略することも可能であるが、両方のバッファ回路３３４，３３６を設けることによって上記の各種効果を得ることができる。

＜実施の形態３＞
図５に、実施の形態３に係る基準電圧回路３００Ｄの回路図を例示する。図５に例示の基準電圧回路３００Ｄは、実施の形態２に係る基準電圧回路３００Ｃ（図４参照）においてＰＮＰトランジスタ３５０をＮＰＮトランジスタ３５２（ＮＰＮトランジスタ３１４と同じ導電型のトランジスタである）に代えた構成を有している。換言すれば、基準電圧回路３００Ｄは、実施の形態１に係る基準電圧回路３００（図１参照）に、ＮＰＮトランジスタ３５２を追加した構成を有している。

より具体的には、ＮＰＮトランジスタ３５２のコレクタおよびベースは、分圧抵抗３１８の上記他端（換言すれば分圧回路３３２の低電位側接続点ｙ）に接続されている。また、ＮＰＮトランジスタ３５２のエミッタは、ツェナーダイオード３０２のカソードおよびダイオード３０４のカソードに接続されている（換言すれば両ダイオード３０２，３０４の接続点ｓに接続されている）。基準電圧回路３００Ｄのその他の構成は基準電圧回路３００，３００Ｃ（図１および図４参照）と同様である。

ＮＰＮトランジスタ３５２は、ダイオード３０２，３０４と分圧抵抗３１８との間にエミッタフォロア回路３３８、換言すればバッファ回路３３８を構成している。当該バッファ回路３３８は、実施の形態２に係るバッファ回路３３６（図４参照）と同様に機能し、同様の効果をもたらす。

実施の形態２に係る基準電圧回路３００Ｃ（図４参照）では、ＰＮＰトランジスタ３５０とＮＰＮトランジスタ３１４の両方が用いられている。一般にＰＮＰトランジスタとＮＰＮトランジスタのではＰＮ接合の順方向電圧の温度特性が異なるので、出力電圧Ｖ０の温度特性が実際の製品において設計値から外れる場合がある。

これに対し、実施の形態３に係る基準電圧回路３００Ｄによれば、ＰＮＰトランジスタとＮＰＮトランジスタが混在していないので順方向電圧の温度特性が揃い、これにより出力電圧Ｖ０の温度特性の精度を高めることができる。

なお、バッファ回路３３８を、ＮＰＮトランジスタ３５２に代えて、例えばＮチャネルＭＯＳトランジスタによるソースフォロア回路で以て構成することも可能である。

＜実施の形態４＞
図６に、実施の形態４に係る比較回路４００の回路図を例示する。図６に例示の比較回路４００は、実施の形態１に係る基準電圧回路３００と、当該基準電圧回路３００の次段回路にあたる比較器４０２とを含んでいる。なお、基準電圧回路３００の代わりに、基準電圧回路３００Ｂ〜３００Ｄを適用することも可能である。

より具体的には、比較器４０２の反転入力端は基準電圧回路３００の出力端（上記定電圧Ｖ０が出力される）が接続されている。比較器４０２の非反転入力端には、比較処理の対象とする電圧Ｖ１が入力される。比較器４０２からの出力電圧Ｖ２が、比較回路４００による比較結果を提供する。つまり、基準電圧回路３００の出力電圧Ｖ０を基準電圧として利用し、当該基準電圧Ｖ０と比較対象電圧Ｖ１との電圧レベル（換言すれば信号レベル）の比較結果が出力電圧Ｖ２として出力される。なお、比較結果に係る電圧Ｖ２の電圧値は離散的であってもよいし、あるいは連続的であってもよい。

なお、図６の例では、比較器４０２の出力電圧Ｖ２は、基準電圧回路３００にフィードバックされることなく、さらなる次段回路（図示略）へ向けて出力される。

比較回路４００は、例えば、比較対象電圧Ｖ１が基準電圧Ｖ０よりも大きければ第１レベルの電圧を出力電圧Ｖ２として出力し、比較対象電圧Ｖ１が基準電圧Ｖ０以下であれば上記第１レベルとは異なる第２レベルの電圧を出力電圧Ｖ２として出力する、信号レベル判別回路として利用可能である。但し、信号レベル判別回路の動作はこの例に限定されるものではない。

また、信号レベル判別回路の応用例として、例えば、比較対象電圧Ｖ１が監視対象に関連した信号であり、比較対象信号Ｖ１と基準電圧Ｖ０とのレベル比較によって監視対象の異常を検出し、その異常発生を出力電圧Ｖ２のレベル変化によって通知する、異常検出回路として利用可能である。但し、異常検出回路の構成はこの例に限定されるものではない。

なお、上記例に鑑みれば、基準電圧Ｖ０を、比較しきい値電圧Ｖ０、判別しきい値電圧Ｖ０、検出しきい値電圧Ｖ０等と称してもよい。

上記のように基準電圧回路３００が出力する基準電圧Ｖ０は従来に比べて温度特性が平坦であるので、比較回路４００によれば使用温度範囲を拡大することができる。例えばパワーＭＯＳＦＥＴやＩＧＢＴの短絡電流保護回路について、従来の比較回路を適用した場合の使用温度が一般に−２５℃から１２５℃までの範囲であるのに対し、実施の形態４に係る比較回路４００を適用すれば−５０℃以下の温度（下限温度）から１５０℃以上の温度（上限温度）までの使用温度範囲を実現することが可能である。

本発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。

３００，３００Ｂ〜３００Ｄ基準電圧回路、３０２ツェナーダイオード、３０４，３０６，３０８ダイオード、３１０定電流源、３１２電源電位、３１４ＮＰＮトランジスタ、３１６，３１８抵抗、３３０定電圧生成回路、３３２分圧回路、３３４高電位側バッファ回路、３３６，３３８低電位側バッファ回路、３５０ＰＮＰトランジスタ、３５２ＮＰＮトランジスタ、４００比較回路、４０２比較器（次段回路）、Ｖ０基準電圧、Ｖ１比較対象電圧、Ｖ２出力電圧（比較結果）、ｘ，ｙ，ｚ接続点、ｓ低電位出力点、ｔ高電位出力点。

Claims

次段回路で基準電圧として用いられる定電圧を生成する基準電圧回路を備え、
前記基準電圧回路は、
降伏電圧が正の温度特性を持つツェナーダイオードと、
前記ツェナーダイオードのカソードの側に直列接続されておりそれぞれの順方向電圧が負の温度特性を持つ複数のダイオードと、
前記ツェナーダイオードおよび前記複数のダイオードをバイアスする定電流源と、
前記複数のダイオードのうちで最も高電位側のダイオードのアノードと前記複数のダイオードのうちで最も低電位側のダイオードのカソードとの間に、前記複数のダイオードに対して並列的に設けられた分圧回路と
を含み、
前記分圧回路は、
前記最も高電位側のダイオードの側に設けられた高電位側分圧抵抗と、
前記最も低電位側のダイオードの側に設けられた低電位側分圧抵抗と、
前記高電位側分圧抵抗と前記低電位側分圧抵抗との間に設けられており、フィードバックループに接続されることなく前記次段回路へ接続されることにより前記次段回路へ前記基準電圧である前記定電圧を出力する分圧点と
を有し、
前記分圧点における前記定電圧が平坦な温度特性を持つように前記高電位側分圧抵抗および前記低電位側分圧抵抗の抵抗値が設定されていることを特徴とする半導体装置。
請求項１に記載の半導体装置であって、
前記高電位側分圧抵抗と前記最も高電位側のダイオードとの間に介在する高電位側バッファ回路と、
前記低電位側分圧抵抗と前記最も低電位側のダイオードとの間に介在する低電位側バッファ回路と
のうちの少なくとも一方のバッファ回路をさらに備えることを特徴とする半導体装置。
請求項２に記載の半導体装置であって、
前記高電位側バッファ回路と前記低電位側バッファ回路の両方を備え、
前記高電位側バッファ回路と前記低電位側バッファ回路とは同じ導電型のトランジスタを利用して構成されていることを特徴とする半導体装置。
請求項３に記載の半導体装置であって、
前記同じ導電型のトランジスタはＮＰＮトランジスタであり、
前記高電位側バッファ回路を構成する前記ＮＰＮトランジスタは、ベースが前記最も高電位側のダイオードの前記アノードに接続され、コレクタが電源電位に接続され、エミッタが前記高電位側分圧抵抗に接続された形態で設けられており、
前記低電位側バッファ回路を構成する前記ＮＰＮトランジスタは、ベースおよびコレクタが前記低電位側分圧抵抗に接続され、エミッタが前記最も低電位側のダイオードの前記カソードに接続された形態で設けられていることを特徴とする半導体装置。
請求項１ないし請求項４のうちのいずれか１項に記載の半導体装置であって、
前記次段回路としての比較器をさらに備え、
前記比較器は、前記分圧点の前記定電圧が前記基準電圧として入力されるとともに比較対象電圧が入力され、前記基準電圧と前記比較対象電圧の電圧レベルを比較して比較結果を出力することを特徴とする半導体装置。