JPH1048268A - ピーク検波回路 - Google Patents
ピーク検波回路Info
- Publication number
- JPH1048268A JPH1048268A JP8207277A JP20727796A JPH1048268A JP H1048268 A JPH1048268 A JP H1048268A JP 8207277 A JP8207277 A JP 8207277A JP 20727796 A JP20727796 A JP 20727796A JP H1048268 A JPH1048268 A JP H1048268A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 単電源で動作するピーク検波回路を提供す
る。 【解決手段】 一つの電源から供給される一対の電源電
圧のうち、正側の電圧ＶＣＣが端子３４に与えられ、グ
ランド電圧ＧＮＤが端子３５に与えられる。ピーク検波
回路２１では、入力信号ＩＮに対してＰＮ接合ダイオー
ド２７およびＮＰＮトランジスタ２８とによって定めら
れるバイアス電圧Ｖｂｉａｓが付加され、グランド電圧
ＧＮＤから電圧ＶＣＣまでの範囲で変化する信号へと変
換される。信号はレベルシフト回路２３によって、グラ
ンド電圧ＧＮＤを基準とする正電圧側のピーク電圧とし
て検出され、レベルシフトされて、平滑回路２４が接続
される信号出力端３７から導出される。
る。 【解決手段】 一つの電源から供給される一対の電源電
圧のうち、正側の電圧ＶＣＣが端子３４に与えられ、グ
ランド電圧ＧＮＤが端子３５に与えられる。ピーク検波
回路２１では、入力信号ＩＮに対してＰＮ接合ダイオー
ド２７およびＮＰＮトランジスタ２８とによって定めら
れるバイアス電圧Ｖｂｉａｓが付加され、グランド電圧
ＧＮＤから電圧ＶＣＣまでの範囲で変化する信号へと変
換される。信号はレベルシフト回路２３によって、グラ
ンド電圧ＧＮＤを基準とする正電圧側のピーク電圧とし
て検出され、レベルシフトされて、平滑回路２４が接続
される信号出力端３７から導出される。
Description
【０００１】
【発明の属する技術分野】本発明は、入力される信号の
ピーク値を検出して出力するピーク検波回路に関する。
ピーク値を検出して出力するピーク検波回路に関する。
【０００２】
【従来の技術】図１５は、典型的な従来例である正電圧
側のピーク検波回路１の構成および動作を示す。（１）
に回路図を示すピーク検波回路１は、ＯＰアンプ２と、
ＮＰＮ型トランジスタ（以下、「ＮＰＮトランジスタ」
と称する）３と、平滑回路４とを含んで構成される。平
滑回路４は、抵抗５とコンデンサ６とを含んで構成され
る。平滑回路４における抵抗５とコンデンサ６との一端
はＮＰＮトランジスタ３のエミッタに接続され、他端は
接地される。このようなピーク検波回路は、たとえば無
線電波の受信装置で、ＡＧＣ信号などを得るために用い
られる。
側のピーク検波回路１の構成および動作を示す。（１）
に回路図を示すピーク検波回路１は、ＯＰアンプ２と、
ＮＰＮ型トランジスタ（以下、「ＮＰＮトランジスタ」
と称する）３と、平滑回路４とを含んで構成される。平
滑回路４は、抵抗５とコンデンサ６とを含んで構成され
る。平滑回路４における抵抗５とコンデンサ６との一端
はＮＰＮトランジスタ３のエミッタに接続され、他端は
接地される。このようなピーク検波回路は、たとえば無
線電波の受信装置で、ＡＧＣ信号などを得るために用い
られる。
【０００３】ピーク検波回路１は、（２）に示すよう
に、グランド電圧ＧＮＤを基準として正の電源電圧ＶＣ
Ｃ側と負の電源電圧ＶＥＥ側との間で変化する入力信号
ＩＮが入力されると、電圧ＶＣＣ側のピークの電圧を検
出し、出力端子８から出力信号ＯＵＴとして出力する。
に、グランド電圧ＧＮＤを基準として正の電源電圧ＶＣ
Ｃ側と負の電源電圧ＶＥＥ側との間で変化する入力信号
ＩＮが入力されると、電圧ＶＣＣ側のピークの電圧を検
出し、出力端子８から出力信号ＯＵＴとして出力する。
【０００４】ＮＰＮトランジスタ３は、コレクタが電圧
ＶＣＣに接続され、エミッタが出力端子８およびＯＰア
ンプ２の反転入力端子（−）に接続されている。ベース
は、ＯＰアンプ２の出力端子に接続されている。ＯＰア
ンプ２の非反転入力端子（＋）に反転入力端子出力より
も正電圧側の入力信号ＩＮが印加され、出力が正の電源
電圧ＶＣＣ側に振れるとき、ＮＰＮトランジスタ３のコ
レクタ・エミッタ間が導通して、コンデンサ６が正電圧
側に充電される。ＯＰアンプ２の非反転入力端子（＋）
に反転入力端子出力よりも負電圧側の入力信号ＩＮが印
加されるときは、出力が負の電源電圧ＶＥＥ側に振れ、
ＮＰＮトランジスタ３のコレクタ・エミッタ間は遮断さ
れ、コンデンサ６に対する充電は行われない。平滑回路
４では、コンデンサ６に抵抗５が並列に接続されている
ので放電され、コンデンサ６の両端子間電圧、すなわ
ち、グランド電圧ＧＮＤ基準で正電圧側の出力信号ＯＵ
Ｔは、平滑回路４の時定数に従って低下する。時定数に
比較して充分に短い期間では、入力信号ＩＮのピークが
出力信号ＯＵＴとして導出される。
ＶＣＣに接続され、エミッタが出力端子８およびＯＰア
ンプ２の反転入力端子（−）に接続されている。ベース
は、ＯＰアンプ２の出力端子に接続されている。ＯＰア
ンプ２の非反転入力端子（＋）に反転入力端子出力より
も正電圧側の入力信号ＩＮが印加され、出力が正の電源
電圧ＶＣＣ側に振れるとき、ＮＰＮトランジスタ３のコ
レクタ・エミッタ間が導通して、コンデンサ６が正電圧
側に充電される。ＯＰアンプ２の非反転入力端子（＋）
に反転入力端子出力よりも負電圧側の入力信号ＩＮが印
加されるときは、出力が負の電源電圧ＶＥＥ側に振れ、
ＮＰＮトランジスタ３のコレクタ・エミッタ間は遮断さ
れ、コンデンサ６に対する充電は行われない。平滑回路
４では、コンデンサ６に抵抗５が並列に接続されている
ので放電され、コンデンサ６の両端子間電圧、すなわ
ち、グランド電圧ＧＮＤ基準で正電圧側の出力信号ＯＵ
Ｔは、平滑回路４の時定数に従って低下する。時定数に
比較して充分に短い期間では、入力信号ＩＮのピークが
出力信号ＯＵＴとして導出される。
【０００５】図１６は、負の電圧側のピーク検波回路１
１の構成および動作を示す。（１）に回路図を示すピー
ク検波回路１１は、図１５に示すピーク検波回路１のＮ
ＰＮトランジスタ３がＰＮＰ型トランジスタ（以下、
「ＰＮＰトランジスタ」と称する）１３に置き換わって
いること以外は、ピーク検波回路１と同一であるので構
成についての説明を省略する。ＯＰアンプ２の出力がＰ
ＮＰトランジスタ１３のベースに与えられているので、
（２）に示すように、入力信号ＩＮがグランド電圧ＧＮ
Ｄよりも負電源電圧ＶＥＥ側で、出力信号ＯＵＴの現在
値よりも絶対値が大きくなるときのみ、平滑回路４に電
流が流れるてコンデンサ６が充電される。出力端子８か
らは、グランド電圧ＧＮＤを基準として負の電源電圧Ｖ
ＥＥ側のピークの電圧が出力信号ＯＵＴとして出力され
る。
１の構成および動作を示す。（１）に回路図を示すピー
ク検波回路１１は、図１５に示すピーク検波回路１のＮ
ＰＮトランジスタ３がＰＮＰ型トランジスタ（以下、
「ＰＮＰトランジスタ」と称する）１３に置き換わって
いること以外は、ピーク検波回路１と同一であるので構
成についての説明を省略する。ＯＰアンプ２の出力がＰ
ＮＰトランジスタ１３のベースに与えられているので、
（２）に示すように、入力信号ＩＮがグランド電圧ＧＮ
Ｄよりも負電源電圧ＶＥＥ側で、出力信号ＯＵＴの現在
値よりも絶対値が大きくなるときのみ、平滑回路４に電
流が流れるてコンデンサ６が充電される。出力端子８か
らは、グランド電圧ＧＮＤを基準として負の電源電圧Ｖ
ＥＥ側のピークの電圧が出力信号ＯＵＴとして出力され
る。
【０００６】
【発明が解決しようとする課題】図１５および図１６の
構成では、入力信号ＩＮがＯＰアンプ２の非反転入力端
子に与えられ、出力信号ＯＵＴが反転入力端子に負帰還
されている。ＯＰアンプ２は反転入力の電圧と非反転入
力の電圧とが等しくなるように制御を行うので、出力端
子８から出力される出力信号ＯＵＴをグランド電圧ＧＮ
Ｄを基準とする直流電圧とするためには、入力信号ＩＮ
はグランド電圧ＧＮＤを基準とする信号でなければなら
ない。
構成では、入力信号ＩＮがＯＰアンプ２の非反転入力端
子に与えられ、出力信号ＯＵＴが反転入力端子に負帰還
されている。ＯＰアンプ２は反転入力の電圧と非反転入
力の電圧とが等しくなるように制御を行うので、出力端
子８から出力される出力信号ＯＵＴをグランド電圧ＧＮ
Ｄを基準とする直流電圧とするためには、入力信号ＩＮ
はグランド電圧ＧＮＤを基準とする信号でなければなら
ない。
【０００７】一般的に、ＯＰアンプ２には供給されてい
る電源電圧の範囲外の電圧となる信号を入力することは
できないので、グランド電圧ＧＮＤを基準とした入力信
号ＩＮを入力する場合には、負の電源電圧を供給する必
要がある。したがって、ピーク検波回路１を動作させる
ためには、正および負の２電源構成が必要となる。
る電源電圧の範囲外の電圧となる信号を入力することは
できないので、グランド電圧ＧＮＤを基準とした入力信
号ＩＮを入力する場合には、負の電源電圧を供給する必
要がある。したがって、ピーク検波回路１を動作させる
ためには、正および負の２電源構成が必要となる。
【０００８】本発明の目的は、単電源で動作するピーク
検波回路を提供することである。
検波回路を提供することである。
【０００９】
【課題を解決するための手段】本発明は、単電源の一対
の電源電圧間に接続され、信号入力端に入力される信号
を整流し、一方の電源電圧を基準として、他方の電源電
圧側に変化するピーク値を検出し、信号出力端に接続さ
れる平滑回路を介して導出するピーク検波回路であっ
て、信号入力端に一方の電源電圧と他方の電源電圧との
間のバイアス電圧を与えるバイアス回路と、信号入力端
と信号出力端との間に接続され、信号入力端の電圧レベ
ルが信号出力端の電圧レベルをバイアス電圧に相当する
電圧だけ他方の電源電圧側にシフトした電圧レベルより
も他方の電源電圧側であるとき、信号入力端の電圧レベ
ルをバイアス電圧に相当する電圧だけ、一方の電源電圧
側にレベルシフトするレベルシフト回路とを含むことを
特徴とするピーク検波回路である。本発明に従えば、信
号入力端に与えられる信号は、バイアス回路から供給さ
れるバイアス電圧が印加されて、振幅の基準となる電圧
が他方の電源電圧側に変化され、信号の振幅の電圧レベ
ルが電源電圧間に入るようになる。バイアス電圧が印加
された入力信号のうち、信号出力端の電圧レベルをバイ
アス電圧に相当する分だけレベルシフトした電圧よりも
他方の電源電圧側に変化する信号は、レベルシフト回路
によって一方の電源電圧側にバイアス電圧に相当する電
圧だけシフトされて、平滑回路から導出される出力信号
は、与えられる信号のピークの電圧を検出して出力す
る。したがって、ピーク検波回路には一方の電源電圧か
ら他方の電源電圧までの電圧を供給すればよく、ピーク
検波回路に接続する電源を単一の電源とすることができ
る。
の電源電圧間に接続され、信号入力端に入力される信号
を整流し、一方の電源電圧を基準として、他方の電源電
圧側に変化するピーク値を検出し、信号出力端に接続さ
れる平滑回路を介して導出するピーク検波回路であっ
て、信号入力端に一方の電源電圧と他方の電源電圧との
間のバイアス電圧を与えるバイアス回路と、信号入力端
と信号出力端との間に接続され、信号入力端の電圧レベ
ルが信号出力端の電圧レベルをバイアス電圧に相当する
電圧だけ他方の電源電圧側にシフトした電圧レベルより
も他方の電源電圧側であるとき、信号入力端の電圧レベ
ルをバイアス電圧に相当する電圧だけ、一方の電源電圧
側にレベルシフトするレベルシフト回路とを含むことを
特徴とするピーク検波回路である。本発明に従えば、信
号入力端に与えられる信号は、バイアス回路から供給さ
れるバイアス電圧が印加されて、振幅の基準となる電圧
が他方の電源電圧側に変化され、信号の振幅の電圧レベ
ルが電源電圧間に入るようになる。バイアス電圧が印加
された入力信号のうち、信号出力端の電圧レベルをバイ
アス電圧に相当する分だけレベルシフトした電圧よりも
他方の電源電圧側に変化する信号は、レベルシフト回路
によって一方の電源電圧側にバイアス電圧に相当する電
圧だけシフトされて、平滑回路から導出される出力信号
は、与えられる信号のピークの電圧を検出して出力す
る。したがって、ピーク検波回路には一方の電源電圧か
ら他方の電源電圧までの電圧を供給すればよく、ピーク
検波回路に接続する電源を単一の電源とすることができ
る。
【００１０】また本発明の前記バイアス回路は、一対の
トランジスタを含むカレントミラー回路を備え、カレン
トミラー回路は、各トランジスタの制御電極が共通接続
され、一方のトランジスタの出力電極が順方向のＰＮ接
合ダイオードと抵抗または電流源とを介して前記他方の
電源電圧側に接続され、ＰＮ接合ダイオードと抵抗また
は電流源との接続点から前記バイアス電圧が信号入力端
に与えられ、各トランジスタの接地電極が前記一方の電
源電圧側に共通接続され、各トランジスタの出力電極の
出力電流値がほぼ同一となり、前記レベルシフト回路
は、前記カレントミラー回路の他方のトランジスタの出
力電極に、コレクタ電極およびエミッタ電極が直列に接
続され、信号入力端に接続されるベース電極とエミッタ
電極との間で信号のレベルシフトを行う入力側トランジ
スタと、カレントミラー回路の他方のトランジスタの出
力電極にベース電極が接続され、信号出力端にエミッタ
電極が接続される出力側トランジスタとを含むことを特
徴とする。本発明に従えば、カレントミラー回路におけ
る一方のトランジスタの出力電極には、ＰＮ接合ダイオ
ードと抵抗または電流源とが接続されており、信号入力
端にはＰＮ接合ダイオードの順方向降下電圧および一方
のトランジスタの出力電極・接地電極間の電圧がバイア
ス電圧として与えられる。レベルシフト回路における入
力側トランジスタのベースには、バイアス電圧が付加さ
れた入力信号が与えられており、入力信号に基づいて入
力側トランジスタを介して、カレントミラー回路の他方
のトランジスタのコレクタと出力側トランジスタのベー
スとに電流が供給される。レベルシフト回路では、入力
側トランジスタおよび出力側トランジスタのベース・エ
ミッタ間電圧の和の電圧だけのレベルシフトが行われ
る。ＰＮ接合ダイオードの順方向降下電圧は入力側トラ
ンジスタのベース・エミッタ間電圧とほぼ等しいので、
カレントミラー回路の一方のトランジスタの出力電極・
接地電極間電圧をレベルシフト回路の出力側トランジス
タのベース・エミッタ間電圧とほぼ等しくすれば、入力
信号に付加されているバイアス電圧に相当する電圧分だ
け、現在の信号出力端の電圧レベルとバイアス電圧との
和よりも他方の電源電圧側となる入力信号の信号レベル
を一方の電源電圧側にシフトさせることができる。した
がって、一対の電源電圧を導出する単電源から一方およ
び他方の電源電圧を供給して、ピーク検波を行うことが
できる。
トランジスタを含むカレントミラー回路を備え、カレン
トミラー回路は、各トランジスタの制御電極が共通接続
され、一方のトランジスタの出力電極が順方向のＰＮ接
合ダイオードと抵抗または電流源とを介して前記他方の
電源電圧側に接続され、ＰＮ接合ダイオードと抵抗また
は電流源との接続点から前記バイアス電圧が信号入力端
に与えられ、各トランジスタの接地電極が前記一方の電
源電圧側に共通接続され、各トランジスタの出力電極の
出力電流値がほぼ同一となり、前記レベルシフト回路
は、前記カレントミラー回路の他方のトランジスタの出
力電極に、コレクタ電極およびエミッタ電極が直列に接
続され、信号入力端に接続されるベース電極とエミッタ
電極との間で信号のレベルシフトを行う入力側トランジ
スタと、カレントミラー回路の他方のトランジスタの出
力電極にベース電極が接続され、信号出力端にエミッタ
電極が接続される出力側トランジスタとを含むことを特
徴とする。本発明に従えば、カレントミラー回路におけ
る一方のトランジスタの出力電極には、ＰＮ接合ダイオ
ードと抵抗または電流源とが接続されており、信号入力
端にはＰＮ接合ダイオードの順方向降下電圧および一方
のトランジスタの出力電極・接地電極間の電圧がバイア
ス電圧として与えられる。レベルシフト回路における入
力側トランジスタのベースには、バイアス電圧が付加さ
れた入力信号が与えられており、入力信号に基づいて入
力側トランジスタを介して、カレントミラー回路の他方
のトランジスタのコレクタと出力側トランジスタのベー
スとに電流が供給される。レベルシフト回路では、入力
側トランジスタおよび出力側トランジスタのベース・エ
ミッタ間電圧の和の電圧だけのレベルシフトが行われ
る。ＰＮ接合ダイオードの順方向降下電圧は入力側トラ
ンジスタのベース・エミッタ間電圧とほぼ等しいので、
カレントミラー回路の一方のトランジスタの出力電極・
接地電極間電圧をレベルシフト回路の出力側トランジス
タのベース・エミッタ間電圧とほぼ等しくすれば、入力
信号に付加されているバイアス電圧に相当する電圧分だ
け、現在の信号出力端の電圧レベルとバイアス電圧との
和よりも他方の電源電圧側となる入力信号の信号レベル
を一方の電源電圧側にシフトさせることができる。した
がって、一対の電源電圧を導出する単電源から一方およ
び他方の電源電圧を供給して、ピーク検波を行うことが
できる。
【００１１】また本発明で、前記カレントミラー回路の
各トランジスタの出力電極と前記信号入力端および前記
入力側トランジスタのエミッタ電極との間には、複数の
ＰＮ接合ダイオードがそれぞれ接続されることを特徴と
する。本発明に従えば、カレントミラー回路の各トラン
ジスタの出力電極と信号入力端および入力側トランジス
タとの間に、複数のＰＮ接合ダイオードが接続されるの
で、バイアス電圧およびレベルシフト電圧を、一方の電
源電圧側から他方の電源電圧側に、ＰＮ接合ダイオード
の順方向降下電圧の複数倍分だけ大きく変化させ、振幅
が大きい入力信号であっても単電源からの一対の電源電
圧間に収めることができる。
各トランジスタの出力電極と前記信号入力端および前記
入力側トランジスタのエミッタ電極との間には、複数の
ＰＮ接合ダイオードがそれぞれ接続されることを特徴と
する。本発明に従えば、カレントミラー回路の各トラン
ジスタの出力電極と信号入力端および入力側トランジス
タとの間に、複数のＰＮ接合ダイオードが接続されるの
で、バイアス電圧およびレベルシフト電圧を、一方の電
源電圧側から他方の電源電圧側に、ＰＮ接合ダイオード
の順方向降下電圧の複数倍分だけ大きく変化させ、振幅
が大きい入力信号であっても単電源からの一対の電源電
圧間に収めることができる。
【００１２】また本発明で、前記カレントミラー回路の
各トランジスタの出力電極と前記信号入力端および前記
入力側トランジスタのエミッタ電極との間には、抵抗が
それぞれ接続されることを特徴とする。本発明に従え
ば、カレントミラー回路の各トランジスタの出力電極と
信号入力端およびレベルシフト回路の入力側トランジス
タとの間に抵抗が接続されるので、抵抗の抵抗値を調整
すれば、カレントミラー回路によって関連するように流
れる電流による電圧降下を利用して、バイアス電圧およ
びレベルシフト電圧を、信号入力端から入力される信号
の振幅に応じてバイアス電圧を定めることができ、入力
信号の振幅を電源電圧間に収めることができる。また、
入力信号に対して高いバイアス電圧を印加しなければな
らない場合、複数のダイオードを直列に接続してバイア
ス電圧を作成するよりも少ない素子数で所望のバイアス
電圧を作成することができる。
各トランジスタの出力電極と前記信号入力端および前記
入力側トランジスタのエミッタ電極との間には、抵抗が
それぞれ接続されることを特徴とする。本発明に従え
ば、カレントミラー回路の各トランジスタの出力電極と
信号入力端およびレベルシフト回路の入力側トランジス
タとの間に抵抗が接続されるので、抵抗の抵抗値を調整
すれば、カレントミラー回路によって関連するように流
れる電流による電圧降下を利用して、バイアス電圧およ
びレベルシフト電圧を、信号入力端から入力される信号
の振幅に応じてバイアス電圧を定めることができ、入力
信号の振幅を電源電圧間に収めることができる。また、
入力信号に対して高いバイアス電圧を印加しなければな
らない場合、複数のダイオードを直列に接続してバイア
ス電圧を作成するよりも少ない素子数で所望のバイアス
電圧を作成することができる。
【００１３】また本発明の前記カレントミラー回路は、
前記一対の共通接続された制御電極にエミッタ電極が接
続され、前記一方のトランジスタの出力電極にベース電
極が接続され、コレクタ電極が前記他方の電源電圧に接
続されるバイアス用トランジスタを含むことを特徴とす
る。本発明に従えば、バイアス用トランジスタは、カレ
ントミラー回路における共通に接続された制御電極にエ
ミッタ電極が接続され、一方のトランジスタの出力電極
にベース電極が接続され、他方の電源電圧にコレクタ電
極が接続される。したがって、バイアス用トランジスタ
は、カレントミラー回路の一方のトランジスタに対し
て、他方のトランジスタの出力電極にベースが接続され
るレベルシフト回路の出力側トランジスタと同様の負荷
となり、コレクタ・エミッタ間の電流を調整することに
よって、入力信号の振幅が大きくなっても、信号出力端
の電圧などでレベルシフト量とバイアス電圧とがずれを
生じるのを防ぐことができる。
前記一対の共通接続された制御電極にエミッタ電極が接
続され、前記一方のトランジスタの出力電極にベース電
極が接続され、コレクタ電極が前記他方の電源電圧に接
続されるバイアス用トランジスタを含むことを特徴とす
る。本発明に従えば、バイアス用トランジスタは、カレ
ントミラー回路における共通に接続された制御電極にエ
ミッタ電極が接続され、一方のトランジスタの出力電極
にベース電極が接続され、他方の電源電圧にコレクタ電
極が接続される。したがって、バイアス用トランジスタ
は、カレントミラー回路の一方のトランジスタに対し
て、他方のトランジスタの出力電極にベースが接続され
るレベルシフト回路の出力側トランジスタと同様の負荷
となり、コレクタ・エミッタ間の電流を調整することに
よって、入力信号の振幅が大きくなっても、信号出力端
の電圧などでレベルシフト量とバイアス電圧とがずれを
生じるのを防ぐことができる。
【００１４】また本発明は、前記出力側トランジスタと
同一導電型式を有し、ベース電極が共通接続される補正
用トランジスタと、補正用トランジスタのエミッタ電極
と前記一方の電源電圧との間に接続される抵抗と、補正
用トランジスタのコレクタ電流を検出し、対応する電流
を前記バイアス用トランジスタのエミッタ電流として流
す電流補正回路とを含むことを特徴とする。本発明に従
えば、電流補正回路によって、補正用トランジスタには
レベルシフト回路の出力側トランジスタのコレクタ電流
に対応するエミッタ電流が流れる。カレントミラー回路
の一方のトランジスタの出力端子には、入力側トランジ
スタおよびバイアス用トランジスタのベースが負荷とし
て接続され、カレントミラー回路の他方のトランジスタ
の出力端子には、出力側トランジスタおよび補正用トラ
ンジスタのベースが負荷として接続される。補正用トラ
ンジスタのエミッタ電極と一方の電源電圧との間に接続
される抵抗の抵抗値を調整することによって、入力信号
の振幅に対する出力信号のレベルのずれが小さくなるよ
うに補正することができる。
同一導電型式を有し、ベース電極が共通接続される補正
用トランジスタと、補正用トランジスタのエミッタ電極
と前記一方の電源電圧との間に接続される抵抗と、補正
用トランジスタのコレクタ電流を検出し、対応する電流
を前記バイアス用トランジスタのエミッタ電流として流
す電流補正回路とを含むことを特徴とする。本発明に従
えば、電流補正回路によって、補正用トランジスタには
レベルシフト回路の出力側トランジスタのコレクタ電流
に対応するエミッタ電流が流れる。カレントミラー回路
の一方のトランジスタの出力端子には、入力側トランジ
スタおよびバイアス用トランジスタのベースが負荷とし
て接続され、カレントミラー回路の他方のトランジスタ
の出力端子には、出力側トランジスタおよび補正用トラ
ンジスタのベースが負荷として接続される。補正用トラ
ンジスタのエミッタ電極と一方の電源電圧との間に接続
される抵抗の抵抗値を調整することによって、入力信号
の振幅に対する出力信号のレベルのずれが小さくなるよ
うに補正することができる。
【００１５】また本発明は、前記出力側トランジスタと
同一の導電型式を有する補正用トランジスタと、補正用
トランジスタのエミッタ電極と前記一方の電源電圧との
間に接続される抵抗と、信号出力端と補正用トランジス
タのエミッタ電極との間の電位差を増幅し、出力を補正
用トランジスタのベース電極に与える増幅回路と、補正
用トランジスタのコレクタ電流を検出し、対応する電流
を前記バイアス用トランジスタのエミッタ電流として流
す電流補正回路とを含むことを特徴とする。本発明に従
えば、増幅回路が補正用トランジスタのエミッタと信号
出力端との電位差を増幅して、出力を補正用トランジス
タのベースに与えると、補正用トランジスタのエミッタ
電流が変化して電位差が小さくなるように制御される。
電流補正回路は、補正用トランジスタのコレクタ電流に
基づいて、バイアス用トランジスタのエミッタ電流を制
御し、バイアス回路に含まれるカレントミラー回路の負
荷を調整することができる。平滑回路が接続され、比較
的安定している信号出力端の出力に応じて、カレントミ
ラー回路に流れる電流量を制御することができるので、
入力振幅に対する出力レベルのずれを小さく補正するこ
とができる。
同一の導電型式を有する補正用トランジスタと、補正用
トランジスタのエミッタ電極と前記一方の電源電圧との
間に接続される抵抗と、信号出力端と補正用トランジス
タのエミッタ電極との間の電位差を増幅し、出力を補正
用トランジスタのベース電極に与える増幅回路と、補正
用トランジスタのコレクタ電流を検出し、対応する電流
を前記バイアス用トランジスタのエミッタ電流として流
す電流補正回路とを含むことを特徴とする。本発明に従
えば、増幅回路が補正用トランジスタのエミッタと信号
出力端との電位差を増幅して、出力を補正用トランジス
タのベースに与えると、補正用トランジスタのエミッタ
電流が変化して電位差が小さくなるように制御される。
電流補正回路は、補正用トランジスタのコレクタ電流に
基づいて、バイアス用トランジスタのエミッタ電流を制
御し、バイアス回路に含まれるカレントミラー回路の負
荷を調整することができる。平滑回路が接続され、比較
的安定している信号出力端の出力に応じて、カレントミ
ラー回路に流れる電流量を制御することができるので、
入力振幅に対する出力レベルのずれを小さく補正するこ
とができる。
【００１６】また本発明の前記電流補正回路は、一対の
トランジスタを有し、一方のトランジスタに前記補正用
トランジスタのコレクタ電流を流して他方のトランジス
タから同一の出力電流を導出させる検出用カレントミラ
ー回路と、一対のトランジスタを有し、一方のトランジ
スタに検出用カレントミラー回路からの出力電流を流
し、他方のトランジスタからの出力電流を前記バイアス
用トランジスタのエミッタ電流として流す制御用カレン
トミラー回路とを含むことを特徴とする。本発明に従え
ば、電流補正回路の検出用カレントミラー回路は、補正
用トランジスタのコレクタに流れる電流と同一の電流
を、制御用カレントミラー回路の一方のトランジスタに
供給する。制御用カレントミラー回路は、検出用カレン
トミラー回路から供給される電流に応じて、バイアス用
トランジスタに流れるエミッタ電流を制御する。したが
って、補正用トランジスタのコレクタ電流に基づいて、
バイアス用トランジスタに流れるエミッタ電流を制御し
て、バイアス電圧とレベルシフト量との間のずれを小さ
くなるように補正することができる。また本発明のピー
ク検波回路に含まれるバイアス回路、電流補正回路など
の各カレントミラー回路は、構成するトランジスタのエ
ミッタ接合面積の比率に応じて出力電極であるコレクタ
電極の電流を調整することができる。特に、バイアス回
路のカレントミラー回路をトランジスタで構成すると、
カレントミラー回路の一方のトランジスタのベース・エ
ミッタ間電圧を、レベルシフト回路の出力側トランジス
タのベース・エミッタ間電圧に対応させ、バイアス電圧
とレベルシフト量とを一致しやすくすることができる。
トランジスタを有し、一方のトランジスタに前記補正用
トランジスタのコレクタ電流を流して他方のトランジス
タから同一の出力電流を導出させる検出用カレントミラ
ー回路と、一対のトランジスタを有し、一方のトランジ
スタに検出用カレントミラー回路からの出力電流を流
し、他方のトランジスタからの出力電流を前記バイアス
用トランジスタのエミッタ電流として流す制御用カレン
トミラー回路とを含むことを特徴とする。本発明に従え
ば、電流補正回路の検出用カレントミラー回路は、補正
用トランジスタのコレクタに流れる電流と同一の電流
を、制御用カレントミラー回路の一方のトランジスタに
供給する。制御用カレントミラー回路は、検出用カレン
トミラー回路から供給される電流に応じて、バイアス用
トランジスタに流れるエミッタ電流を制御する。したが
って、補正用トランジスタのコレクタ電流に基づいて、
バイアス用トランジスタに流れるエミッタ電流を制御し
て、バイアス電圧とレベルシフト量との間のずれを小さ
くなるように補正することができる。また本発明のピー
ク検波回路に含まれるバイアス回路、電流補正回路など
の各カレントミラー回路は、構成するトランジスタのエ
ミッタ接合面積の比率に応じて出力電極であるコレクタ
電極の電流を調整することができる。特に、バイアス回
路のカレントミラー回路をトランジスタで構成すると、
カレントミラー回路の一方のトランジスタのベース・エ
ミッタ間電圧を、レベルシフト回路の出力側トランジス
タのベース・エミッタ間電圧に対応させ、バイアス電圧
とレベルシフト量とを一致しやすくすることができる。
【００１７】
【発明の実施の形態】図１は、本発明の実施の第１の形
態であるピーク検波回路２１を示す。ピーク検波回路２
１は、バイアス回路２２と、レベルシフト回路２３と、
平滑回路２４と、抵抗２５，２６とを含んで構成され
る。なお、抵抗２６は電流源に置き換えることが可能で
ある。以下の説明では、抵抗２６を使用する場合を対象
とするけれども、電流源を使用する場合も同等である。
態であるピーク検波回路２１を示す。ピーク検波回路２
１は、バイアス回路２２と、レベルシフト回路２３と、
平滑回路２４と、抵抗２５，２６とを含んで構成され
る。なお、抵抗２６は電流源に置き換えることが可能で
ある。以下の説明では、抵抗２６を使用する場合を対象
とするけれども、電流源を使用する場合も同等である。
【００１８】バイアス回路２２は、ＰＮ接合ダイオード
２７と、カレントミラー回路を構成するＮＰＮトランジ
スタ２８，２９とを含んで構成される。ＮＰＮトランジ
スタ２８と２９とは、同一の特性の一対のトランジスタ
であって、制御電極であるベースが共通に接続され、接
地電極である各エミッタには電源電圧の一方側であるグ
ランド電圧ＧＮＤが与えられている。ＮＰＮトランジス
タ２８の出力電極であるコレクタは、ＰＮ接合ダイオー
ド２７のカソードに接続されており、ＰＮ接合ダイオー
ド２７と抵抗２６とを介して電源電圧の他方側である正
の電源電圧ＶＣＣが与えられる。ＮＰＮトランジスタ２
９のコレクタは、後述するＮＰＮトランジスタ３０のエ
ミッタに接続される。抵抗２６とＰＮ接合ダイオード２
７との接続点には、一端が入力端子に接続される抵抗２
５の他端が接続される。
２７と、カレントミラー回路を構成するＮＰＮトランジ
スタ２８，２９とを含んで構成される。ＮＰＮトランジ
スタ２８と２９とは、同一の特性の一対のトランジスタ
であって、制御電極であるベースが共通に接続され、接
地電極である各エミッタには電源電圧の一方側であるグ
ランド電圧ＧＮＤが与えられている。ＮＰＮトランジス
タ２８の出力電極であるコレクタは、ＰＮ接合ダイオー
ド２７のカソードに接続されており、ＰＮ接合ダイオー
ド２７と抵抗２６とを介して電源電圧の他方側である正
の電源電圧ＶＣＣが与えられる。ＮＰＮトランジスタ２
９のコレクタは、後述するＮＰＮトランジスタ３０のエ
ミッタに接続される。抵抗２６とＰＮ接合ダイオード２
７との接続点には、一端が入力端子に接続される抵抗２
５の他端が接続される。
【００１９】ＰＮ接合ダイオード２７の順方向電圧降下
をＶｄ１とし、ＮＰＮトランジスタ２８のベース・エミ
ッタ間電圧Ｖｂｅ１とすると、ＰＮ接合ダイオード２７
とＮＰＮトランジスタ２８とによって定められるバイア
ス電圧Ｖｂｉａｓは、 Ｖｂｉａｓ＝Ｖｄ１＋Ｖｂｅ１ …（１） となる。
をＶｄ１とし、ＮＰＮトランジスタ２８のベース・エミ
ッタ間電圧Ｖｂｅ１とすると、ＰＮ接合ダイオード２７
とＮＰＮトランジスタ２８とによって定められるバイア
ス電圧Ｖｂｉａｓは、 Ｖｂｉａｓ＝Ｖｄ１＋Ｖｂｅ１ …（１） となる。
【００２０】レベルシフト回路２３は、入力側トランジ
スタであるＮＰＮトランジスタ３０と、出力側トランジ
スタであるＮＰＮトランジスタ３１とを含んで構成され
る。ＮＰＮトランジスタ３０，３１のコレクタには、電
源電圧ＶＣＣが供給されている。ＮＰＮトランジスタ３
０のベースには入力信号ＩＮが供給され、エミッタはＮ
ＰＮトランジスタ３１のベースとバイアス回路２２のＮ
ＰＮトランジスタ２９のコレクタとに接続される。ＮＰ
Ｎトランジスタ３１のエミッタは信号出力端となってお
り、エミッタ出力は平滑回路２４に与えられる。レベル
シフト回路２３では、ＮＰＮトランジスタ３０のベース
に与えられた信号の電圧を、ＮＰＮトランジスタ３０，
３１のベース・エミッタ間電圧Ｖｂｅ２，Ｖｂｅ３を合
わせた電圧分だけレベルシフトして引下げて出力する。
スタであるＮＰＮトランジスタ３０と、出力側トランジ
スタであるＮＰＮトランジスタ３１とを含んで構成され
る。ＮＰＮトランジスタ３０，３１のコレクタには、電
源電圧ＶＣＣが供給されている。ＮＰＮトランジスタ３
０のベースには入力信号ＩＮが供給され、エミッタはＮ
ＰＮトランジスタ３１のベースとバイアス回路２２のＮ
ＰＮトランジスタ２９のコレクタとに接続される。ＮＰ
Ｎトランジスタ３１のエミッタは信号出力端となってお
り、エミッタ出力は平滑回路２４に与えられる。レベル
シフト回路２３では、ＮＰＮトランジスタ３０のベース
に与えられた信号の電圧を、ＮＰＮトランジスタ３０，
３１のベース・エミッタ間電圧Ｖｂｅ２，Ｖｂｅ３を合
わせた電圧分だけレベルシフトして引下げて出力する。
【００２１】入力信号ＩＮの電圧をＶｉとし、レベルシ
フト回路２３から出力される電圧をＶｏとすると、Ｖｄ
１≒Ｖｂｅ１≒Ｖｂｅ２≒Ｖｂｅ３であるので、 Ｖｏ＝Ｖｉ＋Ｖｄ１＋Ｖｂｅ１−（Ｖｂｅ２＋Ｖｂｅ３） ≒Ｖｉ …（２） となり、バイアス電圧Ｖｂｉａｓが差引かれた電圧とな
る。
フト回路２３から出力される電圧をＶｏとすると、Ｖｄ
１≒Ｖｂｅ１≒Ｖｂｅ２≒Ｖｂｅ３であるので、 Ｖｏ＝Ｖｉ＋Ｖｄ１＋Ｖｂｅ１−（Ｖｂｅ２＋Ｖｂｅ３） ≒Ｖｉ …（２） となり、バイアス電圧Ｖｂｉａｓが差引かれた電圧とな
る。
【００２２】平滑回路２４では、抵抗３２とコンデンサ
３３とが並列に接続される。端子３４に与えられる電源
電圧ＶＣＣは、ＮＰＮトランジスタ３１のコレクタ・エ
ミッタ間が導通するとコンデンサ３３を一端側から充電
する。コンデンサ３２の他端には、端子３５を介してグ
ランド電圧ＧＮＤが接続される。平滑回路２４は、充電
されたコンデンサ３２の両端間の電圧を、抵抗３２の抵
抗値およびコンデンサ３３の容量の積を時定数とする指
数関数に従って低下するように放電する。ＮＰＮトラン
ジスタ３１のコレクタ・エミッタ間が導通するのは、信
号入力端３６に、信号出力端３７の信号出力ＯＵＴの電
圧ＶｏにＮＰＮトランジスタ３０，３１のベース・エミ
ッタ間電圧Ｖｂｅ２，Ｖｂｅ３を合わせた電圧よりも正
電圧側となる電圧Ｖｉの入力信号ＩＮが与えられるとき
である。Ｖｉ≦Ｖｏであると、ＮＰＮトランジスタ３１
のコレクタ・エミッタ間は遮断し、コンデンサ３２は放
電を続ける。すなわち、出力信号ＯＵＴとしては、カッ
プリングコンデンサ３８を介して信号源３９からグラン
ド電圧ＧＮＤ基準で与えられる入力信号ＩＮの電圧がＶ
ｉ＞Ｖｏとなるような、正電圧側のピーク電圧が導出さ
れる。
３３とが並列に接続される。端子３４に与えられる電源
電圧ＶＣＣは、ＮＰＮトランジスタ３１のコレクタ・エ
ミッタ間が導通するとコンデンサ３３を一端側から充電
する。コンデンサ３２の他端には、端子３５を介してグ
ランド電圧ＧＮＤが接続される。平滑回路２４は、充電
されたコンデンサ３２の両端間の電圧を、抵抗３２の抵
抗値およびコンデンサ３３の容量の積を時定数とする指
数関数に従って低下するように放電する。ＮＰＮトラン
ジスタ３１のコレクタ・エミッタ間が導通するのは、信
号入力端３６に、信号出力端３７の信号出力ＯＵＴの電
圧ＶｏにＮＰＮトランジスタ３０，３１のベース・エミ
ッタ間電圧Ｖｂｅ２，Ｖｂｅ３を合わせた電圧よりも正
電圧側となる電圧Ｖｉの入力信号ＩＮが与えられるとき
である。Ｖｉ≦Ｖｏであると、ＮＰＮトランジスタ３１
のコレクタ・エミッタ間は遮断し、コンデンサ３２は放
電を続ける。すなわち、出力信号ＯＵＴとしては、カッ
プリングコンデンサ３８を介して信号源３９からグラン
ド電圧ＧＮＤ基準で与えられる入力信号ＩＮの電圧がＶ
ｉ＞Ｖｏとなるような、正電圧側のピーク電圧が導出さ
れる。
【００２３】図２は、ピーク検波回路２１における入力
信号ＩＮおよび出力信号ＯＵＴの波形の一例を示す。入
力信号ＩＮが入力端３６を介して与えられると、式
（１）に示すバイアス電圧Ｖｂｉａｓが付加され、接続
点Ａでは（１）に示すようなバイアス電圧Ｖｂｉａｓを
基準とした信号に変換される。バイアス電圧Ｖｂｉａｓ
基準となった入力信号ＩＮは、Ｖｉ＞Ｖｏとなる部分の
みがレベルシフト回路２３でバイアス電圧Ｖｂｉａｓに
相当する電圧分レベルシフトされて、（２）に示す出力
信号ＯＵＴとなる。２点鎖線で示すグランド電圧ＧＮＤ
基準の信号ＳＩは、平滑回路２４が無いときの半波整流
波形を示す。
信号ＩＮおよび出力信号ＯＵＴの波形の一例を示す。入
力信号ＩＮが入力端３６を介して与えられると、式
（１）に示すバイアス電圧Ｖｂｉａｓが付加され、接続
点Ａでは（１）に示すようなバイアス電圧Ｖｂｉａｓを
基準とした信号に変換される。バイアス電圧Ｖｂｉａｓ
基準となった入力信号ＩＮは、Ｖｉ＞Ｖｏとなる部分の
みがレベルシフト回路２３でバイアス電圧Ｖｂｉａｓに
相当する電圧分レベルシフトされて、（２）に示す出力
信号ＯＵＴとなる。２点鎖線で示すグランド電圧ＧＮＤ
基準の信号ＳＩは、平滑回路２４が無いときの半波整流
波形を示す。
【００２４】本実施形態では、単電源を用いて、端子３
４に正の電源電圧ＶＣＣが与えられ、端子３５にグラン
ド電圧ＧＮＤが与えられるときには、グランド電圧ＧＮ
Ｄを基準とした正のピーク値を示す出力信号ＯＵＴが出
力される。また、端子３４にグランド電圧ＧＮＤが与え
られ、端子３５に負の電源電圧ＶＥＥが与えられるとき
には、電圧ＶＥＥを基準とした正のピーク値を示す出力
信号ＯＵＴが出力される。
４に正の電源電圧ＶＣＣが与えられ、端子３５にグラン
ド電圧ＧＮＤが与えられるときには、グランド電圧ＧＮ
Ｄを基準とした正のピーク値を示す出力信号ＯＵＴが出
力される。また、端子３４にグランド電圧ＧＮＤが与え
られ、端子３５に負の電源電圧ＶＥＥが与えられるとき
には、電圧ＶＥＥを基準とした正のピーク値を示す出力
信号ＯＵＴが出力される。
【００２５】図３は、実施の第１形態の他の構成例であ
るピーク検波回路４１を示す。ピーク検波回路４１は、
バイアス回路４２と、レベルシフト回路４３と、平滑回
路４４と、抵抗４５，４６とを含んで構成される。抵抗
４６については、図１のピーク検波回路と同様に、電流
源を使用することもできる。
るピーク検波回路４１を示す。ピーク検波回路４１は、
バイアス回路４２と、レベルシフト回路４３と、平滑回
路４４と、抵抗４５，４６とを含んで構成される。抵抗
４６については、図１のピーク検波回路と同様に、電流
源を使用することもできる。
【００２６】バイアス回路４２は、カレントミラー回路
を構成するＰＮＰトランジスタ４８，４９と、ＰＮ接合
ダイオード４７とを含んで構成される。ＰＮＰトランジ
スタ４８，４９のエミッタには電圧ＶＣＣが与えられて
いる。ＰＮＰトランジスタ４８のベースとコレクタとは
接続されており、さらにコレクタにＰＮ接合ダイオード
４７のアノードが接続される。ＰＮ接合ダイオード４７
のカソードは、抵抗４６を介してグランド電圧ＧＮＤが
供給される端子５５に接続される。また、ＰＮ接合ダイ
オード４７のカソードは、抵抗４５を介して入力端子５
６に接続される。
を構成するＰＮＰトランジスタ４８，４９と、ＰＮ接合
ダイオード４７とを含んで構成される。ＰＮＰトランジ
スタ４８，４９のエミッタには電圧ＶＣＣが与えられて
いる。ＰＮＰトランジスタ４８のベースとコレクタとは
接続されており、さらにコレクタにＰＮ接合ダイオード
４７のアノードが接続される。ＰＮ接合ダイオード４７
のカソードは、抵抗４６を介してグランド電圧ＧＮＤが
供給される端子５５に接続される。また、ＰＮ接合ダイ
オード４７のカソードは、抵抗４５を介して入力端子５
６に接続される。
【００２７】レベルシフト回路４３は、ＰＮＰトランジ
スタ５０，５１を含んで構成されており、ＰＮＰトラン
ジスタ５０のベースには、入力信号ＩＮが与えられ、エ
ミッタはＰＮＰトランジスタ４９のコレクタに接続され
る。ＰＮＰトランジスタ４９のコレクタは、ＰＮＰトラ
ンジスタ５１のベースにも接続されており、ＰＮＰトラ
ンジスタ５１のエミッタは平滑回路４４に接続される。
ＰＮＰトランジスタ５０と５１との各コレクタには、グ
ランド電圧ＧＮＤが供給される。
スタ５０，５１を含んで構成されており、ＰＮＰトラン
ジスタ５０のベースには、入力信号ＩＮが与えられ、エ
ミッタはＰＮＰトランジスタ４９のコレクタに接続され
る。ＰＮＰトランジスタ４９のコレクタは、ＰＮＰトラ
ンジスタ５１のベースにも接続されており、ＰＮＰトラ
ンジスタ５１のエミッタは平滑回路４４に接続される。
ＰＮＰトランジスタ５０と５１との各コレクタには、グ
ランド電圧ＧＮＤが供給される。
【００２８】ピーク検波回路４１は、正のピークを検出
して出力するピーク検波回路２１に対して、入力信号Ｉ
Ｎの負のピークを検出し、平滑化して出力する。ピーク
検波回路４１は、トランジスタにピーク検波回路２１に
おけるＮＰＮ型とは導電型式の異なるＰＮＰ型を用い、
相補的かつ対称的な回路構成を有し、動作原理は同等で
ある。
して出力するピーク検波回路２１に対して、入力信号Ｉ
Ｎの負のピークを検出し、平滑化して出力する。ピーク
検波回路４１は、トランジスタにピーク検波回路２１に
おけるＮＰＮ型とは導電型式の異なるＰＮＰ型を用い、
相補的かつ対称的な回路構成を有し、動作原理は同等で
ある。
【００２９】図４は、ピーク検波回路４１における入力
信号ＩＮおよび出力信号ＯＵＴの波形を示す。入力信号
ＩＮが入力端子５６を介して与えられると、ＰＮＰトラ
ンジスタ４８およびＰＮ接合ダイオード４７によって定
められるバイアス電圧Ｖｂｉａｓが印加され、接続点Ｂ
では（１）に示すようにバイアス電圧Ｖｂｉａｓを基準
とした信号に変換される。
信号ＩＮおよび出力信号ＯＵＴの波形を示す。入力信号
ＩＮが入力端子５６を介して与えられると、ＰＮＰトラ
ンジスタ４８およびＰＮ接合ダイオード４７によって定
められるバイアス電圧Ｖｂｉａｓが印加され、接続点Ｂ
では（１）に示すようにバイアス電圧Ｖｂｉａｓを基準
とした信号に変換される。
【００３０】バイアス電圧Ｖｂｉａｓ基準となった入力
信号ＩＮは、レベルシフト回路４３でバイアス電圧Ｖｂ
ｉａｓに相当する電圧分レベルシフトされて、（２）に
示す出力信号ＯＵＴとして導出される。２点鎖線で示す
グランド電圧ＧＮＤ基準の信号ＳＨは、平滑回路４４が
設けられないとき、出力端子５７から出力信号ＯＵＴと
して出力される半波整流波形を示す。
信号ＩＮは、レベルシフト回路４３でバイアス電圧Ｖｂ
ｉａｓに相当する電圧分レベルシフトされて、（２）に
示す出力信号ＯＵＴとして導出される。２点鎖線で示す
グランド電圧ＧＮＤ基準の信号ＳＨは、平滑回路４４が
設けられないとき、出力端子５７から出力信号ＯＵＴと
して出力される半波整流波形を示す。
【００３１】正の電圧を出力する電源を用いて、端子５
４に電圧ＶＣＣが与えられ、端子５５にグランド電圧Ｇ
ＮＤが与えられるときには、グランド電圧ＧＮＤを基準
とした負のピーク値を示す出力信号ＯＵＴが出力され
る。また、負の電圧を出力する電源を用いて、端子５４
にグランド電圧ＧＮＤが与えられ、端子５５に負の電圧
である電圧ＶＥＥが与えられるときには、電圧ＶＥＥを
基準とした負のピーク値を示す出力信号ＯＵＴが出力さ
れる。
４に電圧ＶＣＣが与えられ、端子５５にグランド電圧Ｇ
ＮＤが与えられるときには、グランド電圧ＧＮＤを基準
とした負のピーク値を示す出力信号ＯＵＴが出力され
る。また、負の電圧を出力する電源を用いて、端子５４
にグランド電圧ＧＮＤが与えられ、端子５５に負の電圧
である電圧ＶＥＥが与えられるときには、電圧ＶＥＥを
基準とした負のピーク値を示す出力信号ＯＵＴが出力さ
れる。
【００３２】以上のように本実施の形態によれば、入力
端子３６，５６から入力される入力信号ＩＮに、バイア
ス回路２２，４２で作成されたバイアス電圧Ｖｂｉａｓ
を印加しているので、入力信号ＩＮを単電源の出力電圧
間で変化する信号として処理することができ、ピーク検
波回路２１，４１の電源電圧を単電源から供給すること
ができる。
端子３６，５６から入力される入力信号ＩＮに、バイア
ス回路２２，４２で作成されたバイアス電圧Ｖｂｉａｓ
を印加しているので、入力信号ＩＮを単電源の出力電圧
間で変化する信号として処理することができ、ピーク検
波回路２１，４１の電源電圧を単電源から供給すること
ができる。
【００３３】図５は、本発明の実施の第２の形態である
ピーク検波回路６１を示す。ピーク検波回路６１は、ピ
ーク検波回路２１と類似する構成であり、同一の構成要
素には同一の参照符を付して説明を省略する。ピーク検
波回路６１は、バイアス回路６２と、レベルシフト回路
６３と、平滑回路２４と、抵抗２５，２６とを含んで構
成される。抵抗２６については、実施の第１形態と同様
に、電流源に置換可能である。
ピーク検波回路６１を示す。ピーク検波回路６１は、ピ
ーク検波回路２１と類似する構成であり、同一の構成要
素には同一の参照符を付して説明を省略する。ピーク検
波回路６１は、バイアス回路６２と、レベルシフト回路
６３と、平滑回路２４と、抵抗２５，２６とを含んで構
成される。抵抗２６については、実施の第１形態と同様
に、電流源に置換可能である。
【００３４】ピーク検波回路６１の特徴は、抵抗２６と
ＰＮ接合ダイオード２７との間にｎ（ｎは１以上の整
数）個のダイオードＤＡ１〜ＤＡｎ（総称するときは参
照符ＤＡを用いる）が直列に介挿されていることであ
る。ダイオードＤＡ１のアノードと電源電圧ＶＣＣとの
間には抵抗２６が接続され、ダイオードＤＡｎのカソー
ドはＰＮ接合ダイオード２７のアノードに接続される。
直列に接続されるダイオードＤＡとＰＮ接合ダイオード
２７とによって、入力信号ＩＮに印加するバイアス電圧
Ｖｂｉａｓを定めることができる。抵抗２５の他端はダ
イオードＤＡ１のアノードに接続される。
ＰＮ接合ダイオード２７との間にｎ（ｎは１以上の整
数）個のダイオードＤＡ１〜ＤＡｎ（総称するときは参
照符ＤＡを用いる）が直列に介挿されていることであ
る。ダイオードＤＡ１のアノードと電源電圧ＶＣＣとの
間には抵抗２６が接続され、ダイオードＤＡｎのカソー
ドはＰＮ接合ダイオード２７のアノードに接続される。
直列に接続されるダイオードＤＡとＰＮ接合ダイオード
２７とによって、入力信号ＩＮに印加するバイアス電圧
Ｖｂｉａｓを定めることができる。抵抗２５の他端はダ
イオードＤＡ１のアノードに接続される。
【００３５】出力信号ＯＵＴの基準の電圧を確実にグラ
ンド電圧ＧＮＤとするために、バイアス回路６２のダイ
オードＤＡによって定められる電圧に合わせて、レベル
シフト回路６３によってレベルシフトさせる電圧も変化
させなければならないので、レベルシフト回路６３には
ダイオードＤＡと同一の特性を有するダイオードＤＢ１
〜ＤＢｎ（総称するときは参照符ＤＢを用いる）が直列
に接続される。ダイオードＤＢは、ダイオードＤＢ１の
アノードがＮＰＮトランジスタ３０のエミッタに接続さ
れ、ダイオードＤＢｎのカソードがＮＰＮトランジスタ
３１のベースに接続される。
ンド電圧ＧＮＤとするために、バイアス回路６２のダイ
オードＤＡによって定められる電圧に合わせて、レベル
シフト回路６３によってレベルシフトさせる電圧も変化
させなければならないので、レベルシフト回路６３には
ダイオードＤＡと同一の特性を有するダイオードＤＢ１
〜ＤＢｎ（総称するときは参照符ＤＢを用いる）が直列
に接続される。ダイオードＤＢは、ダイオードＤＢ１の
アノードがＮＰＮトランジスタ３０のエミッタに接続さ
れ、ダイオードＤＢｎのカソードがＮＰＮトランジスタ
３１のベースに接続される。
【００３６】入力信号ＩＮの電圧Ｖｉと、ＰＮ接合ダイ
オード２７の電圧降下による電圧Ｖｄ１と、ＮＰＮトラ
ンジスタ２８のベース・エミッタ電圧Ｖｂｅ１とに加え
て、ダイオードＤＡ１によって降下する電圧Ｖｄａをｎ
倍した電圧とによってバイアス電圧Ｖｂｉａｓが定めら
れる。ダイオードＤＢ１によって降下する電圧をＶｄｂ
とすると、レベルシフト回路２３から出力される電圧Ｖ
ｏ１は、 Ｖｏ１＝Ｖｉ＋Ｖｄ１＋Ｖｂｅ１＋ｎ・Ｖｄａ −（Ｖｂｅ２＋ｎ・Ｖｄｂ＋Ｖｂｅ３） ≒Ｖｉ …（３） となり、バイアス電圧Ｖｂｉａｓが差引かれた電圧とな
る。
オード２７の電圧降下による電圧Ｖｄ１と、ＮＰＮトラ
ンジスタ２８のベース・エミッタ電圧Ｖｂｅ１とに加え
て、ダイオードＤＡ１によって降下する電圧Ｖｄａをｎ
倍した電圧とによってバイアス電圧Ｖｂｉａｓが定めら
れる。ダイオードＤＢ１によって降下する電圧をＶｄｂ
とすると、レベルシフト回路２３から出力される電圧Ｖ
ｏ１は、 Ｖｏ１＝Ｖｉ＋Ｖｄ１＋Ｖｂｅ１＋ｎ・Ｖｄａ −（Ｖｂｅ２＋ｎ・Ｖｄｂ＋Ｖｂｅ３） ≒Ｖｉ …（３） となり、バイアス電圧Ｖｂｉａｓが差引かれた電圧とな
る。
【００３７】ピーク検波回路６１では、抵抗２６とＰＮ
接合ダイオード２７との間にダイオードＤＡを接続する
構成としたけれども、ダイオードＤＡに置き換えて、ダ
イオード接続したトランジスタを接続する構成としても
よい。また、ピーク検波回路２１と同様に、端子３４お
よび端子３５に接続する電源を正の電圧を出力する電源
とするか負の電圧を出力する電源とするかによって、出
力信号ＯＵＴの基準となる電圧を定めることができる。
接合ダイオード２７との間にダイオードＤＡを接続する
構成としたけれども、ダイオードＤＡに置き換えて、ダ
イオード接続したトランジスタを接続する構成としても
よい。また、ピーク検波回路２１と同様に、端子３４お
よび端子３５に接続する電源を正の電圧を出力する電源
とするか負の電圧を出力する電源とするかによって、出
力信号ＯＵＴの基準となる電圧を定めることができる。
【００３８】以上のように本実施の形態によれば、抵抗
２５とＮＰＮトランジスタ２８のコレクタとの間にＰＮ
接合ダイオード２７と直列にダイオードＤＡが接続され
ていることによって、入力端子３６から入力される入力
信号ＩＮに印加するバイアス電圧Ｖｂｉａｓは、ＮＰＮ
トランジスタ２８とＰＮ接合ダイオード２７とダイオー
ドＤＡとによって定められることとなり、信号ＩＮの振
幅に応じてダイオードＤＡの数を調整することで、信号
ＩＮをグランド電圧ＧＮＤから電圧ＶＣＣまでの間で変
化する信号とすることができ、ピーク検波回路６１に電
圧を供給する電源を１つの電源とすることができる。
２５とＮＰＮトランジスタ２８のコレクタとの間にＰＮ
接合ダイオード２７と直列にダイオードＤＡが接続され
ていることによって、入力端子３６から入力される入力
信号ＩＮに印加するバイアス電圧Ｖｂｉａｓは、ＮＰＮ
トランジスタ２８とＰＮ接合ダイオード２７とダイオー
ドＤＡとによって定められることとなり、信号ＩＮの振
幅に応じてダイオードＤＡの数を調整することで、信号
ＩＮをグランド電圧ＧＮＤから電圧ＶＣＣまでの間で変
化する信号とすることができ、ピーク検波回路６１に電
圧を供給する電源を１つの電源とすることができる。
【００３９】図６は、実施の第２形態の他の構成例であ
るピーク検波回路７１を示す。ピーク検波回路７１は、
ピーク検波回路４１に対して相補的な構成を有し、同一
の構成要素には同一の参照符を付して説明を省略する。
ピーク検波回路７１は、バイアス回路７２と、レベルシ
フト回路７３と、平滑回路４４と、抵抗４５，４６とを
含んで構成される。ピーク検波回路７１では、入力信号
ＩＮの負のピーク値を検出して出力し、入力信号ＩＮの
基準となる電圧を発生するために、バイアス回路７２お
よびレベルシフト回路７３に複数のダイオードＤＣ，Ｄ
Ｄがそれぞれ接続されている。
るピーク検波回路７１を示す。ピーク検波回路７１は、
ピーク検波回路４１に対して相補的な構成を有し、同一
の構成要素には同一の参照符を付して説明を省略する。
ピーク検波回路７１は、バイアス回路７２と、レベルシ
フト回路７３と、平滑回路４４と、抵抗４５，４６とを
含んで構成される。ピーク検波回路７１では、入力信号
ＩＮの負のピーク値を検出して出力し、入力信号ＩＮの
基準となる電圧を発生するために、バイアス回路７２お
よびレベルシフト回路７３に複数のダイオードＤＣ，Ｄ
Ｄがそれぞれ接続されている。
【００４０】バイアス回路７２において、ダイオードＤ
Ｃ１のアノードはＰＮ接合ダイオード４７のカソードに
接続され、ダイオードＤＣｎのカソードは抵抗４６を介
してグランド電圧ＧＮＤが与えられる端子３５に接続さ
れる。バイアス回路７２によって変化された基準電圧に
合わせて、レベルシフト回路７３によって電圧レベルを
シフトさせる際の電圧も変化させなければならないの
で、ＰＮＰトランジスタ５１のベースとＰＮＰトランジ
スタ５０のエミッタとの間にダイオードＤＤが同数のｎ
個直列に接続される。
Ｃ１のアノードはＰＮ接合ダイオード４７のカソードに
接続され、ダイオードＤＣｎのカソードは抵抗４６を介
してグランド電圧ＧＮＤが与えられる端子３５に接続さ
れる。バイアス回路７２によって変化された基準電圧に
合わせて、レベルシフト回路７３によって電圧レベルを
シフトさせる際の電圧も変化させなければならないの
で、ＰＮＰトランジスタ５１のベースとＰＮＰトランジ
スタ５０のエミッタとの間にダイオードＤＤが同数のｎ
個直列に接続される。
【００４１】また、ピーク検波回路４１と同様に、端子
３４および端子３５に接続する電源を正の電圧を出力す
る電源とするか負の電圧を出力する電源とするかによっ
て、出力信号ＯＵＴの基準の電圧を定めることができ
る。
３４および端子３５に接続する電源を正の電圧を出力す
る電源とするか負の電圧を出力する電源とするかによっ
て、出力信号ＯＵＴの基準の電圧を定めることができ
る。
【００４２】図７は、本発明の実施の第３の形態である
ピーク検波回路８１を示す。ピーク検波回路８１は、図
１に示す実施の第１形態によるピーク検波回路２１と類
似する構成であるので、同一の構成要素には同一の参照
符を付して説明を省略する。本実施の形態によるピーク
検波回路８１の特徴は、抵抗２６とＰＮ接合ダイオード
２７との間に抵抗８６が接続され、ＮＰＮトランジスタ
３０のエミッタとＮＰＮトランジスタ３１のベースとの
間に抵抗８６と同一の抵抗値を有する抵抗８７が接続さ
れていることである。図５に示す実施の第２形態のピー
ク検波回路６１では、バイアス電圧を変化させるために
直列に接続されたダイオードＤＡ１〜ＤＡｎを用いるけ
れども、本実施形態のピーク検波回路８１ではダイオー
ドＤＡに置き換えて抵抗８６を用いる。
ピーク検波回路８１を示す。ピーク検波回路８１は、図
１に示す実施の第１形態によるピーク検波回路２１と類
似する構成であるので、同一の構成要素には同一の参照
符を付して説明を省略する。本実施の形態によるピーク
検波回路８１の特徴は、抵抗２６とＰＮ接合ダイオード
２７との間に抵抗８６が接続され、ＮＰＮトランジスタ
３０のエミッタとＮＰＮトランジスタ３１のベースとの
間に抵抗８６と同一の抵抗値を有する抵抗８７が接続さ
れていることである。図５に示す実施の第２形態のピー
ク検波回路６１では、バイアス電圧を変化させるために
直列に接続されたダイオードＤＡ１〜ＤＡｎを用いるけ
れども、本実施形態のピーク検波回路８１ではダイオー
ドＤＡに置き換えて抵抗８６を用いる。
【００４３】バイアス回路８２によるバイアス電圧Ｖｂ
ｉａｓは、抵抗８６の抵抗値をＲ１とし、抵抗８６を流
れる電流をＩ１とすると、 Ｖｂｉａｓ＝Ｒ１・Ｉ１＋Ｖｄ１＋Ｖｂｅ１ …（４） となる。レベルシフト回路８３における抵抗８７には、
ＮＰＮトランジスタ２８，２９がカレントミラー接続さ
れていることによって、抵抗８６に流れる電流と等しい
電流が流れる。レベルシフト回路８３によってレベルシ
フトされる電圧は、Ｒ１・Ｉ１とＮＰＮトランジスタ２
８，２９のベース・エミッタ間電圧Ｖｂｅ２，Ｖｂｅ３
との和であり、バイアス電圧Ｖｂｉａｓと等しくなる。
ｉａｓは、抵抗８６の抵抗値をＲ１とし、抵抗８６を流
れる電流をＩ１とすると、 Ｖｂｉａｓ＝Ｒ１・Ｉ１＋Ｖｄ１＋Ｖｂｅ１ …（４） となる。レベルシフト回路８３における抵抗８７には、
ＮＰＮトランジスタ２８，２９がカレントミラー接続さ
れていることによって、抵抗８６に流れる電流と等しい
電流が流れる。レベルシフト回路８３によってレベルシ
フトされる電圧は、Ｒ１・Ｉ１とＮＰＮトランジスタ２
８，２９のベース・エミッタ間電圧Ｖｂｅ２，Ｖｂｅ３
との和であり、バイアス電圧Ｖｂｉａｓと等しくなる。
【００４４】また、図１に示す実施の第１形態のピーク
検波回路２１と同様に、端子３４および端子３５に接続
する電源を正の電圧を出力する電源とするか負の電圧を
出力する電源とするかによって、出力信号ＯＵＴの基準
の電圧を定めることができる。
検波回路２１と同様に、端子３４および端子３５に接続
する電源を正の電圧を出力する電源とするか負の電圧を
出力する電源とするかによって、出力信号ＯＵＴの基準
の電圧を定めることができる。
【００４５】図８は、実施の第３形態の相補的な構成例
であるピーク検波回路９１を示す。ピーク検波回路９１
は、バイアス回路９２およびレベルシフト回路９３を含
み、図３に示すピーク検波回路４１と類似する構成であ
るので、同一の構成要素には同一の参照符を付して説明
を省略する。
であるピーク検波回路９１を示す。ピーク検波回路９１
は、バイアス回路９２およびレベルシフト回路９３を含
み、図３に示すピーク検波回路４１と類似する構成であ
るので、同一の構成要素には同一の参照符を付して説明
を省略する。
【００４６】ピーク検波回路９１の特徴は、バイアス回
路９２の抵抗４６とＰＮ接合ダイオード４７との間に抵
抗９６が設けられ、レベルシフト回路９３のＰＮＰトラ
ンジスタ５０のエミッタとＰＮＰトランジスタ５１のベ
ースとの間に抵抗９６と同一の抵抗値を有する抵抗９７
が設けられていることである。ピーク検波回路９１で
は、図６に示すピーク検波回路７１で用いられる電圧を
変化させるためのダイオードＤＣ，ＤＤに置き換えて抵
抗９６，９７を接続し、各抵抗間の電圧降下によって複
数のダイオードを直列に接続する場合と同等の効果を得
ている。
路９２の抵抗４６とＰＮ接合ダイオード４７との間に抵
抗９６が設けられ、レベルシフト回路９３のＰＮＰトラ
ンジスタ５０のエミッタとＰＮＰトランジスタ５１のベ
ースとの間に抵抗９６と同一の抵抗値を有する抵抗９７
が設けられていることである。ピーク検波回路９１で
は、図６に示すピーク検波回路７１で用いられる電圧を
変化させるためのダイオードＤＣ，ＤＤに置き換えて抵
抗９６，９７を接続し、各抵抗間の電圧降下によって複
数のダイオードを直列に接続する場合と同等の効果を得
ている。
【００４７】本実施の形態によれば、抵抗２５とＮＰＮ
トランジスタ２８のコレクタとの間にＰＮ接合ダイオー
ド２７と直列に抵抗８６が接続されていることによっ
て、入力端子３６から入力される入力信号ＩＮに印加す
るバイアス電圧Ｖｂｉａｓは、ＮＰＮトランジスタ２８
とＰＮ接合ダイオード２７と抵抗８６とによって定めら
れることとなり、信号ＩＮの振幅に応じて抵抗８６の抵
抗値を定めることで、信号ＩＮをグランド電圧ＧＮＤか
ら電圧ＶＣＣまでの間で変化する信号とすることがで
き、ピーク検波回路８１に電圧を供給する電源を１つの
電源とすることができる。
トランジスタ２８のコレクタとの間にＰＮ接合ダイオー
ド２７と直列に抵抗８６が接続されていることによっ
て、入力端子３６から入力される入力信号ＩＮに印加す
るバイアス電圧Ｖｂｉａｓは、ＮＰＮトランジスタ２８
とＰＮ接合ダイオード２７と抵抗８６とによって定めら
れることとなり、信号ＩＮの振幅に応じて抵抗８６の抵
抗値を定めることで、信号ＩＮをグランド電圧ＧＮＤか
ら電圧ＶＣＣまでの間で変化する信号とすることがで
き、ピーク検波回路８１に電圧を供給する電源を１つの
電源とすることができる。
【００４８】図９は、本発明の実施の第４の形態である
ピーク検波回路１０１を示す。ピーク検波回路１０１
は、図１に示す実施の第１形態によるピーク検波回路２
１と類似する構成であり、同一の構成要素には同一の参
照符を付して説明を省略する。本実施形態によるピーク
検波回路１０１の特徴は、バイアス回路１０２にバイア
ス用トランジスタであるＮＰＮトランジスタ１０６と抵
抗１０７とが設けられていることである。ＮＰＮトラン
ジスタ１０６のベースは、抵抗２５とＮＰＮトランジス
タ２８のコレクタとの接続点に接続され、コレクタには
電圧ＶＣＣが与えられ、エミッタはカレントミラー接続
されるＮＰＮトランジスタ２８，２９のベースに接続さ
れる。抵抗１０７の一端は、ＮＰＮトランジスタ２８，
２９のベースに接続され、他端はグランド電圧ＧＮＤに
接続される。
ピーク検波回路１０１を示す。ピーク検波回路１０１
は、図１に示す実施の第１形態によるピーク検波回路２
１と類似する構成であり、同一の構成要素には同一の参
照符を付して説明を省略する。本実施形態によるピーク
検波回路１０１の特徴は、バイアス回路１０２にバイア
ス用トランジスタであるＮＰＮトランジスタ１０６と抵
抗１０７とが設けられていることである。ＮＰＮトラン
ジスタ１０６のベースは、抵抗２５とＮＰＮトランジス
タ２８のコレクタとの接続点に接続され、コレクタには
電圧ＶＣＣが与えられ、エミッタはカレントミラー接続
されるＮＰＮトランジスタ２８，２９のベースに接続さ
れる。抵抗１０７の一端は、ＮＰＮトランジスタ２８，
２９のベースに接続され、他端はグランド電圧ＧＮＤに
接続される。
【００４９】ＮＰＮトランジスタ２８，２９によるカレ
ントミラー回路によって、レベルシフト回路２３のＮＰ
Ｎトランジスタ３０のベース・エミッタ間電圧Ｖｂｅ
は、ＰＮ接合ダイオード２７の順方向降下電圧とＮＰＮ
トランジスタ２８のベース・エミッタ間電圧Ｖｂｅとに
よって定まる電圧と等しくなる。しかしながら、ＮＰＮ
トランジスタ３０の出力が与えられるＮＰＮトランジス
タ３１は、エミッタ電流が平滑回路２４における抵抗３
２の抵抗値およびコンデンサ３３の容量値または出力信
号ＯＵＴの電圧によって変化するので、ＮＰＮトランジ
スタとしては同一特性であっても、ベース電流が異な
る。したがって、カレントミラー回路のＮＰＮトランジ
スタ２９の負荷となるＮＰＮトランジスタ３１のベース
・エミッタ間電圧Ｖｂｅ３が変動して、必ずしもＶｄ１
およびＶｂｅ１に等しくはなくなり、バイアス電圧をレ
ベルシフトされる電圧とに差が生じ、入力信号ＩＮの入
力レベルと出力信号ＯＵＴの出力レベルとに差が生じる
こととなる。
ントミラー回路によって、レベルシフト回路２３のＮＰ
Ｎトランジスタ３０のベース・エミッタ間電圧Ｖｂｅ
は、ＰＮ接合ダイオード２７の順方向降下電圧とＮＰＮ
トランジスタ２８のベース・エミッタ間電圧Ｖｂｅとに
よって定まる電圧と等しくなる。しかしながら、ＮＰＮ
トランジスタ３０の出力が与えられるＮＰＮトランジス
タ３１は、エミッタ電流が平滑回路２４における抵抗３
２の抵抗値およびコンデンサ３３の容量値または出力信
号ＯＵＴの電圧によって変化するので、ＮＰＮトランジ
スタとしては同一特性であっても、ベース電流が異な
る。したがって、カレントミラー回路のＮＰＮトランジ
スタ２９の負荷となるＮＰＮトランジスタ３１のベース
・エミッタ間電圧Ｖｂｅ３が変動して、必ずしもＶｄ１
およびＶｂｅ１に等しくはなくなり、バイアス電圧をレ
ベルシフトされる電圧とに差が生じ、入力信号ＩＮの入
力レベルと出力信号ＯＵＴの出力レベルとに差が生じる
こととなる。
【００５０】ピーク検波回路１０１のバイアス回路１０
２は、カレントミラー回路を構成するＮＰＮトランジス
タ２８，２９に加えてＮＰＮトランジスタ１０６と抵抗
１０７とが設けられている。抵抗１０７の抵抗値を調整
することによって、ＮＰＮトランジスタ１０６のエミッ
タを流れる電流Ｉａが定められる。エミッタ電流Ｉａに
よってＮＰＮトランジスタ１０６のベース電流が変化
し、ＮＰＮトランジスタ２８，２９の負荷として流れる
ベース電流の不均衡が低減される。すなわち、ＮＰＮト
ランジスタ１０６と抵抗１０７とによって、所定の振幅
の入力信号ＩＮが与えられる場合に、入力信号ＩＮの信
号レベルに対して出力信号ＯＵＴの信号レベルがずれる
のを防止することができる。
２は、カレントミラー回路を構成するＮＰＮトランジス
タ２８，２９に加えてＮＰＮトランジスタ１０６と抵抗
１０７とが設けられている。抵抗１０７の抵抗値を調整
することによって、ＮＰＮトランジスタ１０６のエミッ
タを流れる電流Ｉａが定められる。エミッタ電流Ｉａに
よってＮＰＮトランジスタ１０６のベース電流が変化
し、ＮＰＮトランジスタ２８，２９の負荷として流れる
ベース電流の不均衡が低減される。すなわち、ＮＰＮト
ランジスタ１０６と抵抗１０７とによって、所定の振幅
の入力信号ＩＮが与えられる場合に、入力信号ＩＮの信
号レベルに対して出力信号ＯＵＴの信号レベルがずれる
のを防止することができる。
【００５１】また、ピーク検波回路２１と同様に、端子
３４および端子３５に接続する電源を正の電圧を出力す
る電源とするか負の電圧を出力する電源とするかによっ
て、出力信号ＯＵＴの基準の電圧を定めることができ
る。
３４および端子３５に接続する電源を正の電圧を出力す
る電源とするか負の電圧を出力する電源とするかによっ
て、出力信号ＯＵＴの基準の電圧を定めることができ
る。
【００５２】なお、本実施の形態では、ＮＰＮトランジ
スタ１０６に流れる電流を制御するための措置として抵
抗１０７を設ける構成としたけれども、一定の電流を流
す電流源を設ける構成としてもよい。
スタ１０６に流れる電流を制御するための措置として抵
抗１０７を設ける構成としたけれども、一定の電流を流
す電流源を設ける構成としてもよい。
【００５３】図１０は、実施の第４形態の相補的な構成
例であるピーク検波回路１１１を示す。ピーク検波回路
１１１は、図３に示すピーク検波回路４１と類似する構
成であり、同一の構成要素には同一の参照符を付して説
明を省略する。ピーク検波回路１１１の特徴は、バイア
ス回路１１２にＰＮＰトランジスタ１１６と抵抗１１７
とが設けられていることである。ＰＮＰトランジスタ１
１６のベースは、ＰＮＰトランジスタ４８のコレクタと
抵抗４５との間に接続され、ＰＮＰトランジスタ１１６
のエミッタは抵抗１１７を介して端子３４に接続され
る。また、ＰＮＰトランジスタ１１６のコレクタにはグ
ランド電圧ＧＮＤが与えられる。ＰＮＰトランジスタ１
１６のエミッタと抵抗１１７との接続点の電位がＰＮＰ
トランジスタ４８，４９の各ベースに与えられる。
例であるピーク検波回路１１１を示す。ピーク検波回路
１１１は、図３に示すピーク検波回路４１と類似する構
成であり、同一の構成要素には同一の参照符を付して説
明を省略する。ピーク検波回路１１１の特徴は、バイア
ス回路１１２にＰＮＰトランジスタ１１６と抵抗１１７
とが設けられていることである。ＰＮＰトランジスタ１
１６のベースは、ＰＮＰトランジスタ４８のコレクタと
抵抗４５との間に接続され、ＰＮＰトランジスタ１１６
のエミッタは抵抗１１７を介して端子３４に接続され
る。また、ＰＮＰトランジスタ１１６のコレクタにはグ
ランド電圧ＧＮＤが与えられる。ＰＮＰトランジスタ１
１６のエミッタと抵抗１１７との接続点の電位がＰＮＰ
トランジスタ４８，４９の各ベースに与えられる。
【００５４】また、ピーク検波回路４１と同様に、端子
３４および端子３５に接続する電源を正の電圧を出力す
る電源とするか負の電圧を出力する電源とするかによっ
て、出力信号ＯＵＴの基準の電圧を定めることができ
る。
３４および端子３５に接続する電源を正の電圧を出力す
る電源とするか負の電圧を出力する電源とするかによっ
て、出力信号ＯＵＴの基準の電圧を定めることができ
る。
【００５５】以上のように本実施の形態によれば、バイ
アス用トランジスタであるＮＰＮトランジスタ１０６の
エミッタは、カレントミラー接続されるＮＰＮトランジ
スタ２８，２９のベースに接続され、ＮＰＮトランジス
タ２８，２９のベースにはさらに抵抗１０７が接続され
ているので、抵抗１０７の抵抗値を定めることでカレン
トミラー回路の負荷が調整されることとなり、平滑回路
に含まれる構成要素の値などによって生じるバイアス電
圧とレベルシフトする電圧とのずれを小さくすることが
できる。
アス用トランジスタであるＮＰＮトランジスタ１０６の
エミッタは、カレントミラー接続されるＮＰＮトランジ
スタ２８，２９のベースに接続され、ＮＰＮトランジス
タ２８，２９のベースにはさらに抵抗１０７が接続され
ているので、抵抗１０７の抵抗値を定めることでカレン
トミラー回路の負荷が調整されることとなり、平滑回路
に含まれる構成要素の値などによって生じるバイアス電
圧とレベルシフトする電圧とのずれを小さくすることが
できる。
【００５６】図１１は、本発明の実施の第５の形態であ
るピーク検波回路１２１を示す。ピーク検波回路１２１
は、図１の実施の第１形態によるピーク検波回路２１と
類似する構成であるので、同一の構成要素には同一の参
照符を付して説明を省略する。
るピーク検波回路１２１を示す。ピーク検波回路１２１
は、図１の実施の第１形態によるピーク検波回路２１と
類似する構成であるので、同一の構成要素には同一の参
照符を付して説明を省略する。
【００５７】ピーク検波回路１２１は、バイアス回路１
２２とレベルシフト回路１２３と平滑回路２４と抵抗２
５，２６とを含んで構成される。バイアス回路１２２
は、カレントミラー接続されているＮＰＮトランジスタ
２８，２９に加えて、ＮＰＮトランジスタ１２６，１２
７，１２８を含んで構成される。ＮＰＮトランジスタ１
２６は、ＮＰＮトランジスタ１０６と同様にベースがＮ
ＰＮトランジスタ２８のコレクタと抵抗２５との間に接
続され、エミッタはＮＰＮトランジスタ２８，２９のベ
ースに接続され、コレクタには電圧ＶＣＣが与えられ
る。ＮＰＮトランジスタ１２７，１２８はカレントミラ
ー接続されており、ＮＰＮトランジスタ１２７のベース
とＮＰＮトランジスタ１２８のベースとが互いに接続さ
れており、ＮＰＮトランジスタ１２８のコレクタが共通
に接続されたベースに接続されている。ＮＰＮトランジ
スタ１２７，１２８の互いのエミッタにはグランド電圧
ＧＮＤが与えられる。ＮＰＮトランジスタ１２７のコレ
クタは、ＮＰＮトランジスタ１２６のエミッタおよびＮ
ＰＮトランジスタ２８，２９のベースに接続される。ま
た、ＮＰＮトランジスタ１２８のコレクタは、後述する
ＰＮＰトランジスタ１２９のコレクタに接続される。
２２とレベルシフト回路１２３と平滑回路２４と抵抗２
５，２６とを含んで構成される。バイアス回路１２２
は、カレントミラー接続されているＮＰＮトランジスタ
２８，２９に加えて、ＮＰＮトランジスタ１２６，１２
７，１２８を含んで構成される。ＮＰＮトランジスタ１
２６は、ＮＰＮトランジスタ１０６と同様にベースがＮ
ＰＮトランジスタ２８のコレクタと抵抗２５との間に接
続され、エミッタはＮＰＮトランジスタ２８，２９のベ
ースに接続され、コレクタには電圧ＶＣＣが与えられ
る。ＮＰＮトランジスタ１２７，１２８はカレントミラ
ー接続されており、ＮＰＮトランジスタ１２７のベース
とＮＰＮトランジスタ１２８のベースとが互いに接続さ
れており、ＮＰＮトランジスタ１２８のコレクタが共通
に接続されたベースに接続されている。ＮＰＮトランジ
スタ１２７，１２８の互いのエミッタにはグランド電圧
ＧＮＤが与えられる。ＮＰＮトランジスタ１２７のコレ
クタは、ＮＰＮトランジスタ１２６のエミッタおよびＮ
ＰＮトランジスタ２８，２９のベースに接続される。ま
た、ＮＰＮトランジスタ１２８のコレクタは、後述する
ＰＮＰトランジスタ１２９のコレクタに接続される。
【００５８】レベルシフト回路１２３は、ＮＰＮトラン
ジスタ３０，３１に加えて、ＰＮＰトランジスタ１２
９，１３０と、ＮＰＮトランジスタ１３１と、抵抗１３
２とを含んで構成される。ＰＮＰトランジスタ１２９，
１３０はカレントミラー接続されており、ＰＮＰトラン
ジスタ１３０のコレクタが各ベースに接続されている。
ＰＮＰトランジスタ１２９，１３０のエミッタにはとも
に電圧ＶＣＣが与えられており、ＰＮＰトランジスタ１
２９のコレクタはＮＰＮトランジスタ１２８のコレクタ
に接続され、ＰＮＰトランジスタ１３０のコレクタはＮ
ＰＮトランジスタ１３１のコレクタに接続される。ＮＰ
Ｎトランジスタ１３１のエミッタは抵抗１３２を介して
接地される。
ジスタ３０，３１に加えて、ＰＮＰトランジスタ１２
９，１３０と、ＮＰＮトランジスタ１３１と、抵抗１３
２とを含んで構成される。ＰＮＰトランジスタ１２９，
１３０はカレントミラー接続されており、ＰＮＰトラン
ジスタ１３０のコレクタが各ベースに接続されている。
ＰＮＰトランジスタ１２９，１３０のエミッタにはとも
に電圧ＶＣＣが与えられており、ＰＮＰトランジスタ１
２９のコレクタはＮＰＮトランジスタ１２８のコレクタ
に接続され、ＰＮＰトランジスタ１３０のコレクタはＮ
ＰＮトランジスタ１３１のコレクタに接続される。ＮＰ
Ｎトランジスタ１３１のエミッタは抵抗１３２を介して
接地される。
【００５９】レベルシフト回路１２３では、ＮＰＮトラ
ンジスタ３１にベースが共通接続されるＮＰＮトランジ
スタ１３１のコレクタ電流が、カレントミラー回路の一
方のＰＮＰトランジスタ１３０のコレクタを流れ、他方
のＰＮＰトランジスタ１２９のコレクタを流れる電流が
定まり、さらにカレントミラー回路のＮＰＮトランジス
タ１２７のコレクタを流れる電流量が定まる。したがっ
て、ＮＰＮトランジスタ３１のエミッタ電流に比例して
ベースに流れる電流の変化と、ＮＰＮトランジスタ１２
６のエミッタ電流に比例してベースに流れる電流の変化
とは対応し、バイアス電圧とレベルシフト量とのずれが
低減され、入力振幅に対する出力レベルのずれを小さく
補正することができる。さらに、ピーク検波回路１２１
に形成される各カレントミラー回路のミラー比を定める
ことによって各回路に流れる電流量を制御することがで
きる。
ンジスタ３１にベースが共通接続されるＮＰＮトランジ
スタ１３１のコレクタ電流が、カレントミラー回路の一
方のＰＮＰトランジスタ１３０のコレクタを流れ、他方
のＰＮＰトランジスタ１２９のコレクタを流れる電流が
定まり、さらにカレントミラー回路のＮＰＮトランジス
タ１２７のコレクタを流れる電流量が定まる。したがっ
て、ＮＰＮトランジスタ３１のエミッタ電流に比例して
ベースに流れる電流の変化と、ＮＰＮトランジスタ１２
６のエミッタ電流に比例してベースに流れる電流の変化
とは対応し、バイアス電圧とレベルシフト量とのずれが
低減され、入力振幅に対する出力レベルのずれを小さく
補正することができる。さらに、ピーク検波回路１２１
に形成される各カレントミラー回路のミラー比を定める
ことによって各回路に流れる電流量を制御することがで
きる。
【００６０】また、ピーク検波回路２１と同様に、端子
３４および端子３５に接続する電源を正の電圧を出力す
る電源とするか負の電圧を出力する電源とするかによっ
て、出力信号ＯＵＴの基準の電圧を定めることができ
る。
３４および端子３５に接続する電源を正の電圧を出力す
る電源とするか負の電圧を出力する電源とするかによっ
て、出力信号ＯＵＴの基準の電圧を定めることができ
る。
【００６１】図１２は、本発明の実施の第５形態に対し
て相補的な構成例であるピーク検波回路１４１を示す。
ピーク検波回路１４１は、図３に示すピーク検波回路４
１と類似する構成であるので、同一の構成要素には同一
の参照符を付して説明を省略する。ピーク検波回路１４
１は、バイアス回路１４２とレベルシフト回路１４３と
平滑回路４４と、抵抗４５，４６とを含んで構成され
る。
て相補的な構成例であるピーク検波回路１４１を示す。
ピーク検波回路１４１は、図３に示すピーク検波回路４
１と類似する構成であるので、同一の構成要素には同一
の参照符を付して説明を省略する。ピーク検波回路１４
１は、バイアス回路１４２とレベルシフト回路１４３と
平滑回路４４と、抵抗４５，４６とを含んで構成され
る。
【００６２】バイアス回路１４２は、ＰＮＰトランジス
タ４８，４９，１４６，１４７，１４８を含んで構成さ
れており、ＰＮＰトランジスタ４８，４９がカレントミ
ラー接続され、ＰＮＰトランジスタ１４７，１４８がカ
レントミラー接続される。ＰＮＰトランジスタ４８，４
９，１４７，１４８はエミッタに電圧ＶＣＣが与えられ
ており、ＰＮＰトランジスタ１４８のコレクタはＮＰＮ
トランジスタ１４９のコレクタに接続され、ＰＮＰトラ
ンジスタ１４７のコレクタはＰＮＰトランジスタ４８，
４９のベースに接続される。ＰＮＰトランジスタ４８，
４９のベースには、ベースがＰＮＰトランジスタ４８の
コレクタに接続されたＰＮＰトランジスタ１４６のエミ
ッタが接続されており、ＰＮＰトランジスタ１４６に流
れるエミッタ電流に応じて流れるベース電流がＰＮＰト
ランジスタ４８のコレクタ側の負荷となる。ＰＮＰトラ
ンジスタ１４６のエミッタ電流は、ＰＮＰトランジスタ
１４７のコレクタ電流とほぼ等しく、２つのカレントミ
ラー回路を経て、ＰＮＰトランジスタ１５１に流れるコ
レクタ電流量に対応する。
タ４８，４９，１４６，１４７，１４８を含んで構成さ
れており、ＰＮＰトランジスタ４８，４９がカレントミ
ラー接続され、ＰＮＰトランジスタ１４７，１４８がカ
レントミラー接続される。ＰＮＰトランジスタ４８，４
９，１４７，１４８はエミッタに電圧ＶＣＣが与えられ
ており、ＰＮＰトランジスタ１４８のコレクタはＮＰＮ
トランジスタ１４９のコレクタに接続され、ＰＮＰトラ
ンジスタ１４７のコレクタはＰＮＰトランジスタ４８，
４９のベースに接続される。ＰＮＰトランジスタ４８，
４９のベースには、ベースがＰＮＰトランジスタ４８の
コレクタに接続されたＰＮＰトランジスタ１４６のエミ
ッタが接続されており、ＰＮＰトランジスタ１４６に流
れるエミッタ電流に応じて流れるベース電流がＰＮＰト
ランジスタ４８のコレクタ側の負荷となる。ＰＮＰトラ
ンジスタ１４６のエミッタ電流は、ＰＮＰトランジスタ
１４７のコレクタ電流とほぼ等しく、２つのカレントミ
ラー回路を経て、ＰＮＰトランジスタ１５１に流れるコ
レクタ電流量に対応する。
【００６３】レベルシフト回路１４３は、ＰＮＰトラン
ジスタ５０，５１，１５１と、ＮＰＮトランジスタ１４
９，１５０と、抵抗１５２とを含んで構成される。ＮＰ
Ｎトランジスタ１４９，１５０は、カレントミラー接続
されており、各トランジスタのエミッタは接地される。
ＮＰＮトランジスタ１５０のコレクタはＰＮＰトランジ
スタ１５１および抵抗１５２を介して電圧ＶＣＣが与え
られる。ＮＰＮトランジスタ１５１のベースはＮＰＮト
ランジスタ５１のベースと共通に接続されており、ＮＰ
Ｎトランジスタ１５１に流れるコレクタ電流に基づいて
ＰＮＰトランジスタ１５０のコレクタに電流が流れ、Ｎ
ＰＮトランジスタ１５０のコレクタを流れる電流と同一
の電流がＰＮＰトランジスタ１４８を介してＮＰＮトラ
ンジスタ１４９のコレクタにも流れる。
ジスタ５０，５１，１５１と、ＮＰＮトランジスタ１４
９，１５０と、抵抗１５２とを含んで構成される。ＮＰ
Ｎトランジスタ１４９，１５０は、カレントミラー接続
されており、各トランジスタのエミッタは接地される。
ＮＰＮトランジスタ１５０のコレクタはＰＮＰトランジ
スタ１５１および抵抗１５２を介して電圧ＶＣＣが与え
られる。ＮＰＮトランジスタ１５１のベースはＮＰＮト
ランジスタ５１のベースと共通に接続されており、ＮＰ
Ｎトランジスタ１５１に流れるコレクタ電流に基づいて
ＰＮＰトランジスタ１５０のコレクタに電流が流れ、Ｎ
ＰＮトランジスタ１５０のコレクタを流れる電流と同一
の電流がＰＮＰトランジスタ１４８を介してＮＰＮトラ
ンジスタ１４９のコレクタにも流れる。
【００６４】また、ピーク検波回路４１と同様に、端子
３４および端子３５に接続する電源を正の電圧を出力す
る電源とするか負の電圧を出力する電源とするかによっ
て、出力信号ＯＵＴの基準の電圧を定めることができ
る。
３４および端子３５に接続する電源を正の電圧を出力す
る電源とするか負の電圧を出力する電源とするかによっ
て、出力信号ＯＵＴの基準の電圧を定めることができ
る。
【００６５】図１３は、本発明の実施の第６の形態であ
るピーク検波回路１６１を示す。ピーク検波回路１６１
は、図１１に示す実施の第５形態によるピーク検波回路
１２１と類似する構成であるので、同一の構成要素には
同一の参照符を付して説明を省略する。ピーク検波回路
１６１は、バイアス回路１２２と、レベルシフト回路１
６３と、平滑回路２４と、抵抗２５，２６とを含んで構
成される。
るピーク検波回路１６１を示す。ピーク検波回路１６１
は、図１１に示す実施の第５形態によるピーク検波回路
１２１と類似する構成であるので、同一の構成要素には
同一の参照符を付して説明を省略する。ピーク検波回路
１６１は、バイアス回路１２２と、レベルシフト回路１
６３と、平滑回路２４と、抵抗２５，２６とを含んで構
成される。
【００６６】レベルシフト回路１６３は、ＮＰＮトラン
ジスタ３０，３１と、ＰＮＰトランジスタ１２９，１３
０と、ＯＰアンプ１６６と、ＮＰＮトランジスタ１６７
と、抵抗１６８とを含んで構成される。レベルシフト回
路１６３ではＮＰＮトランジスタ３１のエミッタ出力は
平滑回路２４とＯＰアンプ１６６の非反転入力とに与え
られる。カレントミラー回路を構成するＰＮＰトランジ
スタ１３０のコレクタは、ベースに演算増幅器であるＯ
Ｐアンプ１６６の出力が与えられるＮＰＮトランジスタ
１６７のコレクタに接続される。ＮＰＮトランジスタ１
６７のエミッタは、抵抗１６８を介して端子３５に接続
される。また、ＮＰＮトランジスタ１６７のエミッタ
は、ＯＰアンプ１６６の反転入力にも接続される。
ジスタ３０，３１と、ＰＮＰトランジスタ１２９，１３
０と、ＯＰアンプ１６６と、ＮＰＮトランジスタ１６７
と、抵抗１６８とを含んで構成される。レベルシフト回
路１６３ではＮＰＮトランジスタ３１のエミッタ出力は
平滑回路２４とＯＰアンプ１６６の非反転入力とに与え
られる。カレントミラー回路を構成するＰＮＰトランジ
スタ１３０のコレクタは、ベースに演算増幅器であるＯ
Ｐアンプ１６６の出力が与えられるＮＰＮトランジスタ
１６７のコレクタに接続される。ＮＰＮトランジスタ１
６７のエミッタは、抵抗１６８を介して端子３５に接続
される。また、ＮＰＮトランジスタ１６７のエミッタ
は、ＯＰアンプ１６６の反転入力にも接続される。
【００６７】ＮＰＮトランジスタ３１およびＯＰアンプ
１６６によって、ＮＰＮトランジスタ１６７のエミッタ
電圧は、出力信号ＯＵＴに追随するように変化する。Ｐ
ＮＰトランジスタ１２９，１３０がカレントミラー接続
されていることによって、ＮＰＮトランジスタ１６７の
コレクタに流れる電流と同一の電流がＰＮＰトランジス
タ１２９のコレクタを流れ、ＮＰＮトランジスタ１２８
のコレクタへ流れる。ＮＰＮトランジスタ１２８のコレ
クタを流れる電流によって、ＮＰＮトランジスタ１２６
のエミッタを流れる電流が制御され、ＮＰＮトランジス
タ２８，３１のベース電流のずれが小さくなり、ベース
・エミッタ間電圧Ｖｂｅ１とＶｂｅ３とのずれも小さく
なって、入力信号ＩＮと出力信号ＯＵＴの信号レベルの
ずれが小さくなるように制御することができる。
１６６によって、ＮＰＮトランジスタ１６７のエミッタ
電圧は、出力信号ＯＵＴに追随するように変化する。Ｐ
ＮＰトランジスタ１２９，１３０がカレントミラー接続
されていることによって、ＮＰＮトランジスタ１６７の
コレクタに流れる電流と同一の電流がＰＮＰトランジス
タ１２９のコレクタを流れ、ＮＰＮトランジスタ１２８
のコレクタへ流れる。ＮＰＮトランジスタ１２８のコレ
クタを流れる電流によって、ＮＰＮトランジスタ１２６
のエミッタを流れる電流が制御され、ＮＰＮトランジス
タ２８，３１のベース電流のずれが小さくなり、ベース
・エミッタ間電圧Ｖｂｅ１とＶｂｅ３とのずれも小さく
なって、入力信号ＩＮと出力信号ＯＵＴの信号レベルの
ずれが小さくなるように制御することができる。
【００６８】また、図１の実施の第１形態のピーク検波
回路２１と同様に、端子３４および端子３５に接続する
電源を正の電圧を出力する電源とするか負の電圧を出力
する電源とするかによって、出力信号ＯＵＴの基準の電
圧を定めることができる。
回路２１と同様に、端子３４および端子３５に接続する
電源を正の電圧を出力する電源とするか負の電圧を出力
する電源とするかによって、出力信号ＯＵＴの基準の電
圧を定めることができる。
【００６９】図１４は、実施の第６形態の相補的な構成
例であるピーク検波回路１７１を示す。ピーク検波回路
１７１は、図１２に示すピーク検波回路１４１と類似す
る構成であるので、同一の構成要素には同一の参照符を
付して説明を省略する。ピーク検波回路１７１は、バイ
アス回路１４２と、レベルシフト回路１７３と、平滑回
路４４と、抵抗４５，４６とを含んで構成される。
例であるピーク検波回路１７１を示す。ピーク検波回路
１７１は、図１２に示すピーク検波回路１４１と類似す
る構成であるので、同一の構成要素には同一の参照符を
付して説明を省略する。ピーク検波回路１７１は、バイ
アス回路１４２と、レベルシフト回路１７３と、平滑回
路４４と、抵抗４５，４６とを含んで構成される。
【００７０】レベルシフト回路１７３は、ＰＮＰトラン
ジスタ５０，５１と、ＮＰＮトランジスタ１４９，１５
０と、ＯＰアンプ１７６と、ＰＮＰトランジスタ１７７
と、抵抗１７８とを含んで構成される。レベルシフト回
路１７３では、ＰＮＰトランジスタ５１のエミッタが平
滑回路２４とＯＰアンプ１６６の非反転入力とに接続さ
れる。カレントミラー回路を構成するＮＰＮトランジス
タ１５０のコレクタは、ベースにＯＰアンプ１７６の出
力が接続されるＰＮＰトランジスタ１７７のコレクタに
接続される。ＮＰＮトランジスタ１７７のエミッタは、
抵抗１７８を介して端子３４に接続される。また、ＰＮ
Ｐトランジスタ１７７のエミッタは、ＯＰアンプ１７６
の反転入力に接続される。
ジスタ５０，５１と、ＮＰＮトランジスタ１４９，１５
０と、ＯＰアンプ１７６と、ＰＮＰトランジスタ１７７
と、抵抗１７８とを含んで構成される。レベルシフト回
路１７３では、ＰＮＰトランジスタ５１のエミッタが平
滑回路２４とＯＰアンプ１６６の非反転入力とに接続さ
れる。カレントミラー回路を構成するＮＰＮトランジス
タ１５０のコレクタは、ベースにＯＰアンプ１７６の出
力が接続されるＰＮＰトランジスタ１７７のコレクタに
接続される。ＮＰＮトランジスタ１７７のエミッタは、
抵抗１７８を介して端子３４に接続される。また、ＰＮ
Ｐトランジスタ１７７のエミッタは、ＯＰアンプ１７６
の反転入力に接続される。
【００７１】ＰＮＰトランジスタ５１のエミッタ電圧
と、ＰＮＰトランジスタ１７７のエミッタ電圧とはほぼ
等しくなり、エミッタ電流は抵抗１７８の抵抗値によっ
て調整される。ＰＮＰトランジスタ１７７のコレクタ電
流は、エミッタ電流とほぼ等しく、ＮＰＮトランジスタ
１５０のコレクタに流れる。ＮＰＮトランジスタ１４
９，１５０がカレントミラー接続されていることによっ
て、ＰＮＰトランジスタ１７７のコレクタに流れる電流
と同一の電流がＮＰＮトランジスタ１４９のコレクタを
流れ、ＰＮＰトランジスタ１４８のコレクタにも流れ
る。ＰＮＰトランジスタ１４８のコレクタを流れる電流
によって、ＰＮＰトランジスタ１４６のエミッタを流れ
る電流が制御され、入力信号ＩＮと出力信号ＯＵＴの信
号レベルのずれを小さく制御することができる。
と、ＰＮＰトランジスタ１７７のエミッタ電圧とはほぼ
等しくなり、エミッタ電流は抵抗１７８の抵抗値によっ
て調整される。ＰＮＰトランジスタ１７７のコレクタ電
流は、エミッタ電流とほぼ等しく、ＮＰＮトランジスタ
１５０のコレクタに流れる。ＮＰＮトランジスタ１４
９，１５０がカレントミラー接続されていることによっ
て、ＰＮＰトランジスタ１７７のコレクタに流れる電流
と同一の電流がＮＰＮトランジスタ１４９のコレクタを
流れ、ＰＮＰトランジスタ１４８のコレクタにも流れ
る。ＰＮＰトランジスタ１４８のコレクタを流れる電流
によって、ＰＮＰトランジスタ１４６のエミッタを流れ
る電流が制御され、入力信号ＩＮと出力信号ＯＵＴの信
号レベルのずれを小さく制御することができる。
【００７２】また、図３に示すピーク検波回路４１と同
様に、端子３４および端子３５に接続する電源を正の電
圧を出力する電源とするか負の電圧を出力する電源とす
るかによって、出力信号ＯＵＴの基準の電圧を定めるこ
とができる。
様に、端子３４および端子３５に接続する電源を正の電
圧を出力する電源とするか負の電圧を出力する電源とす
るかによって、出力信号ＯＵＴの基準の電圧を定めるこ
とができる。
【００７３】以上説明した実施の各形態では、バイポー
ラトランジスタで構成しているけれども、ＭＯＳＦＥＴ
などを使用することもできる。また、複数のＰＮ接合ダ
イオードや抵抗の代わりに、定電圧ダイオードを使用す
ることもできる。
ラトランジスタで構成しているけれども、ＭＯＳＦＥＴ
などを使用することもできる。また、複数のＰＮ接合ダ
イオードや抵抗の代わりに、定電圧ダイオードを使用す
ることもできる。
【００７４】
【発明の効果】以上のように本発明によれば、信号入力
端に与えられる信号は、バイアス回路から供給されるバ
イアス電圧が印加されて振幅の基準となる電圧が変化さ
れ、一方の電源電圧から他方の電源電圧までの間で変化
する信号へと変換されるので、ピーク検波回路には一方
の電源電圧から他方の電源電圧までの電圧を供給すれば
よく、ピーク検波回路に接続する電源を単一の電源とす
ることができる。
端に与えられる信号は、バイアス回路から供給されるバ
イアス電圧が印加されて振幅の基準となる電圧が変化さ
れ、一方の電源電圧から他方の電源電圧までの間で変化
する信号へと変換されるので、ピーク検波回路には一方
の電源電圧から他方の電源電圧までの電圧を供給すれば
よく、ピーク検波回路に接続する電源を単一の電源とす
ることができる。
【００７５】また本発明によれば、カレントミラー回路
における一方のトランジスタの出力電極には、ＰＮ接合
ダイオードおよび抵抗が接続されており、信号入力端に
はＰＮ接合ダイオードの順方向降下電圧および一方のト
ランジスタのベース・エミッタ間電圧に基づいて定めら
れる電圧がバイアス電圧として与えられる。レベルシフ
ト回路における入力側トランジスタのベースには、バイ
アス電圧が付加された入力信号が与えられており、入力
信号に基づいて入力側トランジスタを介して、カレント
ミラー回路の他方のトランジスタのコレクタと出力側ト
ランジスタのベースとに電流が供給される。レベルシフ
ト回路では、入力側トランジスタと出力側トランジスタ
とのベース・エミッタ間電圧によって、入力信号に付加
されているバイアス電圧に相当する電圧分、入力信号の
信号レベルが引下げられ、単電源でも、電源電圧の一方
を基準とするピーク検波出力を得ることができる。
における一方のトランジスタの出力電極には、ＰＮ接合
ダイオードおよび抵抗が接続されており、信号入力端に
はＰＮ接合ダイオードの順方向降下電圧および一方のト
ランジスタのベース・エミッタ間電圧に基づいて定めら
れる電圧がバイアス電圧として与えられる。レベルシフ
ト回路における入力側トランジスタのベースには、バイ
アス電圧が付加された入力信号が与えられており、入力
信号に基づいて入力側トランジスタを介して、カレント
ミラー回路の他方のトランジスタのコレクタと出力側ト
ランジスタのベースとに電流が供給される。レベルシフ
ト回路では、入力側トランジスタと出力側トランジスタ
とのベース・エミッタ間電圧によって、入力信号に付加
されているバイアス電圧に相当する電圧分、入力信号の
信号レベルが引下げられ、単電源でも、電源電圧の一方
を基準とするピーク検波出力を得ることができる。
【００７６】さらに本発明によれば、カレントミラー回
路の一方のトランジスタの出力電極と信号入力端子との
間に接続されるダイオードの数を調整することによっ
て、信号入力端から入力される信号の振幅に応じてバイ
アス電圧を定めることができるので、振幅が大きい入力
信号であっても電源電圧間に収めることができる。
路の一方のトランジスタの出力電極と信号入力端子との
間に接続されるダイオードの数を調整することによっ
て、信号入力端から入力される信号の振幅に応じてバイ
アス電圧を定めることができるので、振幅が大きい入力
信号であっても電源電圧間に収めることができる。
【００７７】またさらに本発明によれば、カレントミラ
ー回路の一方のトランジスタの出力電極と信号入力端子
との間に抵抗を接続することによって、信号入力端から
入力される信号の振幅に応じてバイアス電圧を定めるこ
とができるので、入力信号の振幅を電源電圧間に収める
ことができる。また、入力信号に対して高いバイアス電
圧を印加しなければならない場合、複数のダイオードを
直列に接続してバイアス電圧を作成するよりも少ない素
子数で所望のバイアス電圧を作成することができる。
ー回路の一方のトランジスタの出力電極と信号入力端子
との間に抵抗を接続することによって、信号入力端から
入力される信号の振幅に応じてバイアス電圧を定めるこ
とができるので、入力信号の振幅を電源電圧間に収める
ことができる。また、入力信号に対して高いバイアス電
圧を印加しなければならない場合、複数のダイオードを
直列に接続してバイアス電圧を作成するよりも少ない素
子数で所望のバイアス電圧を作成することができる。
【００７８】またさらに本発明によれば、バイアス用ト
ランジスタによってカレントミラー回路における一方お
よび他方のトランジスタの出力電極から供給する負荷電
流が平衡するように制御されるので、平滑回路に含まれ
る構成要素の値などによって生じるバイアス電圧とレベ
ルシフトする電圧とのずれを小さくすることができる。
ランジスタによってカレントミラー回路における一方お
よび他方のトランジスタの出力電極から供給する負荷電
流が平衡するように制御されるので、平滑回路に含まれ
る構成要素の値などによって生じるバイアス電圧とレベ
ルシフトする電圧とのずれを小さくすることができる。
【００７９】またさらに本発明によれば、補正用トラン
ジスタは、出力側トランジスタのベース電圧に基づい
て、電流補正回路を介してバイアス用トランジスタのエ
ミッタ電流を制御し、バイアス回路におけるカレントミ
ラー回路の負荷が平衡するように調整するので、出力信
号の電圧などによって生じるバイアス電圧とレベルシフ
トする電圧とのずれを入力信号の振幅に関係なく小さく
することができる。
ジスタは、出力側トランジスタのベース電圧に基づい
て、電流補正回路を介してバイアス用トランジスタのエ
ミッタ電流を制御し、バイアス回路におけるカレントミ
ラー回路の負荷が平衡するように調整するので、出力信
号の電圧などによって生じるバイアス電圧とレベルシフ
トする電圧とのずれを入力信号の振幅に関係なく小さく
することができる。
【００８０】またさらに本発明によれば、補正用トラン
ジスタは、信号出力端と補正用トランジスタのエミッタ
電極との間の電位差を増幅する増幅回路の出力に基づい
て、エミッタ電極に接続される抵抗を介して一方の電源
電圧へと電流を流し、電流補正回路は補正用トランジス
タのコレクタ電流に基づいて、バイアス用トランジスタ
のエミッタ電流を制御し、バイアス回路におけるカレン
トミラー回路の負荷を平衡させるので、平滑回路によっ
て比較的安定している信号出力端の出力に応じて、カレ
ントミラー回路に流れる電流量を制御することができ、
バイアス電圧を安定させることができる。また、出力信
号の電圧などによって生じるバイアス電圧とレベルシフ
トする電圧とのずれを入力信号の振幅に関係なく小さく
することができる。
ジスタは、信号出力端と補正用トランジスタのエミッタ
電極との間の電位差を増幅する増幅回路の出力に基づい
て、エミッタ電極に接続される抵抗を介して一方の電源
電圧へと電流を流し、電流補正回路は補正用トランジス
タのコレクタ電流に基づいて、バイアス用トランジスタ
のエミッタ電流を制御し、バイアス回路におけるカレン
トミラー回路の負荷を平衡させるので、平滑回路によっ
て比較的安定している信号出力端の出力に応じて、カレ
ントミラー回路に流れる電流量を制御することができ、
バイアス電圧を安定させることができる。また、出力信
号の電圧などによって生じるバイアス電圧とレベルシフ
トする電圧とのずれを入力信号の振幅に関係なく小さく
することができる。
【００８１】またさらに本発明によれば、電流補正回路
の検出用カレントミラー回路は、補正用トランジスタの
コレクタに流れる電流と同一の電流を、制御用カレント
ミラー回路の一方のトランジスタに供給する。制御用カ
レントミラー回路は、検出用カレントミラー回路から供
給される電流に応じて、バイアス用トランジスタのエミ
ッタに流れる電流を制御するので、補正用トランジスタ
のコレクタ電流に基づいて、バイアス用トランジスタの
エミッタに流れる電流の量を制御して、バイアス電圧を
定めることができる。
の検出用カレントミラー回路は、補正用トランジスタの
コレクタに流れる電流と同一の電流を、制御用カレント
ミラー回路の一方のトランジスタに供給する。制御用カ
レントミラー回路は、検出用カレントミラー回路から供
給される電流に応じて、バイアス用トランジスタのエミ
ッタに流れる電流を制御するので、補正用トランジスタ
のコレクタ電流に基づいて、バイアス用トランジスタの
エミッタに流れる電流の量を制御して、バイアス電圧を
定めることができる。
【００８２】またさらに本発明では、ピーク検波回路に
含まれる制御用カレントミラー回路などの各カレントミ
ラー回路を、トランジスタによって構成するので、バイ
アス電圧とレベルシフト量とに相当する電圧の一部とし
て、ベース・エミッタ間電圧を有効に用いることができ
る。
含まれる制御用カレントミラー回路などの各カレントミ
ラー回路を、トランジスタによって構成するので、バイ
アス電圧とレベルシフト量とに相当する電圧の一部とし
て、ベース・エミッタ間電圧を有効に用いることができ
る。
【図１】本発明の実施の第１の形態であるピーク検波回
路２１の回路図である。
路２１の回路図である。
【図２】ピーク検波回路２１における入力信号ＩＮおよ
び出力信号ＯＵＴの波形を示す波形図である。
び出力信号ＯＵＴの波形を示す波形図である。
【図３】実施の第１形態の他の構成例であるピーク検波
回路４１の回路図である。
回路４１の回路図である。
【図４】ピーク検波回路４１における入力信号ＩＮおよ
び出力信号ＯＵＴの波形を示す波形図である。
び出力信号ＯＵＴの波形を示す波形図である。
【図５】本発明の実施の第２の形態であるピーク検波回
路６１の回路図である。
路６１の回路図である。
【図６】実施の第２形態の他の構成例であるピーク検波
回路７１の回路図である。
回路７１の回路図である。
【図７】本発明の実施の第３の形態であるピーク検波回
路８１の回路図である。
路８１の回路図である。
【図８】実施の第３形態の他の構成例であるピーク検波
回路９１の回路図である。
回路９１の回路図である。
【図９】本発明の実施の第４の形態であるピーク検波回
路１０１の回路図である。
路１０１の回路図である。
【図１０】実施の第４形態の他の構成例であるピーク検
波回路１１１の回路図である。
波回路１１１の回路図である。
【図１１】本発明の実施の第５の形態であるピーク検波
回路１２１の回路図である。
回路１２１の回路図である。
【図１２】実施の第５の形態の他の構成例であるピーク
検波回路１４１の回路図である。
検波回路１４１の回路図である。
【図１３】本発明の実施の第６の形態であるピーク検波
回路１６１の回路図である。
回路１６１の回路図である。
【図１４】実施の第６形態の他の構成例であるピーク検
波回路１７１の回路図である。
波回路１７１の回路図である。
【図１５】典型的な従来例であるピーク検波回路１の構
成および動作を示す図である。
成および動作を示す図である。
【図１６】従来例であるピーク検波回路１１の構成およ
び動作を示す図である。
び動作を示す図である。
２１，４１，６１，７１，８１，９１，１０１，１１
１，１２１，１４１，１６１，１７１ ピーク検波回路 ２２，４２，６２，７２，８２，９２，１０２，１１
２，１２２，１４２ バイアス回路 ２３，４３，６３，７３，８３，９３，１２３，１４
３，１６３，１７３ レベルシフト回路 ２４，４４ 平滑回路 ２５，２６，３２，４５，４６，５２，８６，８７，９
６，９７，１０７，１１７，１３２，１５２，１６８，
１７８ 抵抗 ２７，４７，ＤＡ１，…，ＤＡｎ，ＤＢ１，…，ＤＢ
ｎ，ＤＣ１，…，ＤＣｎ，ＤＤ１，…，ＤＤｎ ＰＮ接
合ダイオード ２８，２９，３０，３１，１２６，１２７，１２８，１
３１，１４９，１５０，１６７ ＮＰＮトランジスタ ３３，３８，５３ コンデンサ ３４，３５ 端子 ３６ 入力端子 ３７ 出力端子 ４８，４９，５０，５１，１２９，１３０，１４６，１
４７，１４８，１７７ＰＮＰトランジスタ
１，１２１，１４１，１６１，１７１ ピーク検波回路 ２２，４２，６２，７２，８２，９２，１０２，１１
２，１２２，１４２ バイアス回路 ２３，４３，６３，７３，８３，９３，１２３，１４
３，１６３，１７３ レベルシフト回路 ２４，４４ 平滑回路 ２５，２６，３２，４５，４６，５２，８６，８７，９
６，９７，１０７，１１７，１３２，１５２，１６８，
１７８ 抵抗 ２７，４７，ＤＡ１，…，ＤＡｎ，ＤＢ１，…，ＤＢ
ｎ，ＤＣ１，…，ＤＣｎ，ＤＤ１，…，ＤＤｎ ＰＮ接
合ダイオード ２８，２９，３０，３１，１２６，１２７，１２８，１
３１，１４９，１５０，１６７ ＮＰＮトランジスタ ３３，３８，５３ コンデンサ ３４，３５ 端子 ３６ 入力端子 ３７ 出力端子 ４８，４９，５０，５１，１２９，１３０，１４６，１
４７，１４８，１７７ＰＮＰトランジスタ
Claims (8)
- 【請求項１】 単電源の一対の電源電圧間に接続され、
信号入力端に入力される信号を整流し、一方の電源電圧
を基準として、他方の電源電圧側に変化するピーク値を
検出し、信号出力端に接続される平滑回路を介して導出
するピーク検波回路であって、 信号入力端に一方の電源電圧と他方の電源電圧との間の
バイアス電圧を与えるバイアス回路と、 信号入力端と信号出力端との間に接続され、信号入力端
の電圧レベルが信号出力端の電圧レベルをバイアス電圧
に相当する電圧だけ他方の電源電圧側にシフトした電圧
レベルよりも他方の電源電圧側であるとき、信号入力端
の電圧レベルをバイアス電圧に相当する電圧だけ、一方
の電源電圧側にレベルシフトするレベルシフト回路とを
含むことを特徴とするピーク検波回路。 - 【請求項２】 前記バイアス回路は、一対のトランジス
タを含むカレントミラー回路を備え、 カレントミラー回路は、各トランジスタの制御電極が共
通接続され、一方のトランジスタの出力電極が順方向の
ＰＮ接合ダイオードと抵抗または電流源とを介して前記
他方の電源電圧側に接続され、ＰＮ接合ダイオードと抵
抗または電流源との接続点から前記バイアス電圧が信号
入力端に与えられ、各トランジスタの接地電極が前記一
方の電源電圧側に共通接続され、各トランジスタの出力
電極の出力電流値がほぼ同一となり、 前記レベルシフト回路は、 前記カレントミラー回路の他方のトランジスタの出力電
極に、コレクタ電極およびエミッタ電極が直列に接続さ
れ、信号入力端に接続されるベース電極とエミッタ電極
との間で信号のレベルシフトを行う入力側トランジスタ
と、 カレントミラー回路の他方のトランジスタの出力電極に
ベース電極が接続され、信号出力端にエミッタ電極が接
続される出力側トランジスタとを含むことを特徴とする
請求項１記載のピーク検波回路。 - 【請求項３】 前記カレントミラー回路の各トランジス
タの出力電極と前記信号入力端および前記入力側トラン
ジスタのエミッタ電極との間には、複数のＰＮ接合ダイ
オードがそれぞれ接続されることを特徴とする請求項２
記載のピーク検波回路。 - 【請求項４】 前記カレントミラー回路の各トランジス
タの出力電極と前記信号入力端および前記入力側トラン
ジスタのエミッタ電極との間には、抵抗がそれぞれ接続
されることを特徴とする請求項２または３記載のピーク
検波回路。 - 【請求項５】 前記カレントミラー回路は、前記一対の
共通接続された制御電極にエミッタ電極が接続され、前
記一方のトランジスタの出力電極にベース電極が接続さ
れ、コレクタ電極が前記他方の電源電圧に接続されるバ
イアス用トランジスタを含むことを特徴とする請求項２
〜４のいずれかに記載のピーク検波回路。 - 【請求項６】 前記出力側トランジスタと同一導電型式
を有し、ベース電極が共通接続される補正用トランジス
タと、 補正用トランジスタのエミッタ電極と前記一方の電源電
圧との間に接続される抵抗と、 補正用トランジスタのコレクタ電流を検出し、対応する
電流を前記バイアス用トランジスタのエミッタ電流とし
て流す電流補正回路とを含むことを特徴とする請求項５
記載のピーク検波回路。 - 【請求項７】 前記出力側トランジスタと同一の導電型
式を有する補正用トランジスタと、 補正用トランジスタのエミッタ電極と前記一方の電源電
圧との間に接続される抵抗と、 信号出力端と補正用トランジスタのエミッタ電極との間
の電位差を増幅し、出力を補正用トランジスタのベース
電極に与える増幅回路と、 補正用トランジスタのコレクタ電流を検出し、対応する
電流を前記バイアス用トランジスタのエミッタ電流とし
て流す電流補正回路とを含むことを特徴とする請求項５
記載のピーク検波回路。 - 【請求項８】 前記電流補正回路は、一対のトランジス
タを有し、一方のトランジスタに前記補正用トランジス
タのコレクタ電流を流して他方のトランジスタから同一
の出力電流を導出させる検出用カレントミラー回路と、 一対のトランジスタを有し、一方のトランジスタに検出
用カレントミラー回路からの出力電流を流し、他方のト
ランジスタからの出力電流を前記バイアス用トランジス
タのエミッタ電流として流す制御用カレントミラー回路
とを含むことを特徴とする請求項６または７記載のピー
ク検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20727796A JP3894460B2 (ja) | 1996-08-06 | 1996-08-06 | ピーク検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20727796A JP3894460B2 (ja) | 1996-08-06 | 1996-08-06 | ピーク検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1048268A true JPH1048268A (ja) | 1998-02-20 |
| JP3894460B2 JP3894460B2 (ja) | 2007-03-22 |
Family
ID=16537138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20727796A Expired - Fee Related JP3894460B2 (ja) | 1996-08-06 | 1996-08-06 | ピーク検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3894460B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7548056B2 (en) | 2006-01-17 | 2009-06-16 | Allegro Microsystems, Inc. | Methods and apparatus for magnetic article detection |
| JP2009250628A (ja) * | 2008-04-01 | 2009-10-29 | Mitsubishi Electric Corp | ピークホールド回路 |
| US9520871B2 (en) | 2012-01-05 | 2016-12-13 | Allegro Microsystems, Llc | Methods and apparatus for supply voltage transient protection for maintaining a state of a sensor output signal |
| CN109444522A (zh) * | 2018-12-27 | 2019-03-08 | 广州开能电气实业有限公司 | 雷击检测触发电路 |
-
1996
- 1996-08-06 JP JP20727796A patent/JP3894460B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7548056B2 (en) | 2006-01-17 | 2009-06-16 | Allegro Microsystems, Inc. | Methods and apparatus for magnetic article detection |
| JP2009250628A (ja) * | 2008-04-01 | 2009-10-29 | Mitsubishi Electric Corp | ピークホールド回路 |
| US9520871B2 (en) | 2012-01-05 | 2016-12-13 | Allegro Microsystems, Llc | Methods and apparatus for supply voltage transient protection for maintaining a state of a sensor output signal |
| CN109444522A (zh) * | 2018-12-27 | 2019-03-08 | 广州开能电气实业有限公司 | 雷击检测触发电路 |
| CN109444522B (zh) * | 2018-12-27 | 2024-03-29 | 广州开能电气实业有限公司 | 雷击检测触发电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3894460B2 (ja) | 2007-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080024175A1 (en) | Device for comparing the peak value of at least one voltage signal with a reference voltage | |
| JPS5823012B2 (ja) | 利得制御信号増幅器 | |
| US7355456B2 (en) | Wide linear range peak detector | |
| JPH1048268A (ja) | ピーク検波回路 | |
| US5327100A (en) | Negative slew rate enhancement circuit for an operational amplifier | |
| US10439570B2 (en) | Slew boost disable for an operational amplifier | |
| KR940000923B1 (ko) | 진폭변조신호의 검출회로 | |
| JP3127878B2 (ja) | クランプ回路 | |
| US6307418B1 (en) | Rectifier circuit | |
| US6429741B2 (en) | Circuit for detecting distortion in an amplifier, in particular an audio amplifier | |
| US6788144B2 (en) | Variable-gain amplifier | |
| US20020014911A1 (en) | Semiconductor integrated circuit | |
| JP2004072250A (ja) | 高周波増幅器 | |
| KR100208666B1 (ko) | 자동이득 조절 회로 | |
| CA2055858C (en) | Holding circuit | |
| JPS626361B2 (ja) | ||
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JPH10284954A (ja) | アバランシェフォトダイオードのバイアス電圧制御回路 | |
| JPS59108413A (ja) | 自動レベル調整回路 | |
| JP3726438B2 (ja) | ゲインコントロール回路 | |
| JP3804206B2 (ja) | ゲインコントロール回路 | |
| JP3355839B2 (ja) | 対数変換回路 | |
| JP2806872B2 (ja) | 単極性・双極性符号変換回路 | |
| JP2003150256A (ja) | 定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |