KR940000923B1 - 진폭변조신호의 검출회로 - Google Patents

진폭변조신호의 검출회로 Download PDF

Info

Publication number
KR940000923B1
KR940000923B1 KR1019900015162A KR900015162A KR940000923B1 KR 940000923 B1 KR940000923 B1 KR 940000923B1 KR 1019900015162 A KR1019900015162 A KR 1019900015162A KR 900015162 A KR900015162 A KR 900015162A KR 940000923 B1 KR940000923 B1 KR 940000923B1
Authority
KR
South Korea
Prior art keywords
bipolar transistor
collector
emitter
base
transistor
Prior art date
Application number
KR1019900015162A
Other languages
English (en)
Other versions
KR910007234A (ko
Inventor
가쓰야 이시가와
야스히로 하시모또
찌가라 쓰찌야
Original Assignee
후지쓰 가부시끼가이샤
세끼자와 다다시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 세끼자와 다다시 filed Critical 후지쓰 가부시끼가이샤
Publication of KR910007234A publication Critical patent/KR910007234A/ko
Application granted granted Critical
Publication of KR940000923B1 publication Critical patent/KR940000923B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
    • H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Amplitude Modulation (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

내용 없음.

Description

진폭변조신호의 검출회로
제1도는 진폭변조신호를 검출하기 위하여 사용되는 종래의 검출회로를 나타낸 회로도.
제2도는 제1도의 종래 회로에 대한 문제점을 설명하기 위한 그래프.
제3도는 본 발명의 원리를 설명하기 위한 회로도.
제4도는 제3도의 회로의 동작을 설명하기 위한 회로도.
제5도는 본 발명의 제1실시예를 나타낸 회로도.
제6도는 제5도의 회로의 동작특성을 나타낸 그래프.
본 발명은 검출회로에 관한 것이며, 특히 진폭변조신호를 검출하는 검출회로에 관한 것이다.
진폭변조신호를 검출하는 검출회로는 각종 전자장치에 사용되고 있다. 가장 간단한 경우는 이 검출회로는 단일 다이오드로 되어 있다. 비디오신호등을 검출하는 경우에는 특별히 안정된 검출특성을 제공하는 검출회로가 요구된다.
제1도는 비디오 신호를 검출하기 위하여 비디오신호처리장치에 사용되는 종래의 검출회로를 나타내고 있다.
제1도를 참조하면 한쌍의 npn트랜지스터(Q1,Q2)가 설비되어 차동증폭기를 형성하고 있다. 더 구체적으로 말하면 트랜지스터(Q1)는 전원(Vcc)에 연결된 콜렉터, 정전류원(I)를 거쳐서 접지에 연결된 에미터 및 컵플링 캐패시터(C1)를 거쳐서 입력단자(10)에 연결된 베이스를 갖고 있다. 트랜지스터(Q2)는 트랜지스터(Q1)의 콜렉터와 공통으로 전원(Vcc)에 연결된 콜렉터, 트랜지스터(Q1)의 에미터와 공통으로 정전류원(I)를 거쳐서 접지에 연결된 에미터를 갖고 있다. 또한, 트랜지스터(Q1)의 베이스는 저항(R1)을 거쳐서 기준 전원(VREF)에 의해서 바이어스되고 트랜지스터(Q2)는 저항(R2)를 거쳐서 바이어스되는 동일한 기준전원(VREF)에 의해서 바이어스된 베이스를 갖고 있다. 검출회로의 출력은 트랜지스터(Q1)의 에미터에 연결되어 있다.
동작시에 트랜지스터(Q1,Q2)은 입자단자(10)가 소정의 바이어스 전압레벨 이하인 한 출력단자(11)에서 일정한 출력을 생성하도록 바이어스되어 있다. 입력단자(10)에 들어오는 진폭변조된 래디오주파수신호가 있을때에 트랜지스터(Q1)의 베이스의 전압레벨이 바이어스 레벨에 대해서 정(+)과 부(-)로 변한다.
그리하여 래디오주파수신호의 정의 반사이클만 트랜지스터(Q1)의 베이스와 에미터간에 형성된 p-n-전크숀에서 정류된 후에 베이스로부터 에미터로 트랜지스터(Q1)를 통과하여 출력단자(11)로 공급된다. 래디오주파수신호가 부의 반사이클일 경우에는 출력단자(11)에서의 출력은 p-n-전크숀의 정류작용 때문에 정지상태로 된다.
제2도는 제1도의 검출회로의 동작 특성을 나타내고 있다. 제2도는 VB로 나타낸 바이어스전압 근방에서의 입력신호(VIN)에 대한 입력 대 출력특성을 나타내고 있다.
제1도에서 검출회로의 출력은 일반적으로 입력신호의 전압레벨이 트랜지스터(Q1)로의 소정의 바이어스전압을 초과할때의 선형으로 증가되고 한편 입력신호의 전압레벨이 소정의 바이어스전압 이하일때에 실제로 정지상태로 된다. 그러므로, 입력단자(10)에서의 입력신호가 정류되어 진폭변조신호의 검출이 달성된다.
그러나, 이와 같은 회로에서는 파선으로 나타낸 제2도에 도시한 실제 특성이 실선으로 나타낸 이상 특성으로부터 벗어난다. 이상 특성은 바이어스전압(VB)에 대응하는 원점에서 예리하게 편향되고 출력단자(11)에서의 출력전압이 입력단자(10)에서의 증가되는 전압레벨과 함께 선형 증가된다. 그러나, 실제의 경우에는 그와 같은 예리한 특성의 편향은 없으나 개략적으로 도시한 바와 같이 곡선으로 된다. 이 편향은 트랜지스터(Q1)의 베이스와 에미터간에 형성된 p-n-전크숀의 공지의 정류 특성에 의해서 생기는 것이다.
그와 같은 편향이 있을때에는 출력단자(11)에서 얻어지는 출력신호는 특성 곡선의 비선형 때문에 불가피하게 찌그러지는 것이다. 또, 입력 진폭변조신호가 부의 반사이클에 있을때에도 소량의 부의 출력이 나타난다. 그와 같은 부의 출력은 출력단자(11)에서 정류된 신호에 나타나서는 안되는 것이다. 왜냐하면 정류 특성의 비선형성이 트랜지스터(Q1)의 베이스의 전압(VB)근방에 한정되기 때문이다. 그와 같은 찌그러짐은 입력단자(10)에서의 입력신호(VIN)의 진폭이 작을때에 현저하게 나타나는 것에 주목해야 한다.
검출회로의 출력신호가 찌그러지는 문제를 피하기 위해서는 통상 입력되는 래디오주파수신호를 증폭하여 찌그러지는 효과를 최소화 하기 위하여 진폭회로가 검출회로 이전에 설비되어 있다. 그러나, 그와 같은 대책은 신호처리 전단계에서의 증폭은 다음단계에서 원하지 않는 상태를 초래할 수도 있어 원치않는 찌그러짐이 불가피하게 초래되므로 바람직하지 않다.
증폭전에 래디오주파수신호를 검출하여 후단계에서 증폭으로 인하여 생기는 찌그러지는 문제를 피하는 것이 더욱 바람직하다. 이 목적으로 전술한 검출특성의 벗어남으로 인하여 작은 진폭의 래디오주파수신호에 생기는 찌그러짐을 제거해야만 한다.
따라서, 본 발명의 일반 목적은 진폭변조신호를 검출하는데 전술한 문제점이 제거된 신규의 유용한 검출회로를 제공하는데 있다.
본 발명의 더 구체적인 목적은 이상적 특성으로부터의 벗어남이 제거된 진폭변조신호의 검출회로를 제공하는데 있다.
본 발명의 또다른 목적은 입력되는 진폭변조신호의 제1 및 제2의 반사이클중의 하나의 반사이클에 응하여 생성되는 출력신호가 입력되는 진폭변조신호의 증폭의 증가에 따라서 선형 증가되고 한편 제1 및 제2의 반사이클중의 나머지 하나의 반사이클에 응하여 실질적으로 영(0)으로 남아 있게 하는 진폭변조신호의 검출회로를 제공하는데 있다.
본 발명의 또다른 목적은 진폭변조신호가 공급되는 입력단자, 입력단자에 연결된 베이스, 제1전원, 전압을 공급하는 제1전원에 연결된 콜렉터 및 에미터를 갖는 제1바이폴라 트랜지스터; 베이스, 제1전원에 연결된 콜렉터 및 제1바이폴라 트랜지스터의 에미터에 공통 결합된 에미터를 갖는 제2바이폴라 트랜지스터; 제1바이폴라 트랜지스터의 에미터와 제2바이폴라 트랜지스터의 에미터에 공통으로 연결된 출력단자; 제1바이폴라 트랜지스터의 베이스와 제2바이폴라 트랜지스터의 베이스에 연결되어 있고 제1 및 제2바이폴라 트랜지스터를 바이어스 하여 제1바이폴라 트랜지스터의 에미터에 소정의 정상출력이 얻어지게 하는 바이어스수단; 제1바이폴라 트랜지스터의 베이스에 공급되는 진폭변조신호에 응하여 제어신호를 생성하는 제1바이폴라 트랜지스터의 베이스에 연결된 입력단자를 갖는 제어수단; 및 제1 및 제2바이폴라 트랜지스터들의 에미터들에 연결된 제1단과 제1전원전압과 다른 제2전원에 연결된 제2의 단을 갖고 제2전원으로 그들을 통하여 제1바이폴라 트랜지스터를 통하여 흐르는 에미터전류와 제2바이폴라 트랜지스터를 통하여 흐르는 에미터전류의 합계인 전류를 흐르게 하는 가변전류원수단을 포함하고 상기 가변전류원수단은 제어수단에 연결되어 제어신호를 수신하기 위한 입력단자를 갖고 제어신호에 응하여 전류의 흐름을 제어한다. 한편, 상기 제어수단은 전류가 일반적으로 입력단자에서의 진폭변조신호와 함께 진폭의 소정범위내에서는 선형 변화되고 전류가 소정범위를 벗어난 진폭범위에서는 진폭변조신호의 진폭에 상관없이 일정하게 유지되게 가변전류원을 제어한다.
본 발명에 의하면 작은 진폭의 입력신호에 대한 이상적 특성으로부터 벗어나는 검출특성을 입력신호의 작은 진폭에 대응하는 가변전류원수단을 통하여 흐르는 전류를 변경시킴으로써 효과적으로 보상할 수 있다.
한편, 입력된 진폭변조신호가 완만하고 큰 진폭일 경우에는 가변전류원은 정전류를 제공한다. 그 결과로, 입력단자에서의 진폭변조신호의 제1 및 제2의 반사이클중의 하나의 반사이클동안에 출력전압이 진폭변조신호의 진폭증가와 함께(0)인 진폭에서 큰 진폭으로 선형증가를 하는 출력전압이 출력단자에 나타난다. 한편, 제1 및 제2의 반사이클들중 나머지 반사이클동안에는 입력된 진폭변조신호의 진폭에 상관없이 출력전압은 실질적으로 일정하게 유지된다.
본 발명의 다른 목적들과 특징들은 첨부도면들에 의한 다음 상세한 설명에서 명백해질 것이다.
제3도는 본 발명의 원리의 설명도이다. 제3도에서 제2도의 부분과 동일 구성부분은 동일부호로 나타내고 설명을 생략하였다.
제3도에서 제1도의 정전류원(I)는 인가되는 제어신호에 응하여 흐르는 전류를 변화시키는 가변전류원(22)과 대치되어 있다. 다시 말하면, 트랜지스터(Q1)를 흐르는 에이터전류와 트랜지스터(Q2)를 흐르는 에미터전류의 합계인 총 에미터전류가 변화되는 것이다.
가변전류원(22)을 제어하기 위하여 트랜지스터(Q1)의 베이스에서의 전압과 트랜지스터(Q2)의 베이스에서의 전압간의 전압차를 검출하는 제어부(21)가 설비되어 있다. 제어부(21)은 검출된 전압차에 응하여 가변전류원(22)으로 공급되는 제어신호를 생성하고 가변전류원(22)은 이 제어신호에 응하여 제어된다.
도시된 회로에서 제어부(21)는 제어전류(IX)로서 제어신호를 제공하여 가변전류원(22)이 관계(I-I)에 준하여 전류를 변화시킨다.
여기서 I는 일정레벨로 설정되는 전류를 가리킨다. 이 전류(I)는 제1도의 정전류원(I)이 제공하는 전류에 상당된다. 전류(IX)의 증가됨에 따라서 가변전류원(22)를 통하여 흐르는 전류는 감소되어 출력단자(Ⅱ)에서 검출되는 트랜지스터들(Q1,Q2)의 에미터들에서의 전압레벨이 변조된다.
제4도는 가변전류원(22)을 제어하는 제어부(21)의 특성을 나타내고 있다.
제4도에서 제어부(21)는 가변전류원(22)으로부터 제공되는 전류(IX)를 입력단자(10)에서의 입력신호(VIN)의 진폭의 증가에 따라서 정과부의 양방향으로 증가하게 변화시킨다. 전류(IX)의 상기 변화는 입력전압(VIN)의 범위(A)내에 생기고 이 범위(A)는 제1도에 나타낸 비선형일 뿐만 아니라 심하게 옵세트가 나타나는 범위(A)에 상당된다. 제4도의 범위(A)밖에서는 전류(IX)는 일정하게 보지된다.
전류(IX)에 응하여 가변전류원(22)은 전술한 I-IX에 따라서 전류를 변화시키므로 콜렉터들(Q1,Q2)를 통과하는 전류의 감소가 생기고 이와 관련해서 출력단자(11)에서의 전압의 증가가 나타난다. 그리하여 제2도에 파선으로 나타낸 특성 곡선의 영역(A)에 대응하여 상측으로 이동된다. 제4도의 특성을 적절히 선정함으로써 제2도에 나타낸 이성적인 특성으로부터의 벗어남을 없앨 수 있는 것이다. 이 벗어남이 주로 입력신호(VIN)의 영역(A)내에서 생기는 것을 주목해야 한다.
다음에 본 발명의 제1실시예를 제5도를 참조하여 설명하겠다.
제5도에서 트랜지스터들(Q1,Q2)은 제1도의 회로의 경우와 같이 연결되어 있으므로 입력단자(10), 컵플링 캐패시터(C1)은, 바이어스 저항(R1,R2), 기준전압원(VREF) 및 출력단자(11)들의 설명은 생략하겠다.
제5도의 회로에서 트랜지스터(Q1)의 베이스에 공통으로 연결된 베이스를 갖는 npn 트랜지스터(Q3)가 설비되어 있고 마찬가지로 트랜지스터(Q2)의 베이스에 공통으로 연결된 베이스를 갖는 npn 트랜지스터(Q4)가 설비되어 있다. 트랜지스터들(Q3,Q4)은 정전류원(120)을 거쳐서 접지에 공통 연결된 각 에미터들을 갖고, 예를들어 601A의 정전류를 제공한다. 또 트랜지스터(Q3)는 레벨 쉬프트 다이오드(Q15)와 다수의 레벨 쉬프트 다이오드들(Q15,Q16,…)를 거쳐서 전원(Vcc)에 연결되어 전압(VIN)의 n배의 전압을 후술하는 트랜지스터들(Q7,Q10)의 각 베이스에 제공하는 콜렉터를 갖고 있다. 여기서 수(n)는 레벨 쉬프트 다이오드들의 단수에 상당된다. 트랜지스터(Q4)는 전술한 레벨 쉬프트 다이오드(Q15)를 거치고 또 다수의 레벨 쉬프트 다이오드들(Q18,Q19)에 거쳐서 전압(-VIN)의 n배의 전압을 트랜지스터들(Q8,Q9)의 각 베이스에 제공하는 콜렉터를 갖고 있다.
트랜지스터들(Q7,Q8)은 서로 공통 연결된 에미터를 각각 갖고 있고 이들 에미터들은 pnp트랜지스터(5)의 콜렉터에 연결되어 있다. 마찬가지로 트랜지스터들(Q9,Q10)은 서로 공통 연결된 에미터를 각각 갖고 있고 이들 에미터들은 pnp트랜지스터(6)의 콜렉터에 연결되어 있다.
트랜지스터들(Q7,Q8)은 서로 공통 연결된 에미터를 각각 갖고 있고 이들 에미터들은 예를들어 30μA의 정전류(II)를 제공하는 정전류원(122)을 거쳐서 전원(Vcc)에 연결되어 있다. 또 트랜지스터(Q5,Q6)은 트랜지스터(Q5)의 베이스가 트랜지스터(Q1)의 콜렉터에 연결되고 트랜지스터(Q6)의 베이스가 트랜지스터(Q2)의 콜렉터에 연결되는 베이스들을 갖고 있다. 트랜지스터(Q1)의 콜렉터가 이 실시예에서는 저항(R3)을 거쳐서 전원(Vcc)에 연결되고, 트랜지스터(Q2)의 콜렉터가 이 실시예에서는 저항(R4)을 거쳐서 전원(Vcc)에 연결되어 있는 것에 주목해야 한다.
또 트랜지스터(Q7,Q9)는 서로 공통 연결된 콜렉터를 각각 갖고 있고 이들 콜렉터들은 베이스가 그 콜렉터에 연결된 베이스를 갖고 있는 npn트랜지스터인 트랜지스터(Q14)의 콜렉터에 연결되어 있다. 마찬가지로 트랜지스터들(Q8,Q10)은 서로 공통으로 npn트랜지스터(Q13)의 콜렉터에 연결된 콜렉터를 각각 갖고 있다. 트랜지스터(Q13)은 트랜지스터(Q14)의 베이스에 연결된 베이스를 갖고 있고 트랜지스터(Q13)과 트랜지스터(Q14) 모두가 접지에 연결된 에미터를 각각 갖고 있다. 그리하여 트랜지스터(Q13)와 트랜지스터(Q14)에 의해서 전류 미러회로(Current mirror circuit)가 형성되어 있는 것이다.
트랜지스터(Q1)의 에미터에는 가변전류원으로서 작용하는 npn트랜지스터(Q12)가 설비되어 있다. 트랜지스터(Q12)는 트랜지스터(Q1)의 에미터에 연결되어 있는 콜렉터와 접지에 연결된 에미터를 갖고 있다. 또 트랜지스터(Q12)는 npn트랜지스터(Q11)의 베이스에 연결된 베이스를 갖고 있다. 트랜지스터(Q11)은 전류원(122)를 거쳐서 전원(Vcc)에 연결된 콜렉터와 접지에 연결된 에미터를 갖고 있다. 또, 트랜지스터(Q11)의 베이스는 그 콜렉터에 연결되어 있다. 트랜지스터(Q12)의 베이스가 제3도에 나타낸 선(23)에 상당하는 선(23)을 거쳐서 트랜지스터(Q13)의 콜렉터에 연결되어 있는 것에 주목해야 한다.
상기 구성에서 제어부(21)가 트랜지스터들(Q3-Q11,Q13및 Q14)로 구성되고 다이오드들(Q15-Q19)와 정전류원(120-122)를 포함하고 있는 것에 주목해야 한다. 한편, 가변전류원(22)는 상술한 바와 같이 트랜지스터(Q12)로 형성되어 있다.
다음에 제5도의 회로의 동작을 설명하겠다. 진폭변조신호의 입력에 의한 입력단자(10)에서의 입력전압의 증가에 응해서 트랜지스터(Q1)의 콜렉터 전류와 트랜지스터(Q3)의 콜렉터전류가 증가된다. 예를들면 약 1mV의 전압(VIN)의 증가에 응하여 트랜지스터들(Q1,Q3)내에 약 2%의 콜렉터전류의 증가가 나타난다.
이에 응해서 트랜지스터(Q2)를 통해서 흐르는 콜렉터전류와 트랜지스터(Q4)를 통해서 흐르는 콜렉터전류가 약 2% 감소되므로 저항(R3)을 가로질러 생기는 전압강하는 약 2%로 증가되고 한편 저항(R4)를 가로질러 생기는 전압강하는 약 2%로 감소된다. 또, 정전류원(122)으로부터 공급되는 전류는 주로 트랜지스터(Q5)를 통하여 흐르게 된다. 또, 트랜지스터(Q3)에서의 그와 같은 콜렉터전류의 증가는 약 4%의 트랜지스터(Q7)의 콜렉터전류의 증가와 약 4%의 트랜지스터(Q8)의 콜렉터전류의 감소를 포함한다.
그와 같은 상황에서 트랜지스터(Q14)를 통해서 흐르는 콜렉터전류는 트랜지스터(Q13)을 통해서 흐르는 콜렉터전류에 대해서 약1.2μA로 증가된다. 이 차에 대응하는 전류가 전류원(122)으로부터 제어전류(IX)로서 공급되어야 한다. 제어전류(IX)가 정전류원(122)에 의해서 제공되는 전류(IS)로부터 빼앗기면 트랜지스터(Q11)와 트랜지스터(Q12)를 통하여 흐르는 콜렉터전류의 감소가 자연히 생긴다. 상기의 경우에 콜렉터전류는 약 1.2μA로 감소된다. 이에 대해서 트랜지스터(Q1)의 에미터저항에 의해서 생기는 전압강하는 약1mV 감소되고 트랜지스터(Q1)의 베이스-에미터간 전압(BE1)은 입력전압(VIN)의 증가에 상관없이 일정하게 유지된다.
출력단자(11)에서의 출력전압(VOUT)은 아래와 같이 표시된다.
[수학식 1]
Figure kpo00001
따라서 출력단자(11)에서의 출력전압(VOUT)은 입력전압(VIN)에 비례하므로 우수한 성형성이 입력되는 진폭변조신호가 작은 진폭일 경우에도 확보되는 것이다.
다음에 입력단자(10)에서의 전압레벨(VIN)이 바이어스전압(VB)으로부터 1mV만큼 부의 변화를 하는 경우를 생각해보자.
이런일이 생기는 경우가 트랜지스터(Q1)의 콜렉터전류와 트랜지스터(Q3)의 콜렉터전류는 약 2% 감소되고 한편 트랜지스터(Q2)의 콜렉터전류와 트랜지스터(Q4)의 콜렉터전류는 약 2% 증가된다. 이에 의해서 저항(R3)을 건너지르는 전압강하는 약 2% 감소되고, 한편 그러므로 정전류원(122)으로부터의 전류는 주로 트랜지스터(Q6)를 통하여 흐르게 된다.
또, 트랜지스터(Q4)의 콜렉터전류의 증가는 트랜지스터(Q10)의 콜렉터전류를 약 4% 증가시키고 트랜지스터(Q9)의 콜렉터전류는 약 4% 감소시킨다. 이에 의해서 트랜지스터(Q14)의 콜렉터전류가 트랜지스터(Q13)의 콜렉터전류보다도 약 1.2μA만큼 적게 설정된다. 이 콜렉터전류의 차가 트랜지스터(Q11)를 통하여 제어전류(IX)가 정전류원(122)으로부터의 전류(IS)와 함께 흐르게 한다. 이에 응해서 트랜지스터(Q11)를 통하여 흐르는 콜렉터전류와 트랜지스터(Q12)를 통하여 흐르는 콜렉터전류가 약 1.2μA로 증가되고 트랜지스터(Q1)의 에미터저항에 의해서 생기는 전압강하가 약 1.0mV 증가된다. 이 결과로 트랜지스터(Q1)의 베이스-에미터간 전압이 입력전압(VIN)이 바이어스전압(VB)으로부터 감소될때에도 일정하게 유지된다. 다시말하면 제2도에 나타낸 효과가 제거되는 것이다.
제6도는 제5도의 회로에 의해서 달성되는 검출회로의 보상의 일예를 나타내고 있다. 도면에서 이성적 특성에서 벗어남이 파라메터들을 적절하게 조정함으로써 실질적으로 제거되고 한편 파라메터들이 적절하지 않게 설정될 경우에는 벗어남이 오히려 커짐을 알 수 있을 것이다. 파라메터의 적절한 설정은 회로의 시뮬레이숀을 행함으로써 용이하게 발견할 수 있다.
또 검출특성의 벗어남을 보상하기 위한 제어전류(IX)는 제5도는 나타낸 아날로그회로에 한정되지 않고 디지털수단에 의해서도 행할 수 있다.
다시 말하면 제어부(21)는 소정의 프로그램에 의해서 트랜지스터들(Q1,Q2)의 베이스전압에 응하여 전류(IX)를 변화시키는 디지털 프로세서라도 좋다는 것이다.
또 본 발명은 이상 설명한 실시예들에 한정되는 것이 아니고 본 발명의 범위를 일탈함이 없이 각종 변경과 개변을 할 수 있는 것이다.

Claims (8)

  1. 진폭변조신호가 공급되는 입력단자(10) ; 입력단자에 연결된 베이스, 제1전원(Vcc)에 연결되어 제1전원전압을 제공하는 콜렉터 및 에미터를 갖는 제1바이폴라 트랜지스터(Q1) ; 베이스, 제1전원에 연결된 콜렉터 및 제1바이폴라 트랜지스터의 에미터에 공통 결합된 에미터를 갖는 제2바이폴라 트랜지스터(Q2) ; 제1바이폴라 트랜지스터의 에미터와 제2바이폴라 트랜지스터의 에미터에 공통으로 연결되어 출력신호를 제공하는 출력단자(11); 제1바이폴라 트랜지스터의 베이스와 제2바이폴라 트랜지스터의 베이스에 연결되어 제1 및 제2바이폴라 트랜지스터를 바이어스시키는 바이어스수단(VREF,R1,R2)를 포함하는 진폭변조신호의 검출회로에 있어서, 상기 검출회로가, 입력단자로 공급되는 진폭변조신호에 응하여 제어신호(IX)를 생성하기 위하여 제1바이폴라 트랜지스터의 베이스에 연결된 입력단자 ; 제1 및 제2바이폴라 트랜지스터들의 에미터들에 연결된 제1단과, 제1전원전압과 다른 제2전원전압을 제공하는 제2전원에 연결되는 제2의 단을 갖고 있으며, 제1바이폴라 트랜지스터를 통하여 흐르는 에미터전류와 제2바이폴라 트랜지스터를 통하여 흐르는 에미터전류의 합계인 구동전류를 그를 통하여 제2전원으로 흐르게 하고 제어신호를 수신하여 제어신호에 응하여 그를 통하여 흐르는 구동전류를 제어하기 위하여 제어수단에 연결된 입력단자를 갖고 있는 가변전류원을 포함하고, 상기 제어수단이 제어신호에 의해서 출력단자에서의 출력신호가 진폭변조신호의 정의 반사이클 및 부의 반사이클중의 하나인 반사이클동안에 입력되는 진폭변조신호의 진폭증가와 함께 선형증가되는 전압레벨을 갖고 진폭변조신호의 정의 반사이클 및 부의 반사이클중의 나머지 하나의 반사이클동안에 정전압 레벨을 갖도록 가변전류원을 제어하는 것을 특징으로 하는 진폭변조신호의 검출회로.
  2. 제1항에 있어서, 상기 제어수단(22)이 소정의 범위내에서 제어전류 입력단자에서의 진폭변조신호의 진폭과 함께 변화하는 크기를 갖고 소정의 범위를 벗어난 범위에서는 제어전류가 진폭변조신호의 진폭에 상관없이 일정하게 유지되게 제어신호로서 제어전류(IX)를 생성하고 상기 가변전류원 수단이 소정의 전류로부터 제어전류를 감산한 구동전류(I-IX)를 제공하는 것을 특징으로 하는 진폭변조신호의 검출회로.
  3. 제2항에 있어서, 상기 제어수단이 소정의 범위내에서는 일반적으로 입력단자에서의 진폭변조신호의 정 및 부의 반사이클중의 진폭과 함께 제어전류를 선형 변화시키는 것을 특징으로 하는 진폭변조신호의 검출회로.
  4. 제2항에 있어서, 상기 제1바이폴라 트랜지스터가 베이스와 에미터간에 p-n-전크숀을 포함하고 상기 p-n-전크숀이 소정의 입력전압 범위보다도 작은 진폭을 갖는 진폭변조신호들에 대한 곡선으로된 정류 특성을 제공하고 상기 소정의 범위(A)가 상기 입력전압 범위에 상당되게 결정되는 것을 특징으로 하는 진폭변조신호의 검출회로.
  5. 제2항에 있어서, 상기 제어수단이 제1바이폴라 콜렉터의 베이스에 연결된 제1입력단자를 갖고 제2바이폴라 트랜지스터(Q2)에 연결된 제2입력단자를 갖고 상기 제1 및 제2입력단자간의 전압차를 검지하는 차동회로를 포함하고 상기 제어수단이 검출된 전압차에 응하여 제어신호를 생성하는 것을 특징으로 하는 진폭변조신호의 검출회로.
  6. 제2항에 있어서, 상기 제어수단이 제1바이폴라 트랜지스터(Q1)의 콜렉터와 제1전원(Vcc)과의 사이에 설비된 제1저항(R3) ; 제2바이폴라 트랜지스터(Q2)의 콜렉터와 제1전원 사이에 설비된 제2저항(R4) ; 제1바이폴라 트랜지스터의 베이스와 공통으로 입력단자에 연결된 베이스, 에미터 및 제1전원에 연결된 콜렉터를 갖고 있는 제3바이폴라 트랜지스터(Q3) ; 제2바이폴라 트랜지스터의 베이스와 공통으로 바이어스 수단에 연결된 베이스, 제3바이폴라 트랜지스터의 에미터와 공통 연결된 에미터 및 제2레벨 쉬프트 수단을 거쳐서 제1전원에 연결된 콜렉터를 갖는 제4바이폴라 트랜지스터(Q4) ; 제2전원에 연결된 제1의 단과 제3바이폴라 트랜지스터와 제4 바이폴라 트랜지스터의 에미터들에 연결된 제2의 단을 갖는 제1정전류원수단(12c) ; 제1바이폴라 트랜지스터의 콜렉터에 연결된 베이스, 에미터 및 콜렉터를 갖는 제5바이폴라 트랜지스터(Q5) ; 제2바이폴라 트랜지스터의 콜렉터에 연결된 베이스, 제5바이폴라 트랜지스터의 에미터에 연결된 에미터 및 콜렉터를 갖는 제6바이폴라 트랜지스터(Q6) ; 제1전원에 연결된 제1의 단과 제5 및 제6바이폴라 트랜지스터들의 에미터들에 연결된 제2의 단을 갖는 제2정전류원(121) ; 제1레벨 쉬프팅 수단의 제2의 단에 연결된 베이스, 제5바이폴라 트랜지스터의 콜렉터에 연결된 에미터 및 콜렉터를 제7바이폴라 트랜지스터(Q7) ; 제4바이폴라 트랜지스터의 콜렉터에 연결된 베이스, 제7바이폴라 트랜지스터의 에미터와 공통으로 제5바이폴라 트래지스터의 콜렉터에 연결된 에미터 및 콜렉터를갖는 제8바이폴라 트랜지스터(Q9) : 제8바이폴라 트랜지스터의 베이스와 공통으로 제4바이폴라 트랜지스터의 콜렉터에 연결된 베이스, 제6바이폴라 트랜지스터의 에미터에 연결된 에미터 및 제7바이폴라 트랜지스터의 콜렉터와 공통 연결된 콜렉터를 갖는 제9바이폴라 트랜지스터(Q9) ; 제7바이폴라 트랜지스터의 베이스와 공통으로 제3바이폴라 트랜지스터의 콜렉터에 연결된 베이스, 제9바이폴라 트랜지스터의 에미터와 공통으로 제6바이폴라 트랜지스터의 콜렉터에 연결된 에미터 및 제8바이폴라 트랜지스터의 콜렉터와공통 연결된 콜렉터를 갖는 제10바이폴라 트랜지스터(Q10) ; 제1전원에 연결된 제1의 단과 제2의 단을 갖는 제3정전류원(122) ; 제3전류원의 제2의 단에 연결된 콜렉터, 제2전원에 연결된 에미터 및 자체 콜렉터에 연결된 베이스를 갖는 제11바이폴라 콜렉터(Q11) ; 제11바이폴라 트랜지스터의 베이스에 연결된 베이스, 제1바이폴라 트랜지스터의 에미터에 연결된 콜렉터 및 제2전원에 연결된 에미터를 갖는 제12바이폴라 트랜지스터(Q12) ; 제8 및 제10바이폴라 트랜지스터들의 콜렉터들에 제3전류원의 제2의 단에 연결된 콜렉터, 베이스 및 제2전원에 연결된 에미터를 갖는 제13바이폴라 트랜지스터(Q13) ; 및 제7 및 제9바이폴라 트랜지스터들의 콜렉터들에 연결된 콜렉터, 제13바이폴라 트랜지스터의 베이스와 제14바이폴라 트랜지스터의 콜렉터에 연결된 베이스 및 제2전원에 연결된 에미터를 갖는 제14바이폴라 트랜지스터(Q14)를 포함하는 것을 특징으로 하는 진폭변조신호의 검출회로.
  7. 제6항에 있어서, 상기 제3,4,11,12,13 및 14바이폴라 트랜지스터들이 npn형 바이폴라 트랜지스터로 구성되고 상기 5,6,7,8,9 및 10바이폴라 트랜지스터가 pnp형 바이폴라 트랜지스터로 구성된 것을 특징으로 하는 진폭변조신호의 검출회로.
  8. 제1항에 있어서, 상기 제어수단(22)이 디지털 프로세싱 유니트로 구성된 것을 특징으로 하는 진폭변조신호의 검출회로.
KR1019900015162A 1989-09-25 1990-09-25 진폭변조신호의 검출회로 KR940000923B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1248860A JP2533201B2 (ja) 1989-09-25 1989-09-25 Ａｍ検波回路
JP1-248860 1989-09-25

Publications (2)

Publication Number Publication Date
KR910007234A KR910007234A (ko) 1991-04-30
KR940000923B1 true KR940000923B1 (ko) 1994-02-04

Family

ID=17184502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900015162A KR940000923B1 (ko) 1989-09-25 1990-09-25 진폭변조신호의 검출회로

Country Status (5)

Country Link
US (1) US5126683A (ko)
EP (1) EP0420128B1 (ko)
JP (1) JP2533201B2 (ko)
KR (1) KR940000923B1 (ko)
DE (1) DE69022341D1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2681001B2 (ja) * 1994-08-31 1997-11-19 日本電気アイシーマイコンシステム株式会社 コンパレータ回路
EP0738041B1 (en) * 1995-04-13 1998-06-24 Hewlett-Packard GmbH Electronic circuit comprising a comparator
US6785521B2 (en) * 2001-03-21 2004-08-31 Ericsson Inc. System and method for current-mode amplitude modulation
US20080061842A1 (en) * 2006-09-07 2008-03-13 Micron Technology, Inc. Circuit and method for detecting timed amplitude reduction of a signal relative to a threshold voltage
US7560959B2 (en) * 2006-09-18 2009-07-14 Micron Technology, Inc. Absolute value peak differential voltage detector circuit and method
US7911236B2 (en) * 2006-11-22 2011-03-22 Intel Mobile Communications GmbH Detection circuit and detection method
US8619382B2 (en) * 2012-04-20 2013-12-31 Texas Instruments Incorporated High speed, low power write current switching scheme for HDD preamplifier

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU628603A1 (ru) * 1975-08-06 1978-10-15 Предприятие П/Я Р-6208 Устройство дл детектировани амплитудно-модулированных сигналов
JPS5231644A (en) * 1975-09-05 1977-03-10 Hitachi Ltd Amplifying detector
JPS5320760A (en) * 1976-08-10 1978-02-25 Matsushita Electric Ind Co Ltd Detection circuit
JPS53114341A (en) * 1977-02-21 1978-10-05 Matsushita Electric Ind Co Ltd Wave detection circuit
JPS5552605A (en) * 1978-10-11 1980-04-17 Nec Corp Detector circuit
US4250457A (en) * 1979-03-05 1981-02-10 Zenith Radio Corporation Full wave rectifier envelope detector
JPS5646666A (en) * 1979-09-25 1981-04-27 Toshiba Corp All wave rectifier circuit
JPS5737905A (en) * 1980-08-14 1982-03-02 Toshiba Corp Envelope curve wave detecting circuit

Also Published As

Publication number Publication date
EP0420128A3 (en) 1991-09-25
US5126683A (en) 1992-06-30
JP2533201B2 (ja) 1996-09-11
JPH03110907A (ja) 1991-05-10
DE69022341D1 (de) 1995-10-19
KR910007234A (ko) 1991-04-30
EP0420128A2 (en) 1991-04-03
EP0420128B1 (en) 1995-09-13

Similar Documents

Publication Publication Date Title
EP0115593B1 (en) Photo transducer circuit
KR970005291B1 (ko) 증폭장치
EP0697766B1 (en) Buffer circuit with wide dynamic range
KR940000923B1 (ko) 진폭변조신호의 검출회로
KR920009548B1 (ko) 전류원 장치
GB2219898A (en) Automatic gain control circuit
US4329598A (en) Bias generator
US5166559A (en) Servo circuit having variable gain amplifier and temperature compensation characteristics
CA1210089A (en) Current source circuit arrangement
EP1076925B1 (en) Rectifier circuit
JP2558253B2 (ja) 温度補償型カレントスイツチ回路
JPH0722247B2 (ja) 帰還増幅器
KR100248930B1 (ko) 신호레벨 제어회로
US4509020A (en) Push-pull amplifier
KR940007078B1 (ko) 개선된 선형성을 갖는 전압/전류(v/i) 콘버터
US4485350A (en) Variable electronic impedance circuit
JPH1048268A (ja) ピーク検波回路
JPS61157108A (ja) 電圧−電流変換回路
JP3186001B2 (ja) Ｉｃ試験装置
JP3398907B2 (ja) バイアス電流制御装置
KR850000581B1 (ko) 신호 변환 회로
KR0139983B1 (ko) 레벨 표시기
JP2722769B2 (ja) 利得制御回路
JPH1051248A (ja) 差動増幅回路
JPH069327B2 (ja) 利得制御回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050121

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee