JP3920530B2 - クリップ回路 - Google Patents
クリップ回路 Download PDFInfo
- Publication number
- JP3920530B2 JP3920530B2 JP2000137478A JP2000137478A JP3920530B2 JP 3920530 B2 JP3920530 B2 JP 3920530B2 JP 2000137478 A JP2000137478 A JP 2000137478A JP 2000137478 A JP2000137478 A JP 2000137478A JP 3920530 B2 JP3920530 B2 JP 3920530B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- differential amplifier
- output
- clip
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、入力信号を希望するクリップレベルでカットするクリップ回路に関する。
【０００２】
【従来の技術】
従来クリップ回路は、そのクリップ電圧を電圧設定用抵抗により設定しており、ハード的に固定されていた。その電圧を変更するためには、付加される抵抗値を変更する必要があったため、一度設定されたクリップ電圧は半ば固定されている。また、抵抗の大きさによる変動が大きいため精度は低い。
【０００３】
上述の欠点を除去した任意にクリップレベルを設定できるクリップ回路が特公平６−１９８８号公報に記載されている。
【０００４】
図２において詳述すると、２は基準電圧設定回路で、差動増幅器４の正相入力端子６、８に制御電圧ＶＣが加えられ、前記差動増幅器４の出力部に第１トランジスタ９のベースを接続している。
【０００５】
前記第１トランジスタ９のコレクタ・エミッタは第１抵抗１０と第２抵抗１２を介して正側電源ラインＶＣＣと接地側ライン間に接続され、第１差動増幅器４の前記第２抵抗１２に発生した電圧を第１差動増幅器４の逆相入力側に帰還させいる。
【０００６】
従って第１差動増幅器４の出力部で制御される第１トランジスタ９のコレクタ側には制御電圧ＶＣに応じて基準電圧Ｖｒｅｆが得られる。前記基準電圧Ｖｒｅｆは差動増幅器１６の非反転入力端子に加えられ、該差動増幅器１６の出力は反転入力端子に帰還される。
【０００７】
クリップ電圧設定回路１８は第１及び第２定電流源２０、２２と第３、第４抵抗２４、２６からなり、前記第３抵抗２４と第４抵抗２４との接続点に前記第２差動増幅器１６の出力ＶＯが加えられる。
【０００８】
従って第１定電流源２０から定電流Ｉ２が第３抵抗２４に流れ、第４抵抗２６には第２定電流源２２によって定電流Ｉ３が流れ、第３抵抗２４と第４抵抗２６には流れる定電流に応じた電圧降下が生じる。
【０００９】
この場合第３抵抗２４と第４抵抗２６の中間点には基準電圧Ｖｒｅｆが加えられるので、第３抵抗２４と第４抵抗２６に流れる定電流をＩｏ、第３抵抗２４と第４抵抗２６の抵抗値をＲ３、Ｒ４とすると、前記基準電圧Ｖｒｅｆを基準にして第３抵抗２４には正側のクリップ電圧＋Ｖｄ
＋Ｖｄ＝Ｖｒｅｆ＋Ｒ３×Ｉｏ
が発生し、また第４抵抗２６には正側のクリップ電圧−Ｖｄ
−Ｖｄ＝Ｖｒｅｆ−Ｒ４×Ｉｏ
が発生する。
【００１０】
バッファ回路３０は前記クリップ電圧＋Ｖｄ、−Ｖｄが加えられる第３差動増幅器３２と第４差動増幅器３４を有し、その各出力には第３トランジスタ３６と第４トランジスタ３８のベースが接続されている。
【００１１】
図４に示すように前記回路構成において、入力端子４４に入力信号Ａが加えられると、出力端子４０にはクリップされた出力信号Ｂがえられる。このクリップされる電圧は第１差動増幅器４の正相入力端子６、８に加えられる制御電圧Ｖｃによって決められることが記載されている。
【００１２】
【発明が解決するための課題】
前述の方式でも抵抗により半ば固定されたクリップ電圧を外部からの印加電圧により変更可能とし、クリップ電圧がソフト的に任意の電圧に設定することができる。
【００１３】
しかし前記差動増幅器４の出力部に接続した第１トランジスタ９のコレクタ・エミッタ間にアーリー電圧が発生し、ゲインが変動するため基準電圧Ｖｒｅｆも変動しクリップ電圧の設定精度をより高めることができない。
【００１４】
【課題を解決するための手段】
本発明のクリップ回路は第１差動アンプの入力端子にクリップするレベルを決める制御電圧が加え、第１差動アンプの出力信号で制御トランジスタを制御し、該制御トランジスタにて複数のトランジスタで構成されるカレントミラー回路の電流を制御し、第２差動アンプの入力端子に前記基準電圧とカレントミラー回路の電流にて第１の抵抗に生じる電圧の和の電圧が加え、第３差動アンプの入力端子に前記基準電圧とカレントミラー回路の電流にて第２の抵抗に生じる電圧の差の電圧が加え、第１出力トランジスタを前記第２アンプの出力信号で制御しその出力信号を第２差動アンプの前記と異なる他入力端子に帰還し、第２出力トランジスタを前記第３アンプの出力信号で制御しその出力信号を第３差動アンプの前記と異なる他入力端子に帰還し、クリップ信号出力端子を第１出力トランジスタと第２出力トランジスタとのエミッタの接続点に接続し、前記クリップ出力端子に抵抗を介して入力端子を接続し、クリップ出力端子に得られるクリップ出力信号のクリップ電圧の設定精度をより高めるものである。
【００１５】
【発明の実施の形態】
図１は本発明のクリップ回路である。５０はクリップ電圧設定部で、非反転入力端子に制御入力端子５３、５４間の制御電圧ＶＣが供給される第１差動アンプ５２と、ベースが前記第１差動アンプ５２の出力端子に接続された制御トランジスタ５５よりなり、制御トランジスタ５５のエミッタとアース間には抵抗５６が接続され、前記エミッタに取出されたエミッタ電圧は第１差動アンプ５２の反転入力端子に帰還される。 ５７、５８、５９、は第１のカレントミラー回路５１を構成するトランジスタであり、前記第１のカレントミラー回路５１に流れる電流Ｉ１は前記制御入力端子５３、５４に加えられる制御電圧ＶＣを変えることにより第１差動アンプ５２の出力信号が変化し、それにより制御トランジスタ５５のベース電圧が変化し制御される。
【００１６】
６０は前記クリップ電圧設定部５０により設定された電流Ｉ１を基準電圧源ＶＥの基準電圧ＶＲＥＦに応じた電圧に変換する電流―電圧変換部で、前記第１のカレントミラー回路５１を構成するトランジスタ５７のコレクタに第２のカレントミラー回路６３を構成するトランジスタ６１、６２が接続され、また第１のカレントミラー回路５１を構成するトランジスタ５９のコレクタと基準電圧源ＶＥ間には第１の抵抗６４が接続され、さらに基準電圧源ＶＥと前記トランジスタ６２のコレクタ間には第２の抵抗６５が接続されている。
【００１７】
７０はクリップ部で、第２差動アンプ７１と第３差動アンプ７２、前記第２差動アンプ７１の出力電圧がベースに加えられる第１出力トランジスタ７３と、第３差動アンプ７２の出力電圧がベースに加えられる第２出力トランジスタ７４とよりなる。
【００１８】
前記第２差動アンプ７１の非反転入力端子は第１のカレントミラー回路５１を構成するトランジスタ５９のコレクタに接続され、また反転入力端子は第１出力トランジスタ７３のエミッタに生じるエミッタ電圧が帰還し加えられる。同様に第３差動アンプ７２の非反転入力端子は第２のカレントミラー回路６３を構成するトランジスタ５９のコレクタに接続され、また反転入力端子は第２出力トランジスタ７４のエミッタに生じるエミッタ電圧が帰還し加えられる。
【００１９】
前記第１出力トランジスタ７３のエミッタと第２出力トランジスタ７４のエミッタとは接続され、接続点にクリップ信号出力端子７６及び抵抗７８を介してクリップ信号入力端子７７が接続されている。
【００２０】
今第１差動アンプ５２の非反転入力端子に制御入力端子５３、５４間の制御電圧ＶＣが加えられると、前記制御電圧ＶＣに応じて第１差動アンプ５２の出力端子に出力信号が生じ制御トランジスタ５５を制御するので、トランジスタ５７のエミッタ・コレクタより制御トランジスタ５５のコレクタ・エミッタ及び抵抗５６を通って電流Ｉ１が流れる。
【００２１】
トランジスタ５７、５８、５９は第１のカレントミラー回路５１を構成しているので、トランジスタ５８及びトランジスタ５９にも前記電流Ｉ１に応じた電流Ｉ２及びＩ３が流れる。トランジスタ５９のコレクタには基準電圧源６３の基準電圧と第１の抵抗６４に発生する電圧が足された電圧が発生する。トランジスタ６２のコレクタには基準電圧源６３の基準電圧と第２の抵抗６５に発生する電圧が引かれた電圧が発生する。前記電圧は第２アンプ１３と第３アンプ１４の非反転入力端子に夫々加えられる。
【００２２】
前記第２アンプ７１の非反転入力端子に加わる電圧ＶＯＬは、基準電圧源６３の基準電圧ＶＲＥＦとし、第１の抵抗６４の抵抗値をＲ６４そして流れる電流をＩ３とすると、
ＶＯＬ＝ＶＲＥＦ＋Ｒ６４×Ｉ３
となる。
【００２３】
又第３アンプ７２の非反転入力端子に加わる電圧ＶＯＨは、基準電圧源６３の基準電圧ＶＲＥＦとし、第２の抵抗６５の抵抗値をＲ６５そして流れる電流をＩ４とすると、
ＶＯＨ＝ＶＲＥＦ−Ｒ６５×Ｉ４
となる。
【００２４】
第２差動アンプ７１の出力端子には前記電圧ＶＯＬに応じた出力電圧を生じ、第１出力トランジスタ７３を制御する。又第３差動アンプ７２の出力端子には前記電圧ＶＯＨに応じた出力電圧を生じ、第１出力トランジスタ７３を制御する。
【００２５】
図３に示すようにクリップしたいクリップ入力信号ＶＡをクリップ信号入力端子７７に入力すると、クリップ信号出力端子７６にはクリップされたクリップ出力信号ＶＢを発生する。即ちクリップ信号入力端子７７に加えられるクリップ入力信号が前記電圧ＶＯＨより小さく電圧ＶＯＬより大きいときは第１出力トランジスタ７３及び第２出力トランジスタ７４が共にＯＦＦしているのでクリップ信号出力端子７６にはクリップ出力信号ＶＢが取出される。
【００２６】
しかしクリップ入力信号ＶＡが電圧ＶＯＨより高くなると第３差動アンプ７２と第２出力トランジスタ７４の動作でクリップ出力信号ＶＢが電圧ＶＯＨ以上になるのが抑えられ、クリップ入力信号ＶＡがクリップされクリップ信号出力端子７６には電圧ＶＯＨ以上がクリップされたクリップ出力信号ＶＢが取出される。
【００２７】
又クリップ入力信号ＶＡが電圧ＶＯＬより低くなると第２差動アンプ７１と第１出力トランジスタ７３の動作でクリップ出力信号ＶＢが電圧ＶＯＬ以下になるのが抑えられ、クリップ入力信号ＶＡがクリップされクリップ信号出力端子７６には電圧ＶＯＬ以下がクリップされたクリップ出力信号ＶＢが取出される。
【００２８】
結局クリップ信号入力端子７７に加えられるクリップ入力信号が前記電圧ＶＯＨ以上そして電圧ＶＯＬ以下がクリップされ、クリップ信号出力端子７６にはクリップされたクリップ出力信号ＶＢが取出される。
【００２９】
【発明の効果】
本発明のクリップ回路はカレントミラー回路を用いることによりクリップ電圧の設定精度をより高めることができ、また抵抗により半ば固定されたクリップ電圧を外部からの印加電圧により変更可能とし、クリップ電圧がソフト的に任意の電圧に設定することができる。
【図面の簡単な説明】
【図１】本発明のクリップ回路の回路図である。
【図２】従来のクリップ回路の回路図である。
【図３】本発明のクリップ回路の波形図である。
【図４】従来のクリップ回路の波形図である。
【符号の説明】
５０ クリップ電圧設定部
５１ 第１カレントミラー回路
５２ 第１差動アンプ
５３、５４ 制御電圧入力端子
５５ 制御トランジスタ
ＶＥ 基準電圧源
６４ 第１の抵抗
６５ 第２の抵抗
６６ 第２カレントミラー回路
７１ 第２差動アンプ
７２ 第３差動アンプ
７３ 第１出力トランジスタ
７４ 第２出力トランジスタ
７６ クリップ信号出力端子
７７ クリップ信号入力端子
【発明の属する技術分野】
本発明は、入力信号を希望するクリップレベルでカットするクリップ回路に関する。
【０００２】
【従来の技術】
従来クリップ回路は、そのクリップ電圧を電圧設定用抵抗により設定しており、ハード的に固定されていた。その電圧を変更するためには、付加される抵抗値を変更する必要があったため、一度設定されたクリップ電圧は半ば固定されている。また、抵抗の大きさによる変動が大きいため精度は低い。
【０００３】
上述の欠点を除去した任意にクリップレベルを設定できるクリップ回路が特公平６−１９８８号公報に記載されている。
【０００４】
図２において詳述すると、２は基準電圧設定回路で、差動増幅器４の正相入力端子６、８に制御電圧ＶＣが加えられ、前記差動増幅器４の出力部に第１トランジスタ９のベースを接続している。
【０００５】
前記第１トランジスタ９のコレクタ・エミッタは第１抵抗１０と第２抵抗１２を介して正側電源ラインＶＣＣと接地側ライン間に接続され、第１差動増幅器４の前記第２抵抗１２に発生した電圧を第１差動増幅器４の逆相入力側に帰還させいる。
【０００６】
従って第１差動増幅器４の出力部で制御される第１トランジスタ９のコレクタ側には制御電圧ＶＣに応じて基準電圧Ｖｒｅｆが得られる。前記基準電圧Ｖｒｅｆは差動増幅器１６の非反転入力端子に加えられ、該差動増幅器１６の出力は反転入力端子に帰還される。
【０００７】
クリップ電圧設定回路１８は第１及び第２定電流源２０、２２と第３、第４抵抗２４、２６からなり、前記第３抵抗２４と第４抵抗２４との接続点に前記第２差動増幅器１６の出力ＶＯが加えられる。
【０００８】
従って第１定電流源２０から定電流Ｉ２が第３抵抗２４に流れ、第４抵抗２６には第２定電流源２２によって定電流Ｉ３が流れ、第３抵抗２４と第４抵抗２６には流れる定電流に応じた電圧降下が生じる。
【０００９】
この場合第３抵抗２４と第４抵抗２６の中間点には基準電圧Ｖｒｅｆが加えられるので、第３抵抗２４と第４抵抗２６に流れる定電流をＩｏ、第３抵抗２４と第４抵抗２６の抵抗値をＲ３、Ｒ４とすると、前記基準電圧Ｖｒｅｆを基準にして第３抵抗２４には正側のクリップ電圧＋Ｖｄ
＋Ｖｄ＝Ｖｒｅｆ＋Ｒ３×Ｉｏ
が発生し、また第４抵抗２６には正側のクリップ電圧−Ｖｄ
−Ｖｄ＝Ｖｒｅｆ−Ｒ４×Ｉｏ
が発生する。
【００１０】
バッファ回路３０は前記クリップ電圧＋Ｖｄ、−Ｖｄが加えられる第３差動増幅器３２と第４差動増幅器３４を有し、その各出力には第３トランジスタ３６と第４トランジスタ３８のベースが接続されている。
【００１１】
図４に示すように前記回路構成において、入力端子４４に入力信号Ａが加えられると、出力端子４０にはクリップされた出力信号Ｂがえられる。このクリップされる電圧は第１差動増幅器４の正相入力端子６、８に加えられる制御電圧Ｖｃによって決められることが記載されている。
【００１２】
【発明が解決するための課題】
前述の方式でも抵抗により半ば固定されたクリップ電圧を外部からの印加電圧により変更可能とし、クリップ電圧がソフト的に任意の電圧に設定することができる。
【００１３】
しかし前記差動増幅器４の出力部に接続した第１トランジスタ９のコレクタ・エミッタ間にアーリー電圧が発生し、ゲインが変動するため基準電圧Ｖｒｅｆも変動しクリップ電圧の設定精度をより高めることができない。
【００１４】
【課題を解決するための手段】
本発明のクリップ回路は第１差動アンプの入力端子にクリップするレベルを決める制御電圧が加え、第１差動アンプの出力信号で制御トランジスタを制御し、該制御トランジスタにて複数のトランジスタで構成されるカレントミラー回路の電流を制御し、第２差動アンプの入力端子に前記基準電圧とカレントミラー回路の電流にて第１の抵抗に生じる電圧の和の電圧が加え、第３差動アンプの入力端子に前記基準電圧とカレントミラー回路の電流にて第２の抵抗に生じる電圧の差の電圧が加え、第１出力トランジスタを前記第２アンプの出力信号で制御しその出力信号を第２差動アンプの前記と異なる他入力端子に帰還し、第２出力トランジスタを前記第３アンプの出力信号で制御しその出力信号を第３差動アンプの前記と異なる他入力端子に帰還し、クリップ信号出力端子を第１出力トランジスタと第２出力トランジスタとのエミッタの接続点に接続し、前記クリップ出力端子に抵抗を介して入力端子を接続し、クリップ出力端子に得られるクリップ出力信号のクリップ電圧の設定精度をより高めるものである。
【００１５】
【発明の実施の形態】
図１は本発明のクリップ回路である。５０はクリップ電圧設定部で、非反転入力端子に制御入力端子５３、５４間の制御電圧ＶＣが供給される第１差動アンプ５２と、ベースが前記第１差動アンプ５２の出力端子に接続された制御トランジスタ５５よりなり、制御トランジスタ５５のエミッタとアース間には抵抗５６が接続され、前記エミッタに取出されたエミッタ電圧は第１差動アンプ５２の反転入力端子に帰還される。 ５７、５８、５９、は第１のカレントミラー回路５１を構成するトランジスタであり、前記第１のカレントミラー回路５１に流れる電流Ｉ１は前記制御入力端子５３、５４に加えられる制御電圧ＶＣを変えることにより第１差動アンプ５２の出力信号が変化し、それにより制御トランジスタ５５のベース電圧が変化し制御される。
【００１６】
６０は前記クリップ電圧設定部５０により設定された電流Ｉ１を基準電圧源ＶＥの基準電圧ＶＲＥＦに応じた電圧に変換する電流―電圧変換部で、前記第１のカレントミラー回路５１を構成するトランジスタ５７のコレクタに第２のカレントミラー回路６３を構成するトランジスタ６１、６２が接続され、また第１のカレントミラー回路５１を構成するトランジスタ５９のコレクタと基準電圧源ＶＥ間には第１の抵抗６４が接続され、さらに基準電圧源ＶＥと前記トランジスタ６２のコレクタ間には第２の抵抗６５が接続されている。
【００１７】
７０はクリップ部で、第２差動アンプ７１と第３差動アンプ７２、前記第２差動アンプ７１の出力電圧がベースに加えられる第１出力トランジスタ７３と、第３差動アンプ７２の出力電圧がベースに加えられる第２出力トランジスタ７４とよりなる。
【００１８】
前記第２差動アンプ７１の非反転入力端子は第１のカレントミラー回路５１を構成するトランジスタ５９のコレクタに接続され、また反転入力端子は第１出力トランジスタ７３のエミッタに生じるエミッタ電圧が帰還し加えられる。同様に第３差動アンプ７２の非反転入力端子は第２のカレントミラー回路６３を構成するトランジスタ５９のコレクタに接続され、また反転入力端子は第２出力トランジスタ７４のエミッタに生じるエミッタ電圧が帰還し加えられる。
【００１９】
前記第１出力トランジスタ７３のエミッタと第２出力トランジスタ７４のエミッタとは接続され、接続点にクリップ信号出力端子７６及び抵抗７８を介してクリップ信号入力端子７７が接続されている。
【００２０】
今第１差動アンプ５２の非反転入力端子に制御入力端子５３、５４間の制御電圧ＶＣが加えられると、前記制御電圧ＶＣに応じて第１差動アンプ５２の出力端子に出力信号が生じ制御トランジスタ５５を制御するので、トランジスタ５７のエミッタ・コレクタより制御トランジスタ５５のコレクタ・エミッタ及び抵抗５６を通って電流Ｉ１が流れる。
【００２１】
トランジスタ５７、５８、５９は第１のカレントミラー回路５１を構成しているので、トランジスタ５８及びトランジスタ５９にも前記電流Ｉ１に応じた電流Ｉ２及びＩ３が流れる。トランジスタ５９のコレクタには基準電圧源６３の基準電圧と第１の抵抗６４に発生する電圧が足された電圧が発生する。トランジスタ６２のコレクタには基準電圧源６３の基準電圧と第２の抵抗６５に発生する電圧が引かれた電圧が発生する。前記電圧は第２アンプ１３と第３アンプ１４の非反転入力端子に夫々加えられる。
【００２２】
前記第２アンプ７１の非反転入力端子に加わる電圧ＶＯＬは、基準電圧源６３の基準電圧ＶＲＥＦとし、第１の抵抗６４の抵抗値をＲ６４そして流れる電流をＩ３とすると、
ＶＯＬ＝ＶＲＥＦ＋Ｒ６４×Ｉ３
となる。
【００２３】
又第３アンプ７２の非反転入力端子に加わる電圧ＶＯＨは、基準電圧源６３の基準電圧ＶＲＥＦとし、第２の抵抗６５の抵抗値をＲ６５そして流れる電流をＩ４とすると、
ＶＯＨ＝ＶＲＥＦ−Ｒ６５×Ｉ４
となる。
【００２４】
第２差動アンプ７１の出力端子には前記電圧ＶＯＬに応じた出力電圧を生じ、第１出力トランジスタ７３を制御する。又第３差動アンプ７２の出力端子には前記電圧ＶＯＨに応じた出力電圧を生じ、第１出力トランジスタ７３を制御する。
【００２５】
図３に示すようにクリップしたいクリップ入力信号ＶＡをクリップ信号入力端子７７に入力すると、クリップ信号出力端子７６にはクリップされたクリップ出力信号ＶＢを発生する。即ちクリップ信号入力端子７７に加えられるクリップ入力信号が前記電圧ＶＯＨより小さく電圧ＶＯＬより大きいときは第１出力トランジスタ７３及び第２出力トランジスタ７４が共にＯＦＦしているのでクリップ信号出力端子７６にはクリップ出力信号ＶＢが取出される。
【００２６】
しかしクリップ入力信号ＶＡが電圧ＶＯＨより高くなると第３差動アンプ７２と第２出力トランジスタ７４の動作でクリップ出力信号ＶＢが電圧ＶＯＨ以上になるのが抑えられ、クリップ入力信号ＶＡがクリップされクリップ信号出力端子７６には電圧ＶＯＨ以上がクリップされたクリップ出力信号ＶＢが取出される。
【００２７】
又クリップ入力信号ＶＡが電圧ＶＯＬより低くなると第２差動アンプ７１と第１出力トランジスタ７３の動作でクリップ出力信号ＶＢが電圧ＶＯＬ以下になるのが抑えられ、クリップ入力信号ＶＡがクリップされクリップ信号出力端子７６には電圧ＶＯＬ以下がクリップされたクリップ出力信号ＶＢが取出される。
【００２８】
結局クリップ信号入力端子７７に加えられるクリップ入力信号が前記電圧ＶＯＨ以上そして電圧ＶＯＬ以下がクリップされ、クリップ信号出力端子７６にはクリップされたクリップ出力信号ＶＢが取出される。
【００２９】
【発明の効果】
本発明のクリップ回路はカレントミラー回路を用いることによりクリップ電圧の設定精度をより高めることができ、また抵抗により半ば固定されたクリップ電圧を外部からの印加電圧により変更可能とし、クリップ電圧がソフト的に任意の電圧に設定することができる。
【図面の簡単な説明】
【図１】本発明のクリップ回路の回路図である。
【図２】従来のクリップ回路の回路図である。
【図３】本発明のクリップ回路の波形図である。
【図４】従来のクリップ回路の波形図である。
【符号の説明】
５０ クリップ電圧設定部
５１ 第１カレントミラー回路
５２ 第１差動アンプ
５３、５４ 制御電圧入力端子
５５ 制御トランジスタ
ＶＥ 基準電圧源
６４ 第１の抵抗
６５ 第２の抵抗
６６ 第２カレントミラー回路
７１ 第２差動アンプ
７２ 第３差動アンプ
７３ 第１出力トランジスタ
７４ 第２出力トランジスタ
７６ クリップ信号出力端子
７７ クリップ信号入力端子
Claims (1)
- 一方の入力端子にクリップレベルを決める制御電圧が加えられる第１差動アンプと、該第１差動アンプの出力信号で制御されその出力信号を前記第１差動アンプの他方の入力端子に帰還する制御トランジスタと、複数のトランジスタで構成され前記制御トランジスタからの電流が入力されるカレントミラー回路と、前記カレントミラー回路を構成するトランジスタのコレクタと基準電圧を発生する基準電圧源間に接続された第１の抵抗と、前記カレントミラー回路を構成するトランジスタのコレクタと前記基準電圧源間に接続された第２の抵抗と、一方の入力端子に前記基準電圧と前記第１の抵抗に生じる電圧の和の電圧が加わる第２差動アンプと、前記第２差動アンプの出力信号で制御されその出力信号を前記第２差動アンプの他方の入力端子に帰還する第１出力トランジスタと、一方の入力端子に前記基準電圧と前記第２の抵抗に生じる電圧の差の電圧が加わる第３差動アンプと、前記第３差動アンプの出力信号で制御されその出力信号を前記第３差動アンプの他方の入力端子に帰還する第２出力トランジスタと、前記第１出力トランジスタのエミッタと前記第２出力トランジスタのエミッタの接続点に接続されたクリップ信号出力端子と、該クリップ信号出力端子に抵抗を介して接続された入力端子と、を備えるクリップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137478A JP3920530B2 (ja) | 2000-05-10 | 2000-05-10 | クリップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137478A JP3920530B2 (ja) | 2000-05-10 | 2000-05-10 | クリップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001320254A JP2001320254A (ja) | 2001-11-16 |
| JP3920530B2 true JP3920530B2 (ja) | 2007-05-30 |
Family
ID=18645248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000137478A Expired - Fee Related JP3920530B2 (ja) | 2000-05-10 | 2000-05-10 | クリップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3920530B2 (ja) |
-
2000
- 2000-05-10 JP JP2000137478A patent/JP3920530B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001320254A (ja) | 2001-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3315748B2 (ja) | 増幅回路 | |
| JP3409171B2 (ja) | Ａ／ｄ変換器を構成するための折返し増幅器 | |
| JPH08237054A (ja) | 利得可変回路 | |
| US20060238235A1 (en) | Switchable current mirror with feedback | |
| JP3920530B2 (ja) | クリップ回路 | |
| KR101258281B1 (ko) | 전압-전류 변환기 및 변환하기 위한 방법 | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US6559706B2 (en) | Mixer circuitry | |
| JPH09331221A (ja) | 利得可変増幅器 | |
| JP2000134045A (ja) | 電圧・電流変換回路 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| KR0177997B1 (ko) | 히스테리시스의 크기를 제어할 수 있는 비교기 회로 | |
| JP3813428B2 (ja) | Ａ／ｄ変換器の出力回路 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JP2001042954A (ja) | レギュレータ回路 | |
| JP2000339041A (ja) | 電流制限回路つき定電圧回路 | |
| CA2302887A1 (en) | Low voltage bipolar drive circuits | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3443266B2 (ja) | 定電圧回路 | |
| JPH11298271A (ja) | 可変利得増幅器 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| KR960008145Y1 (ko) | 전류원 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |