JP2001320254A - クリップ回路 - Google Patents
クリップ回路Info
- Publication number
- JP2001320254A JP2001320254A JP2000137478A JP2000137478A JP2001320254A JP 2001320254 A JP2001320254 A JP 2001320254A JP 2000137478 A JP2000137478 A JP 2000137478A JP 2000137478 A JP2000137478 A JP 2000137478A JP 2001320254 A JP2001320254 A JP 2001320254A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- clip
- differential amplifier
- output
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【課題】クリップ電圧の設定精度をより高め、また抵抗
により半ば固定されたクリップ電圧を外部からの印加電
圧により変更可能とし、クリップ電圧がソフト的に任意
の電圧に設定することである。 【解決手段】制御トランジスタにてカレントミラー回路
の電流を制御し、各差動アンプの入力端子に基準電圧と
カレントミラー回路の電流にて抵抗に生じる電圧の和又
は差の電圧を加え、前記差動アンプの出力信号にて各出
力トランジスタを制御し、前記出力トランジスタの結合
された出力端子にてクリップ信号入力をクリップする。
により半ば固定されたクリップ電圧を外部からの印加電
圧により変更可能とし、クリップ電圧がソフト的に任意
の電圧に設定することである。 【解決手段】制御トランジスタにてカレントミラー回路
の電流を制御し、各差動アンプの入力端子に基準電圧と
カレントミラー回路の電流にて抵抗に生じる電圧の和又
は差の電圧を加え、前記差動アンプの出力信号にて各出
力トランジスタを制御し、前記出力トランジスタの結合
された出力端子にてクリップ信号入力をクリップする。
Description
【０００１】
【発明の属する技術分野】本発明は、入力信号を希望す
るクリップレベルでカットするクリップ回路に関する。
るクリップレベルでカットするクリップ回路に関する。
【０００２】
【従来の技術】従来クリップ回路は、そのクリップ電圧
を電圧設定用抵抗により設定しており、ハード的に固定
されていた。その電圧を変更するためには、付加される
抵抗値を変更する必要があったため、一度設定されたク
リップ電圧は半ば固定されている。また、抵抗の大きさ
による変動が大きいため精度は低い。
を電圧設定用抵抗により設定しており、ハード的に固定
されていた。その電圧を変更するためには、付加される
抵抗値を変更する必要があったため、一度設定されたク
リップ電圧は半ば固定されている。また、抵抗の大きさ
による変動が大きいため精度は低い。
【０００３】上述の欠点を除去した任意にクリップレベ
ルを設定できるクリップ回路が特公平６−１９８８号公
報に記載されている。
ルを設定できるクリップ回路が特公平６−１９８８号公
報に記載されている。
【０００４】図２において詳述すると、２は基準電圧設
定回路で、差動増幅器４の正相入力端子６、８に制御電
圧ＶＣが加えられ、前記差動増幅器４の出力部に第１ト
ランジスタ９のベースを接続している。
定回路で、差動増幅器４の正相入力端子６、８に制御電
圧ＶＣが加えられ、前記差動増幅器４の出力部に第１ト
ランジスタ９のベースを接続している。
【０００５】前記第１トランジスタ９のコレクタ・エミ
ッタは第１抵抗１０と第２抵抗１２を介して正側電源ラ
インＶＣＣと接地側ライン間に接続され、第１差動増幅
器４の前記第２抵抗１２に発生した電圧を第１差動増幅
器４の逆相入力側に帰還させいる。
ッタは第１抵抗１０と第２抵抗１２を介して正側電源ラ
インＶＣＣと接地側ライン間に接続され、第１差動増幅
器４の前記第２抵抗１２に発生した電圧を第１差動増幅
器４の逆相入力側に帰還させいる。
【０００６】従って第１差動増幅器４の出力部で制御さ
れる第１トランジスタ９のコレクタ側には制御電圧ＶＣ
に応じて基準電圧Ｖｒｅｆが得られる。前記基準電圧Ｖ
ｒｅｆは差動増幅器１６の非反転入力端子に加えられ、
該差動増幅器１６の出力は反転入力端子に帰還される。
れる第１トランジスタ９のコレクタ側には制御電圧ＶＣ
に応じて基準電圧Ｖｒｅｆが得られる。前記基準電圧Ｖ
ｒｅｆは差動増幅器１６の非反転入力端子に加えられ、
該差動増幅器１６の出力は反転入力端子に帰還される。
【０００７】クリップ電圧設定回路１８は第１及び第２
定電流源２０、２２と第３、第４抵抗２４、２６からな
り、前記第３抵抗２４と第４抵抗２４との接続点に前記
第２差動増幅器１６の出力ＶＯが加えられる。
定電流源２０、２２と第３、第４抵抗２４、２６からな
り、前記第３抵抗２４と第４抵抗２４との接続点に前記
第２差動増幅器１６の出力ＶＯが加えられる。
【０００８】従って第１定電流源２０から定電流Ｉ２が
第３抵抗２４に流れ、第４抵抗２６には第２定電流源２
２によって定電流Ｉ３が流れ、第３抵抗２４と第４抵抗
２６には流れる定電流に応じた電圧降下が生じる。
第３抵抗２４に流れ、第４抵抗２６には第２定電流源２
２によって定電流Ｉ３が流れ、第３抵抗２４と第４抵抗
２６には流れる定電流に応じた電圧降下が生じる。
【０００９】この場合第３抵抗２４と第４抵抗２６の中
間点には基準電圧Ｖｒｅｆが加えられるので、第３抵抗
２４と第４抵抗２６に流れる定電流をＩｏ、第３抵抗２
４と第４抵抗２６の抵抗値をＲ３、Ｒ４とすると、前記
基準電圧Ｖｒｅｆを基準にして第３抵抗２４には正側の
クリップ電圧＋Ｖｄ ＋Ｖｄ＝Ｖｒｅｆ＋Ｒ３×Ｉｏ が発生し、また第４抵抗２６には正側のクリップ電圧−
Ｖｄ −Ｖｄ＝Ｖｒｅｆ−Ｒ４×Ｉｏ が発生する。
間点には基準電圧Ｖｒｅｆが加えられるので、第３抵抗
２４と第４抵抗２６に流れる定電流をＩｏ、第３抵抗２
４と第４抵抗２６の抵抗値をＲ３、Ｒ４とすると、前記
基準電圧Ｖｒｅｆを基準にして第３抵抗２４には正側の
クリップ電圧＋Ｖｄ ＋Ｖｄ＝Ｖｒｅｆ＋Ｒ３×Ｉｏ が発生し、また第４抵抗２６には正側のクリップ電圧−
Ｖｄ −Ｖｄ＝Ｖｒｅｆ−Ｒ４×Ｉｏ が発生する。
【００１０】バッファ回路３０は前記クリップ電圧＋Ｖ
ｄ、−Ｖｄが加えられる第３差動増幅器３２と第４差動
増幅器３４を有し、その各出力には第３トランジスタ３
６と第４トランジスタ３８のベースが接続されている。
ｄ、−Ｖｄが加えられる第３差動増幅器３２と第４差動
増幅器３４を有し、その各出力には第３トランジスタ３
６と第４トランジスタ３８のベースが接続されている。
【００１１】図４に示すように前記回路構成において、
入力端子４４に入力信号Ａが加えられると、出力端子４
０にはクリップされた出力信号Ｂがえられる。このクリ
ップされる電圧は第１差動増幅器４の正相入力端子６、
８に加えられる制御電圧Ｖｃによって決められることが
記載されている。
入力端子４４に入力信号Ａが加えられると、出力端子４
０にはクリップされた出力信号Ｂがえられる。このクリ
ップされる電圧は第１差動増幅器４の正相入力端子６、
８に加えられる制御電圧Ｖｃによって決められることが
記載されている。
【００１２】
【発明が解決するための課題】前述の方式でも抵抗によ
り半ば固定されたクリップ電圧を外部からの印加電圧に
より変更可能とし、クリップ電圧がソフト的に任意の電
圧に設定することができる。
り半ば固定されたクリップ電圧を外部からの印加電圧に
より変更可能とし、クリップ電圧がソフト的に任意の電
圧に設定することができる。
【００１３】しかし前記差動増幅器４の出力部に接続し
た第１トランジスタ９のコレクタ・エミッタ間にアーリ
ー電圧が発生し、ゲインが変動するため基準電圧Ｖｒｅ
ｆも変動しクリップ電圧の設定精度をより高めることが
できない。
た第１トランジスタ９のコレクタ・エミッタ間にアーリ
ー電圧が発生し、ゲインが変動するため基準電圧Ｖｒｅ
ｆも変動しクリップ電圧の設定精度をより高めることが
できない。
【００１４】
【課題を解決するための手段】本発明のクリップ回路は
第１差動アンプの入力端子にクリップするレベルを決め
る制御電圧が加え、第１差動アンプの出力信号で制御ト
ランジスタを制御し、該制御トランジスタにて複数のト
ランジスタで構成されるカレントミラー回路の電流を制
御し、第２差動アンプの入力端子に前記基準電圧とカレ
ントミラー回路の電流にて第１の抵抗に生じる電圧の和
の電圧が加え、第３差動アンプの入力端子に前記基準電
圧とカレントミラー回路の電流にて第２の抵抗に生じる
電圧の差の電圧が加え、第１出力トランジスタを前記第
２アンプの出力信号で制御しその出力信号を第２差動ア
ンプの前記と異なる他入力端子に帰還し、第２出力トラ
ンジスタを前記第３アンプの出力信号で制御しその出力
信号を第３差動アンプの前記と異なる他入力端子に帰還
し、クリップ信号出力端子を第１出力トランジスタと第
２出力トランジスタとのエミッタの接続点に接続し、前
記クリップ出力端子に抵抗を介して入力端子を接続し、
クリップ出力端子に得られるクリップ出力信号のクリッ
プ電圧の設定精度をより高めるものである。
第１差動アンプの入力端子にクリップするレベルを決め
る制御電圧が加え、第１差動アンプの出力信号で制御ト
ランジスタを制御し、該制御トランジスタにて複数のト
ランジスタで構成されるカレントミラー回路の電流を制
御し、第２差動アンプの入力端子に前記基準電圧とカレ
ントミラー回路の電流にて第１の抵抗に生じる電圧の和
の電圧が加え、第３差動アンプの入力端子に前記基準電
圧とカレントミラー回路の電流にて第２の抵抗に生じる
電圧の差の電圧が加え、第１出力トランジスタを前記第
２アンプの出力信号で制御しその出力信号を第２差動ア
ンプの前記と異なる他入力端子に帰還し、第２出力トラ
ンジスタを前記第３アンプの出力信号で制御しその出力
信号を第３差動アンプの前記と異なる他入力端子に帰還
し、クリップ信号出力端子を第１出力トランジスタと第
２出力トランジスタとのエミッタの接続点に接続し、前
記クリップ出力端子に抵抗を介して入力端子を接続し、
クリップ出力端子に得られるクリップ出力信号のクリッ
プ電圧の設定精度をより高めるものである。
【００１５】
【発明の実施の形態】図１は本発明のクリップ回路であ
る。５０はクリップ電圧設定部で、非反転入力端子に制
御入力端子５３、５４間の制御電圧ＶＣが供給される第
１差動アンプ５２と、ベースが前記第１差動アンプ５２
の出力端子に接続された制御トランジスタ５５よりな
り、制御トランジスタ５５のエミッタとアース間には抵
抗５６が接続され、前記エミッタに取出されたエミッタ
電圧は第１差動アンプ５２の反転入力端子に帰還され
る。 ５７、５８、５９、は第１のカレントミラー回路
５１を構成するトランジスタであり、前記第１のカレン
トミラー回路５１に流れる電流Ｉ１は前記制御入力端子
５３、５４に加えられる制御電圧ＶＣを変えることによ
り第１差動アンプ５２の出力信号が変化し、それにより
制御トランジスタ５５のベース電圧が変化し制御され
る。
る。５０はクリップ電圧設定部で、非反転入力端子に制
御入力端子５３、５４間の制御電圧ＶＣが供給される第
１差動アンプ５２と、ベースが前記第１差動アンプ５２
の出力端子に接続された制御トランジスタ５５よりな
り、制御トランジスタ５５のエミッタとアース間には抵
抗５６が接続され、前記エミッタに取出されたエミッタ
電圧は第１差動アンプ５２の反転入力端子に帰還され
る。 ５７、５８、５９、は第１のカレントミラー回路
５１を構成するトランジスタであり、前記第１のカレン
トミラー回路５１に流れる電流Ｉ１は前記制御入力端子
５３、５４に加えられる制御電圧ＶＣを変えることによ
り第１差動アンプ５２の出力信号が変化し、それにより
制御トランジスタ５５のベース電圧が変化し制御され
る。
【００１６】６０は前記クリップ電圧設定部５０により
設定された電流Ｉ１を基準電圧源ＶＥの基準電圧ＶＲＥ
Ｆに応じた電圧に変換する電流―電圧変換部で、前記第
１のカレントミラー回路５１を構成するトランジスタ５
７のコレクタに第２のカレントミラー回路６３を構成す
るトランジスタ６１、６２が接続され、また第１のカレ
ントミラー回路５１を構成するトランジスタ５９のコレ
クタと基準電圧源ＶＥ間には第１の抵抗６４が接続さ
れ、さらに基準電圧源ＶＥと前記トランジスタ６２のコ
レクタ間には第２の抵抗６５が接続されている。
設定された電流Ｉ１を基準電圧源ＶＥの基準電圧ＶＲＥ
Ｆに応じた電圧に変換する電流―電圧変換部で、前記第
１のカレントミラー回路５１を構成するトランジスタ５
７のコレクタに第２のカレントミラー回路６３を構成す
るトランジスタ６１、６２が接続され、また第１のカレ
ントミラー回路５１を構成するトランジスタ５９のコレ
クタと基準電圧源ＶＥ間には第１の抵抗６４が接続さ
れ、さらに基準電圧源ＶＥと前記トランジスタ６２のコ
レクタ間には第２の抵抗６５が接続されている。
【００１７】７０はクリップ部で、第２差動アンプ７１
と第３差動アンプ７２、前記第２差動アンプ７１の出力
電圧がベースに加えられる第１出力トランジスタ７３
と、第３差動アンプ７２の出力電圧がベースに加えられ
る第２出力トランジスタ７４とよりなる。
と第３差動アンプ７２、前記第２差動アンプ７１の出力
電圧がベースに加えられる第１出力トランジスタ７３
と、第３差動アンプ７２の出力電圧がベースに加えられ
る第２出力トランジスタ７４とよりなる。
【００１８】前記第２差動アンプ７１の非反転入力端子
は第１のカレントミラー回路５１を構成するトランジス
タ５９のコレクタに接続され、また反転入力端子は第１
出力トランジスタ７３のエミッタに生じるエミッタ電圧
が帰還し加えられる。同様に第３差動アンプ７２の非反
転入力端子は第２のカレントミラー回路６３を構成する
トランジスタ５９のコレクタに接続され、また反転入力
端子は第２出力トランジスタ７４のエミッタに生じるエ
ミッタ電圧が帰還し加えられる。
は第１のカレントミラー回路５１を構成するトランジス
タ５９のコレクタに接続され、また反転入力端子は第１
出力トランジスタ７３のエミッタに生じるエミッタ電圧
が帰還し加えられる。同様に第３差動アンプ７２の非反
転入力端子は第２のカレントミラー回路６３を構成する
トランジスタ５９のコレクタに接続され、また反転入力
端子は第２出力トランジスタ７４のエミッタに生じるエ
ミッタ電圧が帰還し加えられる。
【００１９】前記第１出力トランジスタ７３のエミッタ
と第２出力トランジスタ７４のエミッタとは接続され、
接続点にクリップ信号出力端子７６及び抵抗７８を介し
てクリップ信号入力端子７７が接続されている。
と第２出力トランジスタ７４のエミッタとは接続され、
接続点にクリップ信号出力端子７６及び抵抗７８を介し
てクリップ信号入力端子７７が接続されている。
【００２０】今第１差動アンプ５２の非反転入力端子に
制御入力端子５３、５４間の制御電圧ＶＣが加えられる
と、前記制御電圧ＶＣに応じて第１差動アンプ５２の出
力端子に出力信号が生じ制御トランジスタ５５を制御す
るので、トランジスタ５７のエミッタ・コレクタより制
御トランジスタ５５のコレクタ・エミッタ及び抵抗５６
を通って電流Ｉ１が流れる。
制御入力端子５３、５４間の制御電圧ＶＣが加えられる
と、前記制御電圧ＶＣに応じて第１差動アンプ５２の出
力端子に出力信号が生じ制御トランジスタ５５を制御す
るので、トランジスタ５７のエミッタ・コレクタより制
御トランジスタ５５のコレクタ・エミッタ及び抵抗５６
を通って電流Ｉ１が流れる。
【００２１】トランジスタ５７、５８、５９は第１のカ
レントミラー回路５１を構成しているので、トランジス
タ５８及びトランジスタ５９にも前記電流Ｉ１に応じた
電流Ｉ２及びＩ３が流れる。トランジスタ５９のコレク
タには基準電圧源６３の基準電圧と第１の抵抗６４に発
生する電圧が足された電圧が発生する。トランジスタ６
２のコレクタには基準電圧源６３の基準電圧と第２の抵
抗６５に発生する電圧が引かれた電圧が発生する。前記
電圧は第２アンプ１３と第３アンプ１４の非反転入力端
子に夫々加えられる。
レントミラー回路５１を構成しているので、トランジス
タ５８及びトランジスタ５９にも前記電流Ｉ１に応じた
電流Ｉ２及びＩ３が流れる。トランジスタ５９のコレク
タには基準電圧源６３の基準電圧と第１の抵抗６４に発
生する電圧が足された電圧が発生する。トランジスタ６
２のコレクタには基準電圧源６３の基準電圧と第２の抵
抗６５に発生する電圧が引かれた電圧が発生する。前記
電圧は第２アンプ１３と第３アンプ１４の非反転入力端
子に夫々加えられる。
【００２２】前記第２アンプ７１の非反転入力端子に加
わる電圧ＶＯＬは、基準電圧源６３の基準電圧ＶＲＥＦ
とし、第１の抵抗６４の抵抗値をＲ６４そして流れる電
流をＩ３とすると、 ＶＯＬ＝ＶＲＥＦ＋Ｒ６４×Ｉ３ となる。
わる電圧ＶＯＬは、基準電圧源６３の基準電圧ＶＲＥＦ
とし、第１の抵抗６４の抵抗値をＲ６４そして流れる電
流をＩ３とすると、 ＶＯＬ＝ＶＲＥＦ＋Ｒ６４×Ｉ３ となる。
【００２３】又第３アンプ７２の非反転入力端子に加わ
る電圧ＶＯＨは、基準電圧源６３の基準電圧ＶＲＥＦと
し、第２の抵抗６５の抵抗値をＲ６５そして流れる電流
をＩ４とすると、 ＶＯＨ＝ＶＲＥＦ−Ｒ６５×Ｉ４ となる。
る電圧ＶＯＨは、基準電圧源６３の基準電圧ＶＲＥＦと
し、第２の抵抗６５の抵抗値をＲ６５そして流れる電流
をＩ４とすると、 ＶＯＨ＝ＶＲＥＦ−Ｒ６５×Ｉ４ となる。
【００２４】第２差動アンプ７１の出力端子には前記電
圧ＶＯＬに応じた出力電圧を生じ、第１出力トランジス
タ７３を制御する。又第３差動アンプ７２の出力端子に
は前記電圧ＶＯＨに応じた出力電圧を生じ、第１出力ト
ランジスタ７３を制御する。
圧ＶＯＬに応じた出力電圧を生じ、第１出力トランジス
タ７３を制御する。又第３差動アンプ７２の出力端子に
は前記電圧ＶＯＨに応じた出力電圧を生じ、第１出力ト
ランジスタ７３を制御する。
【００２５】図３に示すようにクリップしたいクリップ
入力信号ＶＡをクリップ信号入力端子７７に入力する
と、クリップ信号出力端子７６にはクリップされたクリ
ップ出力信号ＶＢを発生する。即ちクリップ信号入力端
子７７に加えられるクリップ入力信号が前記電圧ＶＯＨ
より小さく電圧ＶＯＬより大きいときは第１出力トラン
ジスタ７３及び第２出力トランジスタ７４が共にＯＦＦ
しているのでクリップ信号出力端子７６にはクリップ出
力信号ＶＢが取出される。
入力信号ＶＡをクリップ信号入力端子７７に入力する
と、クリップ信号出力端子７６にはクリップされたクリ
ップ出力信号ＶＢを発生する。即ちクリップ信号入力端
子７７に加えられるクリップ入力信号が前記電圧ＶＯＨ
より小さく電圧ＶＯＬより大きいときは第１出力トラン
ジスタ７３及び第２出力トランジスタ７４が共にＯＦＦ
しているのでクリップ信号出力端子７６にはクリップ出
力信号ＶＢが取出される。
【００２６】しかしクリップ入力信号ＶＡが電圧ＶＯＨ
より高くなると第３差動アンプ７２と第２出力トランジ
スタ７４の動作でクリップ出力信号ＶＢが電圧ＶＯＨ以
上になるのが抑えられ、クリップ入力信号ＶＡがクリッ
プされクリップ信号出力端子７６には電圧ＶＯＨ以上が
クリップされたクリップ出力信号ＶＢが取出される。
より高くなると第３差動アンプ７２と第２出力トランジ
スタ７４の動作でクリップ出力信号ＶＢが電圧ＶＯＨ以
上になるのが抑えられ、クリップ入力信号ＶＡがクリッ
プされクリップ信号出力端子７６には電圧ＶＯＨ以上が
クリップされたクリップ出力信号ＶＢが取出される。
【００２７】又クリップ入力信号ＶＡが電圧ＶＯＬより
低くなると第２差動アンプ７１と第１出力トランジスタ
７３の動作でクリップ出力信号ＶＢが電圧ＶＯＬ以下に
なるのが抑えられ、クリップ入力信号ＶＡがクリップさ
れクリップ信号出力端子７６には電圧ＶＯＬ以下がクリ
ップされたクリップ出力信号ＶＢが取出される。
低くなると第２差動アンプ７１と第１出力トランジスタ
７３の動作でクリップ出力信号ＶＢが電圧ＶＯＬ以下に
なるのが抑えられ、クリップ入力信号ＶＡがクリップさ
れクリップ信号出力端子７６には電圧ＶＯＬ以下がクリ
ップされたクリップ出力信号ＶＢが取出される。
【００２８】結局クリップ信号入力端子７７に加えられ
るクリップ入力信号が前記電圧ＶＯＨ以上そして電圧Ｖ
ＯＬ以下がクリップされ、クリップ信号出力端子７６に
はクリップされたクリップ出力信号ＶＢが取出される。
るクリップ入力信号が前記電圧ＶＯＨ以上そして電圧Ｖ
ＯＬ以下がクリップされ、クリップ信号出力端子７６に
はクリップされたクリップ出力信号ＶＢが取出される。
【００２９】
【発明の効果】本発明のクリップ回路はカレントミラー
回路を用いることによりクリップ電圧の設定精度をより
高めることができ、また抵抗により半ば固定されたクリ
ップ電圧を外部からの印加電圧により変更可能とし、ク
リップ電圧がソフト的に任意の電圧に設定することがで
きる。
回路を用いることによりクリップ電圧の設定精度をより
高めることができ、また抵抗により半ば固定されたクリ
ップ電圧を外部からの印加電圧により変更可能とし、ク
リップ電圧がソフト的に任意の電圧に設定することがで
きる。
【図１】本発明のクリップ回路の回路図である。
【図２】従来のクリップ回路の回路図である。
【図３】本発明のクリップ回路の波形図である。
【図４】従来のクリップ回路の波形図である。
５０ クリップ電圧設定部 ５１ 第１カレントミラー回路 ５２ 第１差動アンプ ５３、５４ 制御電圧入力端子 ５５ 制御トランジスタ ＶＥ 基準電圧源 ６４ 第１の抵抗 ６５ 第２の抵抗 ６６ 第２カレントミラー回路 ７１ 第２差動アンプ ７２ 第３差動アンプ ７３ 第１出力トランジスタ ７４ 第２出力トランジスタ ７６ クリップ信号出力端子 ７７ クリップ信号入力端子
Claims (1)
- 【請求項１】入力端子にクリップレベルを決める制御電
圧が加えられる第１差動アンプと、該第１差動アンプの
出力信号で制御されその出力信号を第１差動アンプの前
記と異なる他入力端子に帰還する制御トランジスタと、
複数のトランジスタで構成され前記制御トランジスタに
て電流が制御されるカレントミラー回路と、カレントミ
ラー回路を構成するトランジスタのコレクタと基準電圧
源間に接続された第１の抵抗と、カレントミラー回路を
構成する前記と異なるトランジスタのコレクタと基準電
圧源間に接続された第２の抵抗と、入力端子に前記基準
電圧と第１の抵抗に生じる電圧の和の電圧が加わる第２
差動アンプと、入力端子に前記基準電圧と第２の抵抗に
生じる電圧の差の電圧が加わる第３差動アンプと、前記
第２アンプの出力信号で制御されその出力信号を第２差
動アンプの前記と異なる他入力端子に帰還する第１出力
トランジスタと、入力端子に前記基準電圧と第２の抵抗
に生じる電圧の差の電圧が加わる第３差動アンプと、前
記第３差動アンプの出力信号で制御されその出力信号を
第３差動アンプの前記と異なる他入力端子に帰還する第
２出力トランジスタと、結合された前記第１出力トラン
ジスタと第２出力トランジスタとのエミッタの接続点に
接続されたクリップ信号出力端子と、該クリップ出力端
子に抵抗を介して接続された入力端子とよりなるクリッ
プ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137478A JP3920530B2 (ja) | 2000-05-10 | 2000-05-10 | クリップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137478A JP3920530B2 (ja) | 2000-05-10 | 2000-05-10 | クリップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001320254A true JP2001320254A (ja) | 2001-11-16 |
| JP3920530B2 JP3920530B2 (ja) | 2007-05-30 |
Family
ID=18645248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000137478A Expired - Fee Related JP3920530B2 (ja) | 2000-05-10 | 2000-05-10 | クリップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3920530B2 (ja) |
-
2000
- 2000-05-10 JP JP2000137478A patent/JP3920530B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3920530B2 (ja) | 2007-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010082344A (ko) | 레벨 시프트 회로 | |
| US5682119A (en) | Variable gain circuit | |
| JPH10123182A (ja) | ウィンドウコンパレータ回路 | |
| US7102440B2 (en) | High output current wideband output stage/buffer amplifier | |
| JP3920530B2 (ja) | クリップ回路 | |
| KR101258281B1 (ko) | 전압-전류 변환기 및 변환하기 위한 방법 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| KR0153055B1 (ko) | 히스테리시스를 제어할 수 있는 온도 보상된 비교기 회로 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JP4221123B2 (ja) | レギュレータ回路 | |
| US6441645B2 (en) | Low voltage bipolar drive circuits | |
| JPH09331221A (ja) | 利得可変増幅器 | |
| JPH08330859A (ja) | 精密電流ミラー回路 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP2000244289A (ja) | コンパレータ回路 | |
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| KR0177997B1 (ko) | 히스테리시스의 크기를 제어할 수 있는 비교기 회로 | |
| JP2000349573A (ja) | 利得安定化差動増幅器 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JPH1048268A (ja) | ピーク検波回路 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JPH1174767A (ja) | ヒステリシス付コンパレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |