JP2000349573A - 利得安定化差動増幅器 - Google Patents
利得安定化差動増幅器Info
- Publication number
- JP2000349573A JP2000349573A JP11154071A JP15407199A JP2000349573A JP 2000349573 A JP2000349573 A JP 2000349573A JP 11154071 A JP11154071 A JP 11154071A JP 15407199 A JP15407199 A JP 15407199A JP 2000349573 A JP2000349573 A JP 2000349573A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- differential amplifier
- voltage
- auxiliary
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電子機器の中で汎用的に使用されている差動
増幅器、特に単独、或いは他の機能と組み合わされて集
積回路化されている差動増幅器に関し、素子のばらつ
き、温度変動、電源変動があっても利得変動を抑圧し、
安定な動作をする差動増幅器を提供することを目的とす
る。 【解決手段】 差動増幅手段7 と、差動増幅手段7 と同
一な構成を具備した補助差動増幅手段10と、補助差動増
幅手段10の利得変動を検出して利得を制御すると共に差
動増幅手段7 の利得を補助差動増幅手段10の利得と同一
になるように制御する利得検出手段9 とで構成する。
増幅器、特に単独、或いは他の機能と組み合わされて集
積回路化されている差動増幅器に関し、素子のばらつ
き、温度変動、電源変動があっても利得変動を抑圧し、
安定な動作をする差動増幅器を提供することを目的とす
る。 【解決手段】 差動増幅手段7 と、差動増幅手段7 と同
一な構成を具備した補助差動増幅手段10と、補助差動増
幅手段10の利得変動を検出して利得を制御すると共に差
動増幅手段7 の利得を補助差動増幅手段10の利得と同一
になるように制御する利得検出手段9 とで構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、差動増幅器に係
り、特に、温度変動、電源変動および素子のばらつきに
対して利得変動の少ない利得安定化差動増幅器に関す
る。
り、特に、温度変動、電源変動および素子のばらつきに
対して利得変動の少ない利得安定化差動増幅器に関す
る。
【０００２】近年、電子機器はますます高速化、高機能
化、小型化されて、該電子機器の中で高速電子回路等で
汎用的に使用されている差動増幅器は、単独で或いは他
の機能と組み合わされて集積回路化されている中で、温
度変動、電源変動および素子のばらつきに対して利得の
安定化が求められている。
化、小型化されて、該電子機器の中で高速電子回路等で
汎用的に使用されている差動増幅器は、単独で或いは他
の機能と組み合わされて集積回路化されている中で、温
度変動、電源変動および素子のばらつきに対して利得の
安定化が求められている。
【０００３】
【従来の技術】図４は従来の差動増幅器の基本的な構成
例で、1 は正の直流電源線、2 は接地線、3 及び4 はそ
れぞれ入力端子、5 及び6 は出力端子であり、11〜14は
npn のトランジスタ、21〜25は抵抗器である。
例で、1 は正の直流電源線、2 は接地線、3 及び4 はそ
れぞれ入力端子、5 及び6 は出力端子であり、11〜14は
npn のトランジスタ、21〜25は抵抗器である。
【０００４】トランジスタ11および12がコレクタはそれ
ぞれ抵抗器21および22を介して直流電源線1 に接続さ
れ、エミッタが互いに結合されて差動対を構成し、該結
合点がトランジスタ13のコレクタに接続され、トランジ
スタ13のエミッタが抵抗器23を介して接地線2 に接続さ
れている。
ぞれ抵抗器21および22を介して直流電源線1 に接続さ
れ、エミッタが互いに結合されて差動対を構成し、該結
合点がトランジスタ13のコレクタに接続され、トランジ
スタ13のエミッタが抵抗器23を介して接地線2 に接続さ
れている。
【０００５】更に、トランジスタ11および12のベースは
それぞれ入力端子3 及び4 に接続され、コレクタはまた
それぞれ出力端子5 及び6 に接続されている。
それぞれ入力端子3 及び4 に接続され、コレクタはまた
それぞれ出力端子5 及び6 に接続されている。
【０００６】また、トランジスタ14において、エミッタ
が抵抗器25を介して接地線2 に接続され、コレクタが抵
抗器24を介して直流電源線1 に接続されると共にベース
及びトランジスタ13のベースにも接続され、トランジス
タ13のコレクタとエミッタ間に常に一定の電流ＩO が流
れるように設定している。
が抵抗器25を介して接地線2 に接続され、コレクタが抵
抗器24を介して直流電源線1 に接続されると共にベース
及びトランジスタ13のベースにも接続され、トランジス
タ13のコレクタとエミッタ間に常に一定の電流ＩO が流
れるように設定している。
【０００７】ここで、信号電圧Ｖ1 及びＶ2 をそれぞれ
入力端子3 及び4 に与えると、Ｖ1とＶ2 の差電圧に応
じた電流がトランジスタ11と12のコレクタに流れ、出力
端子5 と6 の間に該差電圧に対応した電圧Ｖout が発生
する。
入力端子3 及び4 に与えると、Ｖ1とＶ2 の差電圧に応
じた電流がトランジスタ11と12のコレクタに流れ、出力
端子5 と6 の間に該差電圧に対応した電圧Ｖout が発生
する。
【０００８】いま、抵抗器21と22それぞれの抵抗値Ｒ1
とＲ2 が等しい場合、該差動増幅器の電圧利得ＡV ＝Ｖ
out ／（Ｖ1 −Ｖ2 ）は ＡV ≒- Ｒ1/r e ＝- Ｒ1/( Ｖth/ Ｉe ) ≒- Ｒ1/[ Ｖth/(Ｉo /2)] [ 倍] (1) と近似できる。
とＲ2 が等しい場合、該差動増幅器の電圧利得ＡV ＝Ｖ
out ／（Ｖ1 −Ｖ2 ）は ＡV ≒- Ｒ1/r e ＝- Ｒ1/( Ｖth/ Ｉe ) ≒- Ｒ1/[ Ｖth/(Ｉo /2)] [ 倍] (1) と近似できる。
【０００９】ここで、それぞれ、r e はトランジスタ11
及び12のエミッタ抵抗値( 両エミッタ抵抗値は等しいと
している) 、Ｉe はトランジスタ11及び12のエミッタ電
流、Ｉo はトランジスタ13のコレクタ電流である。
及び12のエミッタ抵抗値( 両エミッタ抵抗値は等しいと
している) 、Ｉe はトランジスタ11及び12のエミッタ電
流、Ｉo はトランジスタ13のコレクタ電流である。
【００１０】また、Ｖthはｑ/ ｋＴで表されるサーマル
ボルテジである。但し、ｑは電子の電荷値、ｋはボルツ
マン定数、Ｔは絶対温度である。
ボルテジである。但し、ｑは電子の電荷値、ｋはボルツ
マン定数、Ｔは絶対温度である。
【００１１】
【発明が解決しようとする課題】式(1) で明らかなよう
に、抵抗値Ｒ1,Ｒ2 の初期ばらつきや温度特性による変
動、Ｖthの温度による変動、或いは素子のばらつき、温
度、電源変動による抵抗器23の変動とトランジスタ13の
ベースに印可される電圧とベース−エミッタ間の電圧の
変動に依存するＩo の変動により差動増幅器の利得が変
動するという欠点がある。
に、抵抗値Ｒ1,Ｒ2 の初期ばらつきや温度特性による変
動、Ｖthの温度による変動、或いは素子のばらつき、温
度、電源変動による抵抗器23の変動とトランジスタ13の
ベースに印可される電圧とベース−エミッタ間の電圧の
変動に依存するＩo の変動により差動増幅器の利得が変
動するという欠点がある。
【００１２】更に、図示してないが該差動増幅器に交流
帰還をかけて素子のばらつき、温度変動、電源変動によ
る利得の変動を抑圧する方法もあるが、帰還動作の遅延
による動作不安定が発生する欠点がある。
帰還をかけて素子のばらつき、温度変動、電源変動によ
る利得の変動を抑圧する方法もあるが、帰還動作の遅延
による動作不安定が発生する欠点がある。
【００１３】従って、差動増幅器の前記欠点、特に多段
接続して使用した場合には利得の変動を含む動作不安定
により回路の飽和や増幅不足の危険性もあるため、該差
動増幅器を用いた電子機器の動作に支障を来しかねない
という問題がある。
接続して使用した場合には利得の変動を含む動作不安定
により回路の飽和や増幅不足の危険性もあるため、該差
動増幅器を用いた電子機器の動作に支障を来しかねない
という問題がある。
【００１４】本発明は、この問題に鑑み、素子のばらつ
き、温度変動、電源変動があっても利得変動を抑圧し、
安定な動作をする利得安定化差動増幅器を提供すること
を目的とする。
き、温度変動、電源変動があっても利得変動を抑圧し、
安定な動作をする利得安定化差動増幅器を提供すること
を目的とする。
【００１５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る利得安定化差動増幅器では、差動増
幅手段と、該差動増幅手段と同一な構成を具備した補助
差動増幅手段と、該補助差動増幅手段の利得変動を検出
して該差動増幅手段の利得を制御する利得検出手段とを
備えている。
めに、本発明に係る利得安定化差動増幅器では、差動増
幅手段と、該差動増幅手段と同一な構成を具備した補助
差動増幅手段と、該補助差動増幅手段の利得変動を検出
して該差動増幅手段の利得を制御する利得検出手段とを
備えている。
【００１６】そして、本発明に係る利得安定化差動増幅
器において、前記利得検出手段は、疑似入力として生成
した第一の電圧を入力とする前記補助差動増幅手段の出
力電圧と、該第一の電圧を生成する電流源によって疑似
出力電圧として生成した第二の電圧とが一致するように
該補助差動増幅手段の利得を制御し、該補助差動増幅手
段と同じ利得となるように前記差動増幅手段の利得を制
御する利得検出手段でもよい。
器において、前記利得検出手段は、疑似入力として生成
した第一の電圧を入力とする前記補助差動増幅手段の出
力電圧と、該第一の電圧を生成する電流源によって疑似
出力電圧として生成した第二の電圧とが一致するように
該補助差動増幅手段の利得を制御し、該補助差動増幅手
段と同じ利得となるように前記差動増幅手段の利得を制
御する利得検出手段でもよい。
【００１７】更に、本発明に係る利得安定化差動増幅器
においては、前記利得検出手段は、疑似入力として生成
した第一の電圧を入力とする前記補助差動増幅手段の出
力電圧と、該第一の電圧を生成する第一の電流源と、該
補助差動増幅手段における電流源と一定の関係にある第
二の電流源とにより、該補助差動増幅手段の負荷素子の
値と該一定の関係に関連した関係にある素子値の素子に
て疑似出力電圧として生成した第二の電圧とが一致する
ように該補助差動増幅手段の利得を制御し、該補助差動
増幅手段と同じ利得となるように前記差動増幅手段の利
得を制御する利得検出手段であってもよい。
においては、前記利得検出手段は、疑似入力として生成
した第一の電圧を入力とする前記補助差動増幅手段の出
力電圧と、該第一の電圧を生成する第一の電流源と、該
補助差動増幅手段における電流源と一定の関係にある第
二の電流源とにより、該補助差動増幅手段の負荷素子の
値と該一定の関係に関連した関係にある素子値の素子に
て疑似出力電圧として生成した第二の電圧とが一致する
ように該補助差動増幅手段の利得を制御し、該補助差動
増幅手段と同じ利得となるように前記差動増幅手段の利
得を制御する利得検出手段であってもよい。
【００１８】図1 は本発明の原理図であり、図1 を参照
しながら作用を説明する。3 及び4はそれぞれ入力端
子、5 及び6 は出力端子、7 は差動増幅器であり、9 の
利得検出部と10の補助差動増幅器により、8 の補助回路
が構成されて、差動増幅器7 と補助差動増幅器10は素子
も結線も全く同じ構成で、補助回路8 は直流動作をする
ようにしている。
しながら作用を説明する。3 及び4はそれぞれ入力端
子、5 及び6 は出力端子、7 は差動増幅器であり、9 の
利得検出部と10の補助差動増幅器により、8 の補助回路
が構成されて、差動増幅器7 と補助差動増幅器10は素子
も結線も全く同じ構成で、補助回路8 は直流動作をする
ようにしている。
【００１９】利得検出部9 において一定電流を流すこと
により生成した抵抗器( 図示してないが抵抗値はＲ21)
の両端電圧を補助差動増幅器10の差動入力に加え、該補
助差動増幅器10の出力電圧( 二つの出力または一つの出
力) を利得検出部9 に戻している。
により生成した抵抗器( 図示してないが抵抗値はＲ21)
の両端電圧を補助差動増幅器10の差動入力に加え、該補
助差動増幅器10の出力電圧( 二つの出力または一つの出
力) を利得検出部9 に戻している。
【００２０】また、利得検出部9 においては一定電流を
流すことにより生成した別の抵抗器( 図示してないが抵
抗値はＲ22) による電圧値である疑似出力電圧( 該出力
電圧が二つの出力の場合は抵抗Ｒ22の両端電位差で、一
つの出力の場合には抵抗Ｒ22の片端電圧値) と該出力電
圧( 二つの出力の時は両出力の差) との値が一致するよ
うに補助差動増幅器10の利得を制御すると共に、該補助
差動増幅器と同じ利得になるように差動増幅器7 を制御
している。
流すことにより生成した別の抵抗器( 図示してないが抵
抗値はＲ22) による電圧値である疑似出力電圧( 該出力
電圧が二つの出力の場合は抵抗Ｒ22の両端電位差で、一
つの出力の場合には抵抗Ｒ22の片端電圧値) と該出力電
圧( 二つの出力の時は両出力の差) との値が一致するよ
うに補助差動増幅器10の利得を制御すると共に、該補助
差動増幅器と同じ利得になるように差動増幅器7 を制御
している。
【００２１】上記のように動作させることにより、差動
増幅器7 と補助差動増幅器10の電圧利得は共にＲ22／Ｒ
21( 倍) またはＲ22／Ｒ21に比例することになる。
増幅器7 と補助差動増幅器10の電圧利得は共にＲ22／Ｒ
21( 倍) またはＲ22／Ｒ21に比例することになる。
【００２２】従って、電源変動に依存せず、同種類の素
子の比に依存するので、温度変動の影響が小さく素子ば
らつきも軽減されるため利得は安定化し、特に、同一集
積回路にて構成すると素子の相対的な変動は絶対値の変
動やばらつきに比べて微小な特性があるため、該電圧利
得は非常に安定なものになる。
子の比に依存するので、温度変動の影響が小さく素子ば
らつきも軽減されるため利得は安定化し、特に、同一集
積回路にて構成すると素子の相対的な変動は絶対値の変
動やばらつきに比べて微小な特性があるため、該電圧利
得は非常に安定なものになる。
【００２３】
【発明の実施の形態】以下本発明の実施の形態について
図面を参照しながら説明する。
図面を参照しながら説明する。
【００２４】図2 は本発明の第一の実施形態を示す回路
図であり、1 は正の直流電源線、2は接地線、3 及び4
はそれぞれ入力端子、5 及び6 は出力端子であり、11〜
13と15〜17はnpn のトランジスタ、21〜23と26〜30は抵
抗器、32〜34は引算回路、35は定電流源である。
図であり、1 は正の直流電源線、2は接地線、3 及び4
はそれぞれ入力端子、5 及び6 は出力端子であり、11〜
13と15〜17はnpn のトランジスタ、21〜23と26〜30は抵
抗器、32〜34は引算回路、35は定電流源である。
【００２５】そして、 7は差動増幅器であり、9 の利得
検出部と10の補助差動増幅器により8 の補助回路が構成
され、入力端子3 及び4 と出力端子5 及び6 は差動増幅
器7のトランジスタ11および12のベース及びコレクタに
それぞれ接続されている。
検出部と10の補助差動増幅器により8 の補助回路が構成
され、入力端子3 及び4 と出力端子5 及び6 は差動増幅
器7のトランジスタ11および12のベース及びコレクタに
それぞれ接続されている。
【００２６】差動増幅器7 において、トランジスタ11お
よび12はコレクタはそれぞれ抵抗器21および22を介して
直流電源線1 に接続され、エミッタが互いに結合されて
差動対を構成している。
よび12はコレクタはそれぞれ抵抗器21および22を介して
直流電源線1 に接続され、エミッタが互いに結合されて
差動対を構成している。
【００２７】トランジスタ13は、コレクタが該結合点に
接続され、エミッタが抵抗器23を介して接地線2 に接続
されて一定電流Ｉ0 を流す定電流回路を構成している。
接続され、エミッタが抵抗器23を介して接地線2 に接続
されて一定電流Ｉ0 を流す定電流回路を構成している。
【００２８】また、トランジスタ15〜17及び抵抗器26〜
28により成る補助差動増幅器10の構成は差動増幅器7 と
全く同じなので接続説明は省略する。更に、片端が接地
線2 に接続されて一定電流Ｉ1 を生成する定電流源35の
他方端は直列に抵抗器30、29を介して直流電源線1 に接
続されており、引算回路32〜34と共に利得検出部9 を構
成している。そして、抵抗器29の両端はそれぞれ引算回
路32の入力に接続され、抵抗器30の両端はそれぞれトラ
ンジスタ15と16のベースに接続されてコレクタはそれぞ
れ引算回路33の入力に接続されており、引算回路32及び
33の出力はそれぞれ引算回路34の入力に接続されて引算
回路34の出力はトランジスタ17、13のベースに接続され
ている。
28により成る補助差動増幅器10の構成は差動増幅器7 と
全く同じなので接続説明は省略する。更に、片端が接地
線2 に接続されて一定電流Ｉ1 を生成する定電流源35の
他方端は直列に抵抗器30、29を介して直流電源線1 に接
続されており、引算回路32〜34と共に利得検出部9 を構
成している。そして、抵抗器29の両端はそれぞれ引算回
路32の入力に接続され、抵抗器30の両端はそれぞれトラ
ンジスタ15と16のベースに接続されてコレクタはそれぞ
れ引算回路33の入力に接続されており、引算回路32及び
33の出力はそれぞれ引算回路34の入力に接続されて引算
回路34の出力はトランジスタ17、13のベースに接続され
ている。
【００２９】即ち、抵抗値Ｒ7 の抵抗器29の両端の差電
圧Ｖ3 が引算回路32の出力に現れ、抵抗値Ｒ8 の抵抗器
30の両端の差電圧Ｖ4 を入力とする補助差動増幅器10の
出力差電圧Ｖ5 が引算回路33の出力に現れて、引算回路
34の出力にて差電圧Ｖ3 とＶ 5 とが一致するように補助
差動増幅器10と差動増幅器7 は、それぞれの該一定電流
Ｉ0 が制御される。この結果(1) 式に示す通り電圧利得
が制御されることになる。
圧Ｖ3 が引算回路32の出力に現れ、抵抗値Ｒ8 の抵抗器
30の両端の差電圧Ｖ4 を入力とする補助差動増幅器10の
出力差電圧Ｖ5 が引算回路33の出力に現れて、引算回路
34の出力にて差電圧Ｖ3 とＶ 5 とが一致するように補助
差動増幅器10と差動増幅器7 は、それぞれの該一定電流
Ｉ0 が制御される。この結果(1) 式に示す通り電圧利得
が制御されることになる。
【００３０】つまり、抵抗器21〜23、26〜30の抵抗値を
それぞれＲ1 〜Ｒ8 とし、Ｒ3 ＝Ｒ 6 、Ｒ1 ＝Ｒ2 ＝Ｒ
4 ＝Ｒ5 に設定すると、差動増幅器7 と補助差動増幅器
10の電圧利得ＡV は共に出力電圧Ｖ5 と入力電圧Ｖ4 の
比であり、該電圧Ｖ5 は該差電圧Ｖ3 と一致するよう制
御されるので、Ｖ5 ＝Ｖ3 となり、Ｖ3 とＶ4 は該一定
電流Ｉ1 によりそれぞれ抵抗値Ｒ7 とＲ 8 の抵抗器29、
30により発生する電圧なので、電圧利得ＡV はＡV ＝Ｖ
5/Ｖ4 ＝Ｖ3/Ｖ4 ＝Ｒ7/Ｒ8 、と抵抗値の比になる。
それぞれＲ1 〜Ｒ8 とし、Ｒ3 ＝Ｒ 6 、Ｒ1 ＝Ｒ2 ＝Ｒ
4 ＝Ｒ5 に設定すると、差動増幅器7 と補助差動増幅器
10の電圧利得ＡV は共に出力電圧Ｖ5 と入力電圧Ｖ4 の
比であり、該電圧Ｖ5 は該差電圧Ｖ3 と一致するよう制
御されるので、Ｖ5 ＝Ｖ3 となり、Ｖ3 とＶ4 は該一定
電流Ｉ1 によりそれぞれ抵抗値Ｒ7 とＲ 8 の抵抗器29、
30により発生する電圧なので、電圧利得ＡV はＡV ＝Ｖ
5/Ｖ4 ＝Ｖ3/Ｖ4 ＝Ｒ7/Ｒ8 、と抵抗値の比になる。
【００３１】図3 は本発明の第二の実施形態を示す回路
図であり、1 は正の直流電源線、2は接地線、3 及び4
はそれぞれ入力端子、5 及び6 は出力端子であり、11〜
13と15〜18はnpn のトランジスタ、21〜23と26〜31は抵
抗器、32〜34は引算回路、35は定電流源、36はダイオー
ドである。
図であり、1 は正の直流電源線、2は接地線、3 及び4
はそれぞれ入力端子、5 及び6 は出力端子であり、11〜
13と15〜18はnpn のトランジスタ、21〜23と26〜31は抵
抗器、32〜34は引算回路、35は定電流源、36はダイオー
ドである。
【００３２】そして、 7は差動増幅器であり、9 の利得
検出部と10の補助差動増幅器により、8 の補助回路が構
成され、入力端子3 及び4 と出力端子5 及び6 は差動増
幅器7 のトランジスタ11および12のベース及びコレクタ
にそれぞれ接続されている。
検出部と10の補助差動増幅器により、8 の補助回路が構
成され、入力端子3 及び4 と出力端子5 及び6 は差動増
幅器7 のトランジスタ11および12のベース及びコレクタ
にそれぞれ接続されている。
【００３３】差動増幅器7 において、トランジスタ11お
よび12はコレクタはそれぞれ抵抗器21および22を介して
直流電源線1 に接続され、エミッタが互いに結合されて
差動対を構成している。
よび12はコレクタはそれぞれ抵抗器21および22を介して
直流電源線1 に接続され、エミッタが互いに結合されて
差動対を構成している。
【００３４】トランジスタ13は、コレクタが該結合点に
接続され、エミッタが抵抗器23を介して接地線2 に接続
されて一定電流Ｉ0 を流す定電流回路を構成している。
接続され、エミッタが抵抗器23を介して接地線2 に接続
されて一定電流Ｉ0 を流す定電流回路を構成している。
【００３５】また、トランジスタ15〜17及び抵抗器26〜
28により成る補助差動増幅器10の構成は差動増幅器7 と
全く同じなので接続説明は省略する。
28により成る補助差動増幅器10の構成は差動増幅器7 と
全く同じなので接続説明は省略する。
【００３６】更に、片端が接地線2 に接続されて一定電
流Ｉ1 を生成する定電流源35の他方端は、直列に抵抗器
30、ダイオード36のカソードからアノード経由で抵抗器
29を介して直流電源線1 に接続されており、引算回路32
〜34と共に利得検出部9 を構成している。
流Ｉ1 を生成する定電流源35の他方端は、直列に抵抗器
30、ダイオード36のカソードからアノード経由で抵抗器
29を介して直流電源線1 に接続されており、引算回路32
〜34と共に利得検出部9 を構成している。
【００３７】そして、トランジスタ18はコレクタがダイ
オード36のアノードに接続され、エミッタが抵抗器31を
介して接地線2 に接続されて、一定電流Ｉ2 を流す定電
流回路を構成している。
オード36のアノードに接続され、エミッタが抵抗器31を
介して接地線2 に接続されて、一定電流Ｉ2 を流す定電
流回路を構成している。
【００３８】更に、ダイオード36のアノードは引算回路
34の片方の入力に接続され、抵抗器30の両端はそれぞれ
トランジスタ15と16のベースに接続されて、トランジス
タ15のコレクタは引算回路34の他方の入力に接続されて
おり、引算回路34の出力はトランジスタ17、18と13のベ
ースに接続されている。
34の片方の入力に接続され、抵抗器30の両端はそれぞれ
トランジスタ15と16のベースに接続されて、トランジス
タ15のコレクタは引算回路34の他方の入力に接続されて
おり、引算回路34の出力はトランジスタ17、18と13のベ
ースに接続されている。
【００３９】即ち、抵抗値Ｒ10の抵抗器30の両端の差電
圧Ｖ7 を入力とする補助差動増幅器10内のトランジスタ
15のコレクタ電圧Ｖ8 と、トランジスタ18のコレクタ電
圧Ｖ 6 とが一致するように、補助差動増幅器10と差動増
幅器7 の電圧利得はそれぞれの一定電流Ｉ0 が制御され
ることにより(1) 式に示すように制御されると共に、該
一定電流Ｉ2 の制御により該電圧Ｖ6 も制御する。
圧Ｖ7 を入力とする補助差動増幅器10内のトランジスタ
15のコレクタ電圧Ｖ8 と、トランジスタ18のコレクタ電
圧Ｖ 6 とが一致するように、補助差動増幅器10と差動増
幅器7 の電圧利得はそれぞれの一定電流Ｉ0 が制御され
ることにより(1) 式に示すように制御されると共に、該
一定電流Ｉ2 の制御により該電圧Ｖ6 も制御する。
【００４０】つまり、抵抗器21〜23、26〜31の抵抗値を
それぞれＲ1 〜Ｒ6 、Ｒ9 〜Ｒ11とし、Ｒ3 ＝Ｒ6 , Ｒ
1 ＝Ｒ2 ＝Ｒ4 ＝Ｒ5 に設定すると、差動増幅器7 も補
助差動増幅器10も共に電圧利得ＡV は(1) 式に示したよ
うに、ＡV ＝- Ｒ1/[ Ｖth/(Ｉo /2)] [倍] 、となる。
それぞれＲ1 〜Ｒ6 、Ｒ9 〜Ｒ11とし、Ｒ3 ＝Ｒ6 , Ｒ
1 ＝Ｒ2 ＝Ｒ4 ＝Ｒ5 に設定すると、差動増幅器7 も補
助差動増幅器10も共に電圧利得ＡV は(1) 式に示したよ
うに、ＡV ＝- Ｒ1/[ Ｖth/(Ｉo /2)] [倍] 、となる。
【００４１】一方、直流電源線1 の電圧値をＥ0 とする
と、補助差動増幅器10内のトランジスタ15のコレクタ電
圧Ｖ8 は、該電圧値Ｅ0 から該一定電流ＩO の1/2 が流
れる抵抗器26の電圧と入力電圧Ｖ7 の増幅された電圧と
の両電圧降下で決まり、Ｖ7が Ｖ7 ＝Ｉ1 Ｒ10であるので、 Ｖ8 ＝Ｅ0 −((ＩO /2) Ｒ4 ＋(1/2) ( Ｒ4/( Ｖth/(Ｉo /2))) Ｖ7) ＝Ｅ0 −((ＩO /2) Ｒ4 ＋(1/4) ( Ｒ4/( Ｖth/ Ｉo ))Ｉ1 Ｒ10) となる。
と、補助差動増幅器10内のトランジスタ15のコレクタ電
圧Ｖ8 は、該電圧値Ｅ0 から該一定電流ＩO の1/2 が流
れる抵抗器26の電圧と入力電圧Ｖ7 の増幅された電圧と
の両電圧降下で決まり、Ｖ7が Ｖ7 ＝Ｉ1 Ｒ10であるので、 Ｖ8 ＝Ｅ0 −((ＩO /2) Ｒ4 ＋(1/2) ( Ｒ4/( Ｖth/(Ｉo /2))) Ｖ7) ＝Ｅ0 −((ＩO /2) Ｒ4 ＋(1/4) ( Ｒ4/( Ｖth/ Ｉo ))Ｉ1 Ｒ10) となる。
【００４２】それに対して、トランジスタ18のコレクタ
電圧Ｖ6 は、該一定電流Ｉ1 と該一定電流Ｉ2 とにより
抵抗器29にて該電圧値Ｅ0 から降下した電圧であり、該
一定電流Ｉ2 と該一定電流Ｉ0 との関係を、Ｉ2 ＝Ｉ0/
Ｃ( Ｃは正定数) とすると該コレクタ電圧Ｖ6 は、 Ｖ6 ＝Ｅ0 −( Ｉ2 ＋Ｉ1)Ｒ9 ＝Ｅ0 −( ＩO / Ｃ＋Ｉ1)Ｒ9 となる。
電圧Ｖ6 は、該一定電流Ｉ1 と該一定電流Ｉ2 とにより
抵抗器29にて該電圧値Ｅ0 から降下した電圧であり、該
一定電流Ｉ2 と該一定電流Ｉ0 との関係を、Ｉ2 ＝Ｉ0/
Ｃ( Ｃは正定数) とすると該コレクタ電圧Ｖ6 は、 Ｖ6 ＝Ｅ0 −( Ｉ2 ＋Ｉ1)Ｒ9 ＝Ｅ0 −( ＩO / Ｃ＋Ｉ1)Ｒ9 となる。
【００４３】ここで、Ｖ8 はＶ6 に一致するように制御
されるので、Ｖ8 ＝Ｖ6 として、更に、Ｒ9 ＝ＣＲ4/2
となるように設定すると、ＩO は ＩO ＝2 ＣＶth/ Ｒ10 となる。
されるので、Ｖ8 ＝Ｖ6 として、更に、Ｒ9 ＝ＣＲ4/2
となるように設定すると、ＩO は ＩO ＝2 ＣＶth/ Ｒ10 となる。
【００４４】従って、電圧利得ＡV は、 ＡV ＝Ｒ1/[ Ｖth/(Ｉo /2)]＝ＣＲ1/Ｒ10 [ 倍] と、抵抗値の比に比例する。
【００４５】尚、本発明の実施の形態では、1 つの差動
増幅器に対して全く同じ1 つの補助差動増幅器を含む1
組みの補助回路にて利得を制御する例を示したが、該1
組みの補助回路にて、含まれる補助差動増幅器と全く同
じで、それぞれが独立または多段接続のように相互に関
係を持った複数の差動増幅器の利得を同時に制御しても
よい。
増幅器に対して全く同じ1 つの補助差動増幅器を含む1
組みの補助回路にて利得を制御する例を示したが、該1
組みの補助回路にて、含まれる補助差動増幅器と全く同
じで、それぞれが独立または多段接続のように相互に関
係を持った複数の差動増幅器の利得を同時に制御しても
よい。
【００４６】
【発明の効果】前記のように、差動増幅器と全く同じ補
助差動増幅器と利得制御部とを含む補助回路を設け、該
補助回路にて利得変動を検出して該差動増幅器を制御す
ることにより利得は素子値の比によって決まるため、素
子のばらつき、温度変動、電源変動があっても利得変動
を抑圧し、安定な動作をする差動増幅器を提供できる効
果があり、特に同一集積回路にて差動増幅器と補助回路
とを構成すると、素子の相対的な変動は絶対値の変動や
ばらつきに比べて微小な特性があるため、該電圧利得は
非常に安定化できる効果がある。
助差動増幅器と利得制御部とを含む補助回路を設け、該
補助回路にて利得変動を検出して該差動増幅器を制御す
ることにより利得は素子値の比によって決まるため、素
子のばらつき、温度変動、電源変動があっても利得変動
を抑圧し、安定な動作をする差動増幅器を提供できる効
果があり、特に同一集積回路にて差動増幅器と補助回路
とを構成すると、素子の相対的な変動は絶対値の変動や
ばらつきに比べて微小な特性があるため、該電圧利得は
非常に安定化できる効果がある。
【図１】 本発明の利得安定化差動増幅器の原理図。
【図２】 本発明の利得安定化差動増幅器の第一の実施
の形態を示す回路図。
の形態を示す回路図。
【図３】 本発明の利得安定化差動増幅器の第二の実施
の形態を示す回路図。
の形態を示す回路図。
【図４】 従来の差動増幅器の基本的な構成例。
１ 直流電源線 ２ 接地線 ７ 差動増幅器 ８ 補助回路 ９ 利得検出部 １０ 補助差動増幅器 １１〜１８ ｎｐｎトランジスタ ２１〜３１ 抵抗器 ３２〜３４ 引算回路 ３５ 定電流源 ３６ ダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 美斉津 摂夫 神奈川県横浜市港北区新横浜２丁目３番９ 号 富士通ディジタル・テクノロジ株式会 社内 Ｆターム(参考） 5J066 AA01 AA12 CA02 CA04 CA15 FA10 HA02 HA19 HA25 KA05 KA12 KA26 KA28 MA21 ND01 ND11 ND22 ND23 PD02 TA01 5J090 AA01 AA12 CA02 CA04 CA15 CN01 FA10 FN06 HA02 HA19 HA25 KA05 KA12 KA26 KA28 MA21 TA01 5J100 JA01 KA05 LA08 LA09 QA01 SA00
Claims (3)
- 【請求項１】 差動増幅手段と、該差動増幅手段と同一
な構成を具備した補助差動増幅手段と、該補助差動増幅
手段の利得変動を検出して該差動増幅手段の利得を制御
する利得検出手段とを備えることを特徴とする利得安定
化差動増幅器。 - 【請求項２】 請求項1 に記載の利得安定化差動増幅器
であって、前記利得検出手段は、疑似入力として生成し
た第一の電圧を入力とする前記補助差動増幅手段の出力
電圧と、該第一の電圧を生成する電流源によって疑似出
力電圧として生成した第二の電圧とが一致するように該
補助差動増幅手段の利得を制御し、該補助差動増幅手段
と同じ利得となるように前記差動増幅手段の利得を制御
する利得検出手段であることを特徴とする利得安定化差
動増幅器。 - 【請求項３】 請求項1 に記載の利得安定化差動増幅器
であって、前記利得検出手段は、疑似入力として生成し
た第一の電圧を入力とする前記補助差動増幅手段の出力
電圧と、該第一の電圧を生成する第一の電流源と、該補
助差動増幅手段における電流源と一定の関係にある第二
の電流源とにより、該補助差動増幅手段の負荷素子の値
と該一定の関係に関連した関係にある素子値の素子にて
疑似出力電圧として生成した第二の電圧とが一致するよ
うに該補助差動増幅手段の利得を制御し、該補助差動増
幅手段と同じ利得となるように前記差動増幅手段の利得
を制御する利得検出手段であることを特徴とする利得安
定化差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11154071A JP2000349573A (ja) | 1999-06-01 | 1999-06-01 | 利得安定化差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11154071A JP2000349573A (ja) | 1999-06-01 | 1999-06-01 | 利得安定化差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000349573A true JP2000349573A (ja) | 2000-12-15 |
Family
ID=15576269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11154071A Withdrawn JP2000349573A (ja) | 1999-06-01 | 1999-06-01 | 利得安定化差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000349573A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007174289A (ja) * | 2005-12-22 | 2007-07-05 | Fujitsu Ltd | センサ用アナログ多段増幅回路 |
| JP2007184688A (ja) * | 2006-01-04 | 2007-07-19 | Fujitsu Ltd | バイアス回路 |
| JP2007202049A (ja) * | 2006-01-30 | 2007-08-09 | Asahi Kasei Electronics Co Ltd | 増幅率可変増幅器 |
| WO2012120570A1 (ja) * | 2011-03-10 | 2012-09-13 | パナソニック株式会社 | 電流源制御回路 |
-
1999
- 1999-06-01 JP JP11154071A patent/JP2000349573A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007174289A (ja) * | 2005-12-22 | 2007-07-05 | Fujitsu Ltd | センサ用アナログ多段増幅回路 |
| JP2007184688A (ja) * | 2006-01-04 | 2007-07-19 | Fujitsu Ltd | バイアス回路 |
| US7746168B2 (en) | 2006-01-04 | 2010-06-29 | Fujitsu Semiconductor Limited | Bias circuit |
| JP4676885B2 (ja) * | 2006-01-04 | 2011-04-27 | 富士通セミコンダクター株式会社 | バイアス回路 |
| JP2007202049A (ja) * | 2006-01-30 | 2007-08-09 | Asahi Kasei Electronics Co Ltd | 増幅率可変増幅器 |
| JP4585461B2 (ja) * | 2006-01-30 | 2010-11-24 | 旭化成エレクトロニクス株式会社 | 増幅率可変増幅器 |
| WO2012120570A1 (ja) * | 2011-03-10 | 2012-09-13 | パナソニック株式会社 | 電流源制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5030923A (en) | Variable gain amplifier | |
| KR20010082344A (ko) | 레벨 시프트 회로 | |
| US5483196A (en) | Amplifier architecture and application thereof to a band-gap voltage generator | |
| JPH06244646A (ja) | 増幅回路 | |
| JP2005244276A (ja) | 差動増幅回路 | |
| JP2615269B2 (ja) | 差動増幅器のオフセット低減回路 | |
| US4356452A (en) | Class A push-pull amplifier with bias controlling circuit | |
| JP2000349573A (ja) | 利得安定化差動増幅器 | |
| JPH11161352A (ja) | 部分的に温度補正された低ノイズ電圧基準 | |
| US9473075B2 (en) | Dynamic current source for amplifier integrator stages | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JP4244913B2 (ja) | 受光増幅回路 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| US6169453B1 (en) | Error amplifier with a high common mode rejection | |
| JPH09331221A (ja) | 利得可変増幅器 | |
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| KR100187640B1 (ko) | 온도 독립형 전압감시회로 | |
| EP0803975B1 (en) | Power stage, particularly for an operational amplifier | |
| JPH10303655A (ja) | 増幅回路 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| KR19980028169A (ko) | 히스테리시스형 비교기 | |
| JP2001308662A (ja) | 可変利得増幅回路 | |
| JP4569536B2 (ja) | 検出回路 | |
| JPH0744248A (ja) | 定電圧回路 | |
| JPS61117613A (ja) | 電流制限付定電圧電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |