JP4569536B2 - 検出回路 - Google Patents

Description

本発明は、検出回路に関する。

オーディオアンプの中には、電源電圧を超える大きな出力を得るために、ＢＴＬ（balanced transformer less）方式で接続されたアンプがある。例えば、特許文献１にもこの種のアンプが開示されている。
特表２００５−５０６７９１号公報

ところで、オーディオアンプでは、フィードバックを行うために、負荷電流を検出することが行われる。負荷電流を検出する検出回路においては、負荷の経路に僅かな抵抗値を有する抵抗（以下、検出用抵抗という）を接続し、その検出用抵抗に生じる電位差を差動増幅回路を用いて検出する構成をとることが多い。この種の検出回路の一例を図４に示す。この図に示す検出回路１００は、ＢＴＬ方式で接続されたアンプ（以下、ＢＴＬ増幅回路Ａという）の負荷であるスピーカ４０に供給される電流を検出する。
図４に示すように、ＢＴＬ増幅回路Ａは、ＢＴＬ方式で接続された正相アンプ１０と逆相アンプ２０とで構成されている。

正相アンプ１０と逆相アンプ２０は、ゲイン、インピーダンスの各パラメータが等しくなっており、入力ノードＮ１に入力された入力信号Ｓ１（その電位はｅ１）を増幅する。これらの正相アンプ１０および逆相アンプ２０には、電源電圧としてＶＤＤが印加されている。スピーカ４０は、正相アンプ１０および逆相アンプ２０の出力端間に介挿されており、さらにスピーカ４０の一端と正相アンプ１０の出力端間に検出用抵抗５０が介挿されている。検出用抵抗５０には、０．１Ω程度の非常に小さな抵抗値のものが用いられる。

検出回路１００は、オペアンプ３０および抵抗１０１〜１０４を用いた差動増幅回路によって構成されている。ここで、正相アンプ１０が出力信号を出力するノードａ（つまり、検出用抵抗５０一端）の電位をＥａとし、検出用抵抗５０の他端（つまり、検出用抵抗５０とスピーカ４０との接続点）をノードｂとし、その電位をＥｂとする。そして、検出用抵抗５０に生じる電位差をＥａｂ（＝Ｅａ−Ｅｂ）とする。検出回路１００は、検出用抵抗５０に生じる電位差Ｅａｂを増幅して出力ノードＮ２に出力信号Ｓ２（その電位はｅ２）を出力する。

図５は、正相アンプ１０および逆相アンプ２０の出力信号の電位の一例を示したグラフである。ここでは、横軸ｔを時間軸として、正相アンプ１０の出力電位を実線で示し、逆相アンプ２０の出力電位を一点鎖線で示す。図示のように、正相アンプ１０と逆相アンプ２０の出力電位は、ＤＣオフセットの電位であるＶＤＤ／２を軸とした線対称となるように出力される。例えば、図の時刻ｔ１に着目すれば、正相アンプ１０の出力電位はＶＤＤ／２＋ΔＥ１となり、逆相アンプ２０の出力電位はＶＤＤ／２−ΔＥ１となる。すなわち、これらの電位差２＊ΔＥ１が、ＢＴＬ増幅回路Ａの出力信号成分に相当する。

図５に示したように、正相アンプ１０および逆相アンプ２０がＢＴＬ方式で接続された場合は、ＤＣオフセット分が検出回路１００に印加されることになる。例えば、電源電圧ＶＤＤが１００Ｖであれば、ＤＣオフセット分の５０Ｖが検出回路１００に印加されるが、一般的なオペアンプの耐電圧はおよそ１５Ｖであるから、このような場合には、オペアンプを使用できないという問題が生じた。

本発明は上述の事情に鑑みてなされたものであり、その目的は、増幅回路の電源電圧が比較的高い場合にも、負荷電流を検出することを可能とする技術を提供することにある。

上記目的を達成するために、本発明は、検出対象回路に挿入された検出用抵抗の両端の電位を入力信号とする検出回路において、一方の入力端子が接地点と接続されたオペアンプと、制御側を構成する第１の能動素子の電源を前記検出用抵抗の一端からとり、被制御側を構成する第２の能動素子の電源を前記検出用抵抗の他端からとるカレントミラー回路と、ベースが接地されたトランジスタを備え、前記検出用抵抗の両端の電位の変化に伴い、前記カレントミラー回路を構成する第１および第２の能動素子を流れる電流の差異が生じた際にその変化分に対応する電流を、前記トランジスタを介して前記オペアンプの他方の入力端子に供給する供給手段とを具備することを特徴とする検出回路を提供する。

また、本発明は、検出対象回路に挿入された検出用抵抗の両端の電位を入力信号とする検出回路において、制御側を構成する第１の能動素子の電源を前記検出用抵抗の一端からとり、被制御側を構成する第２の能動素子の電源を前記検出用抵抗の他端からとるカレントミラー回路と、前記カレントミラー回路を構成する第２の能動素子の電流の出力側、および接地点のそれぞれに、正相入力端子が接続されたオペアンプと、ベースが接地されたトランジスタであって、前記検出用抵抗の両端の電位の変化に伴って前記カレントミラー回路を構成する第１の能動素子から供給される電流を、前記オペアンプの逆相入力端子に供給するトランジスタとを具備することを特徴とする検出回路を提供する。

本発明の検出回路によれば、増幅回路の電源電圧が比較的高い場合にも、負荷電流を検出することができる。

以下、本発明に関する実施形態について図面を参照しながら説明する。
（Ａ）実施形態の構成
図１は、本発明の実施形態に係る検出回路１の回路図である。なお、図３に示す各部と対応する部分には同一の符号を付けて、その説明を省略する。

図１において、トランジスタ６３及び６４は共にＰＮＰトランジスタであり、カレントミラー回路を構成するように接続されている。トランジスタ６３のエミッタは、抵抗６１を介して検出用抵抗５０の一端（ノードａ）に接続され、トランジスタ６４のエミッタは、抵抗６２を介して検出用抵抗５０の他端（ノードｂ）に接続されている。
トランジスタ６３のコレクタ（およびベース）はトランジスタ６５のコレクタに接続され、トランジスタ６５のベースは接地されている。トランジスタ６５のエミッタは、抵抗６６を介してオペアンプ３０の逆相入力端子に接続されている。
カレントミラー回路を構成するトランジスタ６４のコレクタはオペアンプ３０の正相入力端子に接続されている。
一方、オペアンプ３０の正相入力端子は、抵抗６８の一端とトランジスタ６４のコレクタに共通接続されている。そして、抵抗６８の他端と接地間には直流電源６９が介挿されている。直流電源６９は直流電圧Ｖａ（＞０Ｖ）を印加するもので、抵抗６８と直流電源６９との接続点の電位は−Ｖａとなる。また、オペアンプ３０の逆相入力端子と出力ノードＮ２との間には抵抗６７が介挿されている。
抵抗６１および６２は、トランジスタ６３と６４との個体差や温度特性、抵抗６１および６２自身の誤差や温度特性による抵抗値の変動や不一致による、カレントミラー回路に流れる電流の誤差を抑制するために設けられている。

上述した回路においては、検出用抵抗５０の両端電圧に応じた値を持つ出力信号Ｓ２が出力されるが、その動作については後述する。ここでは、回路各部の機能について説明する。
まず、直流電源６９は抵抗６２を介して流れる電流Ｉ２を確保するために設けられているものである。ノードｂの電位Ｅｂに着目すれば、入力信号Ｓ１の電位ｅ１に応じておよそ０Ｖ〜ＶＤＤの範囲で電位が変化するから、電位Ｅｂが０Ｖに近い値位になると、トランジスタ６４がオフとなり、検出回路１が動作しなくなってしまう。そこで、抵抗６８の接地点側の電位が負となるように、電位を−Ｖａに低下させて、ノードｂの電位Ｅｂの値に関係なく、トランジスタ６４が常にオン状態となるようにしている。

また、トランジスタ６５は、回路の動作中においてはオン状態であり、コレクタからエミッタへと電流Ｉ１が流れる。この場合、ベース・エミッタ間の電位差は定常状態でおよそ０．６Ｖで、ベース電位が接地電位であるから、エミッタ電位は比較的低い電位に確定される。すなわち、およそ−０．６Ｖとなる。そして、トランジスタ６５のエミッタ電位から、さらに抵抗６６によって電流Ｉ１に応じて電圧降下された電位が、オペアンプ３０の逆相入力端子に入力される。また、オペアンプ３０の正相入力端子の電位は、直流電源６９の電源電圧−Ｖａと、抵抗６８の電圧降下によって決まるが、オペアンプ３０の正相入力端子および逆相入力端子はイマジナリーショートとなるように動作するから、オペアンプ３０の入力端子には、その耐電圧以上の電位が入力されることはない。
すなわち、ノードａ，ｂの電位Ｅａ，Ｅｂが電源電圧ＶＤＤ付近のような高電位になる場合であっても、トランジスタ６４や６５には比較的大きな電位が印加されるが、オペアンプ３０の入力端子には、その耐電圧以上の電位が入力されることはない。一方、トランジスタの耐電圧は１００Ｖを超えるものも多く市販されているため、そのようなトランジスタを使用することにより、電源電圧ＶＤＤが１００Ｖを超えるような高電位である場合にも、各々のトランジスタの動作は保障される。

また、図５において、時刻ｔ３ａ，ｔ３ｂ，・・・，ｔ３ｆに着目すれば、正相アンプ１０および逆相アンプ２０の出力電位がともにＶＤＤ／２になっている。入力信号Ｓ１の電位ｅ１が０Ｖの場合には、検出用抵抗５０に電流は供給されないため、ノードａ，ｂの電位Ｅａ，ＥｂはＤＣオフセットＶＤＤ／２に等しくなり、Ｅａｂ＝０Ｖとなる。このとき、カレントミラー回路の効果により、トランジスタ６３および６４のエミッタからコレクタへと流れる電流は一致する。その電流の大きさをＩとすれば、Ｉ１＝Ｉ２＝Ｉとなる。そして、抵抗６６および６８の抵抗値をＲとして、トランジスタ６５、抵抗６６、オペアンプ３０（入力端子間）、抵抗６８、直流電源６９の閉ループ回路Ｌに着目すれば、電流Ｉ１およびＩ２は次式（１）で求められる。なお、ＶＢＥはバイポーラ型のトランジスタ６５のゲート・エミッタ間電圧（およそ０．６Ｖ）であり、電圧Ｖａはそれに較べて十分に大きい値とする。この場合、閉ループ回路Ｌの各電位の関係は、ＶＢＥ＋Ｒ＊Ｉ＋Ｒ＊Ｉ＝Ｖａとなるから、次式が成り立つ。
Ｉ＝（Ｖａ−ＶＢＥ）／２Ｒ≒Ｖａ／２Ｒ・・・（１）
式（１）より、入力信号Ｓ１の電位ｅ１が０Ｖのときの電流Ｉ１およびＩ２の値は、直流電源６９の直流バイアスＶａおよび抵抗６６，６７および６８の抵抗値によって一意的に決定されることが分かる。このとき、オペアンプ３０の各入力端子の電位は−Ｖａ／２となり、抵抗６７の電圧降下を考慮すれば、出力信号Ｓ２の電位ｅ２は−Ｖａにほぼ等しくなる。つまり、入力信号Ｓ１の電位ｅ１が０Ｖ（また、入力信号Ｓ１が入力されていない場合）であっても、出力信号Ｓ２にはＤＣオフセットの電位−Ｖａが出力される。

（Ｂ）実施形態の動作
次に、図２は、図１に図示したＢＴＬ増幅回路Ａおよび検出回路１の等価簡略回路の回路図である。以下、図２を参照しながら回路の動作について説明する。
図２の等価簡略回路においては、図１のＢＴＬ増幅回路Ａおよび検出用抵抗５０を等価的に交流電源５００で表し、その電源電圧をＥａｂ１としている。また、入力信号Ｓ１が入力されることによって変化する信号成分のみについて考慮するため、直流電源６９を省略している。

以下、等価簡略回路の動作を説明する。まず、交流電源５００の両端であるノードａとｂの電位の変化は振幅が等しく、逆位相の関係となる。ここで、交流電源５００の電源電圧Ｅａｂ１が０Ｖである（つまり、図１において入力信号Ｓ１の電位ｅ１が０Ｖである）場合には、カレントミラー回路の効果により、抵抗６１および６２を流れる電流Ｉ１，Ｉ２はともにＩとなるから、これを基準として交流電源５００の電位変化を考える。そして、ノードａの電位がΔＥだけ上昇したときは、ノードｂの電位はΔＥだけ低下することになるから、この場合にはノードａの電位の上昇によって、抵抗６１を流れる電流Ｉ１はｉ１だけ増加する。一方、ノードｂの電位は、ノードａの上昇分と同じ電位だけ低下するため、抵抗６２を流れる電流Ｉ２はｉ１だけ減少する。すなわち、交流電源５００の両端に電位差が生じたときは、トランジスタ６３，６４で構成しているカレントミラー回路は、カレントミラーの条件が崩れ、両者トランジスタ６３，６４には異なる値の電流が流れる。このときＩ１＝Ｉ＋ｉ１となり、Ｉ２＝Ｉ−ｉ１となる。なお、図示省略した直流電源６９が与えるバイアスにより、抵抗６２を流れる変化分の電流ｉ１の方向は図示のとおり、抵抗６１を流れる変化分の電流ｉ１と同じ方向になる。

次に、電流ｉ１の具体的な値の算出方法について説明する。以下、抵抗６１および６２の抵抗値をＲ０とし、抵抗６６の抵抗値をＲ３とし、抵抗６７の抵抗値をＲ２とし、抵抗６８の抵抗値をＲ１とする。
図２の等価簡略回路において、カレントミラー回路を構成していたトランジスタ６３および６４に流れる電流の差異を生じさせたのは交流電源５００の電位変化である。そして、電流の変化はトランジスタ６３および６４の双方で生じており、変化分の電流ｉ１は抵抗６１，６２を各々流れている。したがって、各抵抗６１，６２を流れる変化分の電流ｉ１による電圧効果の和は交流電源５００の電位Ｅａｂ１に一致する。抵抗６１，６２の値はＲ０であるから、電流ｉ１は次式（２）で求められる。
ｉ１＝Ｅａｂ１／２Ｒ０・・・（２）
また、抵抗６８を流れる電流はｉ１であるから、その電圧降下はＲ１＊ｉ１である。オペアンプ３０の両入力端はイマジナリーショートであるから逆相入力端の電位、すなわち抵抗６６と６７の接続点の電位は−Ｒ１＊ｉ１となる。
ここで、トランジスタ６５と、抵抗６６および６７と、出力ノードＮ２の閉ループ回路に着目すれば、出力信号Ｓｏの電位ｅｏを抵抗６６と６７で分圧した電位が−Ｒ１＊ｉ１となっていることになる。これらの関係から、出力ノードＮ２に出力される出力信号Ｓｏの電位ｅｏは次式（３）で求められることが分かる。
ｅｏ＝−ｉ１＊Ｒ１＊（Ｒ２＋Ｒ３）／Ｒ３・・・（３）
なお、トランジスタ６５はオン状態であるので、ベース・エミッタ間には電位差が生じている。ところが、これは電流Ｉ１，Ｉ２の大きさに関係なく一定であるから、変化分の電流に相当する電流ｉ１には影響せず、式（３）においてはこのベース・エミッタ間電圧の値は無関係となる。

そして、式（２）と（３）との関係から、この検出回路１のゲイン（Ｇａｉｎとする）は、次式（４）で求められる。
Ｇａｉｎ＝ｅｏ／Ｅａｂ１＝−Ｒ１＊（Ｒ２＋Ｒ３）／（２＊Ｒ０＊Ｒ３）・・・（４）
式（４）より、Ｇａｉｎは、検出回路１に用いられている抵抗の抵抗値によって決まる。Ｇａｉｎは既知の値であるから、出力信号Ｓｏの電位ｅｏが求められれば、交流電源５００の電源電圧Ｅａｂ１が一意的に求められる。したがって、検出用抵抗５０の抵抗値も既知の値であるから、ＢＴＬ増幅回路Ａの負荷電流を求めることができる。

また、上述したように、交流電源５００の電源電圧Ｅａｂ１が０Ｖである場合には、カレントミラー回路の効果によってＩ１＝Ｉ２＝Ｉとなるため、ｉ１＝０Ａとなる。これを式（３）に代入すれば、出力ノードＮ２の出力電位ｅｏは０Ｖとなる。すなわち、変化分だけを考慮すれば、入力信号Ｓ１が入力されていない場合には、出力信号Ｓｏの電位ｅｏは０Ｖとなる。実際には、図１に示すように直流電源６９の電位Ｖａがあるために、それに応じたオフセット電圧が出力される。オフセット電圧の値は、例えば、Ｒ１＝Ｒ２＝Ｒ３＝Ｒとして場合には、前述のように電位−Ｖａとなる。

なお、本発明は種々の形態によって実施可能である。例えば、上述した実施形態を次のように変形してもよい。
上述した実施形態においては、検出回路１において入力信号Ｓ１の電位ｅ１が０Ｖの場合にも、ＤＣオフセットによる電位が出力信号Ｓ２の電位ｅ２に含まれていた。このオフセット分は除去する必要があるので、初めからオフセットを発生させない回路としてもよい。図３に示した検出回路１ａはＤＣオフセットの電位を生じさせない回路の一例である。この回路においては、カレントミラー回路を構成するトランジスタ６３，６４から流れ込む電流を、カレントミラー回路２００と２０１で受けている。また、トランジスタ２１０、２１１のベースが接地されているので、オペアンプ３０の逆相入力端子には高い電圧が印加されることはない。また、この回路によれば、オペアンプ３０の正相入力端子を接地することができるので、出力信号にＤＣオフセットが生じない。

本発明の実施形態に係る検出回路を示す回路図である。 同検出回路の等価簡略回路を示す回路図である。 検出回路の変形例を示す回路図である。 従来の検出回路を示す回路図である。 ＢＴＬ増幅回路の正相アンプおよび逆相アンプの出力電位の一例を示す図である。

符号の説明

１，１ａ，１００…検出回路、１０…正相アンプ、２０…逆相アンプ、３０…オペアンプ、４０…スピーカ、５０…検出用抵抗、６１，６２，６６，６７，６８，１０１，１０２，１０３，１０４…抵抗、６３…トランジスタ（第１の能動素子）、６４…トランジスタ（第２の能動素子）、６５…トランジスタ（供給手段）、６９…直流電源、５００…交流電源。

Claims (2)

1. 検出対象回路に挿入された検出用抵抗の両端の電位を入力信号とする検出回路において、
   一方の入力端子が接地点と接続されたオペアンプと、
   制御側を構成する第１の能動素子の電源を前記検出用抵抗の一端からとり、被制御側を構成する第２の能動素子の電源を前記検出用抵抗の他端からとるカレントミラー回路と、
   ベースが接地されたトランジスタを備え、前記検出用抵抗の両端の電位の変化に伴い、前記カレントミラー回路を構成する第１および第２の能動素子を流れる電流の差異が生じた際にその変化分に対応する電流を、前記トランジスタを介して前記オペアンプの他方の入力端子に供給する供給手段と
   を具備することを特徴とする検出回路。
2. 検出対象回路に挿入された検出用抵抗の両端の電位を入力信号とする検出回路において、
   制御側を構成する第１の能動素子の電源を前記検出用抵抗の一端からとり、被制御側を構成する第２の能動素子の電源を前記検出用抵抗の他端からとるカレントミラー回路と、
   前記カレントミラー回路を構成する第２の能動素子の電流の出力側、および接地点のそれぞれに、正相入力端子が接続されたオペアンプと、
   ベースが接地されたトランジスタであって、前記検出用抵抗の両端の電位の変化に伴って前記カレントミラー回路を構成する第１の能動素子から供給される電流を、前記オペアンプの逆相入力端子に供給するトランジスタと
   を具備することを特徴とする検出回路。

Images