JP3597281B2 - 電位検出回路及び半導体集積回路 - Google Patents
電位検出回路及び半導体集積回路 Download PDFInfo
- Publication number
- JP3597281B2 JP3597281B2 JP30961095A JP30961095A JP3597281B2 JP 3597281 B2 JP3597281 B2 JP 3597281B2 JP 30961095 A JP30961095 A JP 30961095A JP 30961095 A JP30961095 A JP 30961095A JP 3597281 B2 JP3597281 B2 JP 3597281B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- potential
- comparison
- level
- intermediate node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
Description
【０００１】
【発明の属する技術分野】
この発明は検出電位が所定の検出レベルに達しているか否かを判定する電位検出回路に関する。
【０００２】
【従来の技術】
図２０は、従来の電位検出回路の構成を示す回路図である。比較電位ＶＬと接地レベル間に直列に接続されたＰＭＯＳトランジスタ６ａ〜６ｄと、インバータ７とを備える。トランジスタ６ａ〜６ｄはそれぞれダイオード接続されている。インバータ７は、ＰＭＯＳトランジスタ７ａとＮＭＯＳトランジスタ７ｂとから構成される。そして、比較電位ＶＬから３段目のトランジスタ６ｃのドレインであるノードＮＡにインバータ７の入力（トランジスタ７ａ，７ｂのゲート）に接続される。
【０００３】
この電位検出回路においては、ノードＮＡの電位がインバータ７の論理閾値よりも低いと、ノードＮＢよりＨレベルのレベル検出信号ＧＥが生成される。一方、ノードＮＡの電位がインバータ７の論理閾値よりも高くなると、Ｌレベルのレベル検出信号ＧＥが生成される。
【０００４】
【発明が解決しようとする課題】
従来の電位検出回路は以上のように構成されており、電源電位Ｖｃｃが変動に伴いインバータ７の論理閾値が変動するため、安定したレベル検出信号ＧＥを得ることができないという問題点があった。
【０００５】
また、比較電位ＶＬがダイオード接続された３つのトランジスタ６ａ〜６ｃを介してノードＮＡに与えられるため、比較電位ＶＬに対する検出レベルの調整を行うことができないという問題点があった。
【０００６】
また、比較電位ＶＬがダイオード接続された３つのトランジスタ６ａ〜６ｃを介してノードＮＡに与えられるため、動作温度が変動してもこの電位検出回路の検出レベルが変動するという問題点もあった。これは、動作温度が変動すると、トランジスタ６ａ〜６ｃの閾値電圧が変動するからである。この電位検出回路では３つのトランジスタが直列に接続されているため、トランジスタの閾値電圧の変動は３倍に増幅される。
【０００７】
この発明は上記問題点を解決するためになされたもので、安定した検出レベルを有し、かつ比較レベルの調整が可能な電位検出回路を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る請求項１記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、前記比較電流供給手段は、前記中間ノードに対して互いに並列に設けれ、互いの電流変換率が異なる複数の電流変換手段を備え、前記複数の電流変換手段は切替信号によって選択され、前記複数の電流変換手段のうち選択された電流変換手段の電流変換率によって前記所定の電流変換率が決定する。
【００１１】
この発明に係る請求項２記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、前記所定の電流変換率は電流変換制御信号に基づき変化し、外部入力信号を受ける外部入力端子と、前記外部入力端子を介して前記外部入力信号を受けるとともに、選択信号を受け、該選択信号に基づき、前記外部入力信号を選択して前記電流変換制御信号として出力する選択手段とをさらに備える。
【００１２】
この発明に係る請求項３記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、前記電位検出回路は第１及び第２の電源に接続され、前記基準電流供給手段は前記基準電流を前記中間ノードと前記第２の電源との間に供給し、前記比較電流供給手段は、予備比較電流用ノードと、前記比較電位を受け、該比較電位を電流に変換した電流量の予備比較電流を前記予備比較電流用ノードと前記第２の電源との間に供給する予備比較電流供給手段と、前記予備比較電流に応答して、前記予備比較電流に所定の比率で比例した電流量の前記比較電流を前記第１の電源と前記中間ノードとの間に供給するカレントミラー手段とを備える。
【００１３】
この発明に係る請求項４記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、前記電位検出回路は第１及び第２の電源に接続され、前記比較電流供給手段は前記比較電流を前記中間ノードと前記第２の電源との間に供給し、前記基準電流供給手段は、定電流用ノードと、定電流を前記定電流用ノードと前記第２の電源との間に供給する定電流供給手段と、前記定電流に応答して、前記定電流に比例した電流量の前記基準電流を前記第１の電源と前記中間ノードとの間に供給するカレントミラー手段とを備える。
【００１４】
この発明に係る請求項５記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、前記基準電流供給手段は、設定予定電位を受け、該設定予定電位を前記所定の電流変換率と同一の電流変換率で電流に変換して前記基準電流を供給する。
【００１５】
また、請求項６記載の電位検出回路のように、第２の基準電流を供給する第２の基準電流供給手段と、前記予備比較電流に応答して、前記予備比較電流に第２の比率で比例した電流量の第２の比較電流を供給する第２のカレントミラー手段と、前記第２の基準電流供給手段と前記第２のカレントミラー手段との間に、前記第２の基準電流及び前記第２の比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた第２の中間ノードと、前記第２の中間ノードに得られる電位に基づき第２のレベル検出信号を出力する第２のレベル検出信号出力手段とをさらに備えてもよい。
【００１６】
また、請求項７記載の電位検出回路のように、前記レベル検出信号出力手段は、第１の入力が前記中間ノードに接続され、前記第２の入力に基準電圧を受け、前記第１及び第２の入力よりそれぞれ得られる電圧の差に基づき、第１の論理電位差を有する第１の論理Ｈレベル及び第１の論理Ｌレベルのうち、一方のレベルを増幅信号として出力する差動増幅回路と、前記増幅信号を受け、前記差動増幅回路の前記第１の論理Ｈレベル，前記第１の論理Ｌレベルに適合した論理閾値で、前記増幅信号を論理的に反転して反転増幅信号を出力する論理反転手段と、前記増幅信号と前記反転増幅信号とを受け、両者の比較結果に基づき、前記第１の論理電位差より大きい第２の論理電位差を有する第２の論理Ｈレベル及び第２の論理Ｌレベルのうち、一方のレベルを前記レベル検出信号として出力するレベル変換回路とを備えてもよい。
この発明に係る請求項８記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は、一方電極が前記中間ノード側で接続され、前記所定の電流変換率を有する第１のＭＯＳトランジスタを含み、前記所定の電流変換率は可変設定可能である。
また、請求項９記載の電位検出回路のように、前記第１のＭＯＳトランジスタの他方電極より得られる電位が前記比較電位となってもよい。
また、請求項１０記載の電位検出回路のように、前記比較電流供給手段は、一方電極が前記第１のＭＯＳトランジスタの他方電極側で接続される第２のＭＯＳトランジスタをさらに備え、前記第２のＭＯＳトランジスタの他方電極より得られる電位が前記比較電位となってもよい。
さらに、請求項１１記載の電位検出回路のように、前記比較電流供給手段は、 一方電極が前記第１のＭＯＳトランジスタの他方電極側で接続される第２のＭＯＳトランジスタをさらに含み、前記第２のＭＯＳトランジスタの制御電極より得られる電位が前記比較電位となってもよい。
この発明に係る請求項１２記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は、一方電極が前記中間ノードに接続され、制御電極に固定電位を受けるＭＯＳトランジスタと、一端が前記ＭＯＳトランジスタの他方電極に接続され、所定の制御信号を受け、前記所定の電流変換率は前記所定の制御信号に基づき変化する電流変換手段とを備える。
【００１７】
この発明に係る請求項１３記載の半導体集積回路は、電圧制御信号を受け、該電圧制御信号に基づき電圧信号を発生する電圧信号発生手段と、前記電圧信号の電位を比較電位とし、該比較電位が所定の検出レベルに達しているか否かを判定する第１及び第２の電位検出回路とを備え、前記第１及び第２の電位検出回路はそれぞれ、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段の前記所定の電流変換率は可変に設定可能であり、前記第２の電位検出回路の前記基準電流供給手段は、設定予定電位をさらに受け、該設定予定電位を前記所定の電流変換率で電流に変換して得られた電流量の前記基準電流を供給し、指令信号を受け、該指令信号に基づき、前記第１の電位検出回路のレベル検出信号及び前記第２の電位検出回路のレベル検出信号のうち、一方のレベル検出信号を前記電圧制御信号として出力する電圧制御信号出力手段をさらに備えて構成される。
【００１８】
この発明に係る請求項１４記載の半導体集積回路は、請求項６記載の電位検出回路と、前記レベル検出信号に基づき活性／非活性が制御され、活性状態時に第１の電流駆動能力で第１の電圧を発生する第１の電圧発生手段と、前記第２のレベル検出信号に基づき活性／非活性が制御され、活性状態時に前記第１の駆動能力より大きい第２の電流駆動能力で第２の電圧を発生する第２の電圧発生手段と、前記第１及び第２の電圧を受ける基板とを備え、前記第１及び第２の電圧のうち少なくとも一つの電圧により前記基板の電位が設定され、前記基板の電位を前記電位検出回路の前記比較電位とする。
【００１９】
【発明の実施の形態】
＜実施の形態１＞
図１はこの発明の実施の形態１である電位検出回路の構成を示す回路図である。電位検出回路は比較電位ＶＬが所定の比較レベルに達しているか否かを判定する回路である。
【００２０】
図１の（ａ）に示すように、定電流源１は電源Ｖｃｃ，中間ノードＮ１間に設けられ、定電流である基準電流ＩＲを電源Ｖｃｃから中間ノードＮ１にかけて供給する。可変抵抗２は中間ノードＮ１，比較電位ＶＬ間に設けられ、その抵抗値を可変に設定することができる。この可変抵抗２を流れる電流が比較電流ＩＣとなる。増幅器３は入力部が中間ノードＮ１に接続され、中間ノードＮ１より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００２１】
このような構成において、比較電位ＶＬと電源Ｖｃｃとの電位差が小さく、基準電流ＩＲが比較電流ＩＣを上回る場合、中間ノードＮ１が充電され、中間ノードＮ１の電位が増幅器３の論理閾値を上回るため、増幅器３よりＨレベルのレベル検出信号ＧＥが出力される。
【００２２】
一方、比較電位ＶＬと電源Ｖｃｃとの電位差が大きく、比較電流ＩＣが基準電流ＩＲを上回る場合、中間ノードＮ１は放電され、中間ノードＮ１の電位が増幅器３の論理閾値を下回るため、増幅器３よりＬレベルのレベル検出信号ＧＥが出力される。
【００２３】
このように、レベル検出信号ＧＥのＨ，Ｌレベルにより比較電位ＶＬが所定の検定レベルであるか否かを判定することができる。この際、可変抵抗２の抵抗値を変更して比較電位ＶＬに対する比較電流ＩＣへの電流変換率を変更することにより、比較レベルを変更することができる。
【００２４】
図１の（ｂ）に示すように、定電流源１は接地レベル，中間ノードＮ２間に設けられ、定電流である基準電流ＩＲを中間ノードＮ２から接地レベルにかけて供給する。可変抵抗２は中間ノードＮ２，比較電位ＶＬ間に設けられ、その抵抗値を可変に設定することができる。この可変抵抗２を流れる電流が比較電流ＩＣとなる。増幅器３は入力部が中間ノードＮ２に接続され、中間ノードＮ２より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００２５】
このような構成において、比較電位ＶＬと接地レベルとの電位差が小さく、基準電流ＩＲが比較電流ＩＣを上回る場合、中間ノードＮ２が放電され、中間ノードＮ２の電位が増幅器３の論理閾値を下回るため、増幅器３よりＬレベルのレベル検出信号ＧＥが出力される。
【００２６】
一方、比較電位ＶＬと接地レベルとの電位差が大きく、比較電流ＩＣが基準電流ＩＲを上回る場合、中間ノードＮ２は充電され、中間ノードＮ２の電位が増幅器３の論理閾値を上回るため、増幅器３よりＨレベルのレベル検出信号ＧＥが出力される。
【００２７】
このように、レベル検出信号ＧＥのＨ，Ｌレベルにより比較電位ＶＬが所定の検出レベルであるか否かを判定することができる。この際、可変抵抗２の抵抗値を変更して比較電位ＶＬに対する比較電流ＩＣへの電流変換率を変更することにより、比較電位ＶＬの検出レベルを変更することができる。
【００２８】
上記したように、実施の形態１の電位検出回路の可変抵抗２は、比較電位ＶＬを電流に変換する抵抗値を可変に設定することができるため、可変抵抗２の抵抗値を適宜変更することにより、比較電位ＶＬの検出レベルを変更することができる。
【００２９】
また、電源電位Ｖｃｃが変動しても、電源Ｖｃｃ，中間ノードＮ１間あるいは中間ノードＮ２，接地レベル間に供給される基準電流ＩＲは一定であるため、その検出レベルは安定している。
【００３０】
なお、図１の（ａ）で示した可変抵抗２に置き換えて、図２の（ａ）に示すように、ゲートに基準電位Ｖｒｅｆを受け、ドレインが中間ノードＮ１に接続され、ソースに比較電位ＶＬを受けるＮＭＯＳトランジスタＱ２を用いてもよい。この場合、基準電位Ｖｒｅｆの上昇に伴い比較電位ＶＬの検出レベルが上昇し、基準電位Ｖｒｅｆの下降に伴い比較電位ＶＬの検出レベルが下降する。
【００３１】
同様に、図１の（ｂ）で示した可変抵抗２に置き換えて、図２の（ｂ）に示すように、ゲートに基準電位Ｖｒｅｆを受け、ドレインが中間ノードＮ２に接続され、ソースに比較電位ＶＬを受けるＰＭＯＳトランジスタＱ４を用いてもよい。この場合、基準電位Ｖｒｅｆの上昇に伴い比較電位ＶＬの検出レベルが上昇し、基準電位Ｖｒｅｆの下降に伴い比較電位ＶＬの検出レベルが下降する。
【００３２】
＜実施の形態２＞
図３はこの発明の実施の形態２である電位検出回路の構成を示す回路図である。
【００３３】
図３の（ａ）に示すように、可変電流源４は電源Ｖｃｃ，中間ノードＮ１間に設けられ、基準電流ＩＲを電源Ｖｃｃから中間ノードＮ１にかけて供給する。この基準電流ＩＲの電流量を可変に設定することができる。可変抵抗２は中間ノードＮ１，比較電位ＶＬ間に設けられ、その抵抗値を可変に設定することができる。増幅器３は入力部が中間ノードＮ１に接続され、中間ノードＮ１より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００３４】
図３の（ｂ）に示すように、可変電流源４は接地レベル，中間ノードＮ２間に設けられ、基準電流ＩＲを中間ノードＮ２から接地レベルにかけて供給する。可変抵抗２は中間ノードＮ２，比較電位ＶＬ間に設けられ、その抵抗値を可変に設定することができる。この基準電流ＩＲの電流量を可変に設定することができる。増幅器３は入力部が中間ノードＮ２に接続され、中間ノードＮ２より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００３５】
このような構成において、実施の形態２の電位検出回路は、実施の形態１と同様に、レベル検出信号ＧＥのＨ，Ｌレベルにより比較電位ＶＬが所定の検定レベルであるか否かを判定することができる。この際、可変抵抗２の抵抗値を変更して比較電位ＶＬに対する比較電流ＩＣへの電流変換率を変更したり、可変電流源４の基準電流ＩＲの電流量を変更することにより、比較電位ＶＬの検出レベルを変更することができる。
【００３６】
＜実施の形態３＞
＜第１の態様＞
図４はこの発明の実施の形態３による第１の態様の電位検出回路の構成を示す回路図である。同図に示すように、可変電流源であるＰＭＯＳトランジスタＱ１は電源Ｖｃｃ，中間ノードＮ１との間に介挿され、ゲートに制御信号ＣＳＴを受ける。この制御信号ＣＳＴの電位に基づき、基準電流ＩＲを電源Ｖｃｃから中間ノードＮ１にかけて供給する。
【００３７】
一方、中間ノードＮ１にはＮＭＯＳトランジスタＱ２のドレインが接続され、ＮＭＯＳトランジスタＱ２はゲートに基準電位Ｖｒｅｆが与えられる。ＮＭＯＳトランジスタＱ２のソースは直列にダイオード接続されたＮＭＯＳトランジスタ群Ｑ１１〜Ｑ１４に接続されるともに、ＮＭＯＳトランジスタＱ２０を介してダイオード接続されたＮＭＯＳトランジスタ群Ｑ２１，Ｑ２２に接続されるとともに、ＮＭＯＳトランジスタＱ３０を介してダイオード接続されたＮＭＯＳトランジスタＱ３１に接続される。
【００３８】
そして、ＮＭＯＳトランジスタＱ１４のソース、ＮＭＯＳトランジスタＱ２２のソース及びＮＭＯＳトランジスタＱ３１のソースに比較電位ＶＬが与えられる。また、ＮＭＯＳトランジスタＱ１４に対して並列にＮＭＯＳトランジスタＱ１０が接続される。ＮＭＯＳトランジスタＱ１０、Ｑ２０，Ｑ３０のゲートには切替信号ＳＷ１〜ＳＷ３がそれぞれ付与される。ダイオード接続されたＮＭＯＳトランジスタＱ１１〜Ｑ１４，Ｑ２１，Ｑ２２，Ｑ３１それぞれの閾値電圧は同一であり、制御用トランジスタＱ１０，Ｑ２０，Ｑ３０それぞれのオン状態時の抵抗成分は“０”とする。
【００３９】
また、増幅器３は入力部が中間ノードＮ１に接続され、中間ノードＮ１より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００４０】
このような構成において、内部より基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２を流れる電流量が制御される。基準電位Ｖｒｅｆを上昇させるとＮＭＯＳトランジスタＱ２を流れる電流量が増大し、その分だけ、ノードＮ３の電位Ｖ３の検出レベルが上昇する。同様に、基準電位Ｖｒｅｆを下降させると電位Ｖ３の検出レベルが下降する。
【００４１】
また、電位Ｖ３と比較電位ＶＬとの電位差（Ｖ３−ＶＬ）は、切替信号ＳＷ１〜ＳＷ３により決定される。すなわち、切替信号ＳＷ１〜ＳＷ３をそれぞれＨ，Ｌ，Ｌレベルにすれば、ＮＭＯＳトランジスタＱ１０がオンし、ＮＭＯＳトランジスタＱ２０及びＱ３０がオフし、４個のダイオード直列接続ＮＭＯＳトランジスタＱ１１〜Ｑ１４の電圧降下分が電位差（Ｖ３−ＶＬ）となる。
【００４２】
また、切替信号ＳＷ１〜ＳＷ３をそれぞれＬ，Ｌ，Ｌレベルにすれば、ＮＭＯＳトランジスタＱ１０、Ｑ２０及びＱ３０がオフし、３個のダイオード直列接続ＮＭＯＳトランジスタＱ１１〜Ｑ１３の電圧降下分が電位差（Ｖ３−ＶＬ）となる。
【００４３】
また、切替信号ＳＷ１〜ＳＷ３をＬ，Ｈ，Ｌレベルにすれば、ＮＭＯＳトランジスタＱ２０がオンし、ＮＭＯＳトランジスタＱ１０及びＱ３０がオフし、２個のダイオード直列接続ＮＭＯＳトランジスタＱ２１，Ｑ２２の電圧降下分の電位差が電位差（Ｖ３−ＶＬ）となる。
【００４４】
また、切替信号ＳＷ１〜ＳＷ３をＬ，Ｌ，Ｈレベルにすれば、ＮＭＯＳトランジスタＱ３０がオンし、ＮＭＯＳトランジスタＱ１０及びＱ２０がオフし、１個のダイオード接続ＮＭＯＳトランジスタＱ３１の電圧降下分の電位差が電位差（Ｖ３−ＶＬ）となる。
【００４５】
このように、実施の形態３の第１の態様は、切替信号ＳＷ１〜ＳＷ３により、比較電位ＶＬに対する電位Ｖ３のバイアス電位（Ｖ３−ＶＬ）の設定を行い、かつ基準電位Ｖｒｅｆを受けるＮＭＯＳトランジスタＱ２により、電位Ｖ３に対する検出レベルの調整を行うことにより、最終的に比較電位ＶＬの検出レベルを変更することができる。
【００４６】
＜第２の態様＞
図５はこの発明の実施の形態３による第２の態様の電位検出回路の構成を示す回路図である。同図に示すように、可変電流源であるＰＭＯＳトランジスタＱ１は電源Ｖｃｃ，中間ノードＮ１との間に介挿され、ゲートに制御信号ＣＳＴを受ける。この制御信号ＣＳＴの電位に基づき、基準電流ＩＲを電源Ｖｃｃから中間ノードＮ１にかけて供給する。
【００４７】
一方、中間ノードＮ１にはＮＭＯＳトランジスタＱ２のドレインが接続され、ＮＭＯＳトランジスタＱ２はゲートに基準電位Ｖｒｅｆが与えられる。ＮＭＯＳトランジスタＱ２のソースは直列に接続されたＰＭＯＳトランジスタ群Ｑ４１〜Ｑ４４に接続されるともに、ＮＭＯＳトランジスタＱ５０を介して直列に接続されたＰＭＯＳトランジスタ群Ｑ５１，Ｑ５２に接続されるとともに、ＮＭＯＳトランジスタＱ６０を介してＰＭＯＳトランジスタＱ６１に接続される。
【００４８】
そして、ＰＭＯＳトランジスタＱ４４のドレイン、ＰＭＯＳトランジスタＱ５２のドレイン及びＰＭＯＳトランジスタ６１のドレインは接地され、トランジスタ群Ｑ４１〜Ｑ４４、Ｑ５１，Ｑ５２及びＱ６１のゲートには比較電位ＶＬが与えられる。
【００４９】
また、ＰＭＯＳトランジスタＱ４４に対して並列にＮＭＯＳトランジスタＱ４０が接続される。ＮＭＯＳトランジスタＱ４０、Ｑ５０，Ｑ６０のゲートには切替信号ＳＷ１１〜ＳＷ１３がそれぞれ付与される。直列接続されたＰＭＯＳトランジスタＱ４１〜Ｑ４４，Ｑ５１，Ｑ５２，Ｑ６１はそれぞれ同一構成であり、制御用トランジスタＱ４０，Ｑ５０，Ｑ６０それぞれのオン状態時の抵抗成分は無視できる。
【００５０】
また、増幅器３は入力部が中間ノードＮ１に接続され、中間ノードＮ１より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００５１】
このような構成において、内部より基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２を流れる電流量が制御される。基準電位Ｖｒｅｆを上昇させるとＮＭＯＳトランジスタＱ２を流れる電流量が増大し、その分だけ、ノードＮ３の電位Ｖ３の検出レベルが上昇する。同様に、基準電位Ｖｒｅｆを下降させると電位Ｖ３の検出レベルが下降する。
【００５２】
各ＰＭＯＳトランジスタＱ４１〜Ｑ４４、Ｑ５１，Ｑ５２及びＱ６１それぞれのオン抵抗値はゲートに入力される比較電位ＶＬによって決定する。すなわち、比較電位ＶＬが低い程、その抵抗値は低くなる。ここで、ゲートに比較電位ＶＬを付与したときのＰＭＯＳトランジスタのオン抵抗値をＲＬとする。
【００５３】
さらに、ノードＮ３と接地レベルとの間に挿入される抵抗値Ｒ３は、切替信号ＳＷ１１〜ＳＷ１３により決定される。すなわち、切替信号ＳＷ１１〜ＳＷ１３をそれぞれＨ，Ｌ，Ｌレベルにすれば、ＮＭＯＳトランジスタＱ４０がオンし、ＮＭＯＳトランジスタＱ５０及びＱ６０がオフし、４個の直列接続ＰＭＯＳトランジスタＱ４１〜Ｑ４４が選択され、抵抗値Ｒ３＝４・ＲＬとなる。
【００５４】
また、切替信号ＳＷ１１〜ＳＷ１３をそれぞれＬ，Ｌ，Ｌレベルにすれば、ＮＭＯＳトランジスタＱ４０、Ｑ５０及びＱ６０がオフし、３個の直列接続ＰＭＯＳトランジスタＱ４１〜Ｑ４３が選択され、抵抗値Ｒ３＝３・ＲＬとなる。
【００５５】
また、切替信号ＳＷ１１〜ＳＷ１３をＬ，Ｈ，Ｌレベルにすれば、ＮＭＯＳトランジスタＱ５０がオンし、ＮＭＯＳトランジスタＱ４０及びＱ６０がオフし、２個の直列接続ＰＭＯＳトランジスタＱ５１，Ｑ５２が選択され、抵抗値Ｒ３＝２・ＲＬとなる。
【００５６】
また、切替信号ＳＷ１１〜ＳＷ１３をＬ，Ｌ，Ｈレベルにすれば、ＮＭＯＳトランジスタＱ６０がオンし、ＮＭＯＳトランジスタＱ４０及びＱ５０がオフし、１個のＰＭＯＳトランジスタＱ６１が選択され、抵抗値Ｒ３＝ＲＬとなる。
【００５７】
このように、実施の形態３の第２の態様は、比較電位ＶＬによりノードＮ３と接地レベル間の各ＰＭＯＳトランジスタのオン抵抗値ＲＬを決定し、切替信号ＳＷ１１〜ＳＷ１３により、ノードＮ３と接地レベル間の抵抗値Ｒ３の設定を行い、かつ基準電位Ｖｒｅｆを受けるＮＭＯＳトランジスタＱ２により、電位Ｖ３に対する検出レベルの調整を行うことにより、比較電位ＶＬの検出レベルを変更することができる。ただし、比較電位ＶＬは負電位に限定される。
【００５８】
＜第３の態様＞
図６はこの発明の実施の形態３による第３の態様の電位検出回路の構成を示す回路図である。同図に示すように、可変電流源であるＮＭＯＳトランジスタＱ３は接地レベル，中間ノードＮ２との間に介挿され、ゲートに制御信号ＣＳＴを受ける。この制御信号ＣＳＴの電位に基づき、基準電流ＩＲを中間ノードＮ２から接地レベルにかけて供給する。
【００５９】
一方、中間ノードＮ２にはＰＭＯＳトランジスタＱ４のドレインが接続され、ＰＭＯＳトランジスタＱ４はゲートに基準電位Ｖｒｅｆが与えられる。ＰＭＯＳトランジスタＱ４のソースは直列に接続されたＰＭＯＳトランジスタ群Ｑ４１〜Ｑ４４に接続されるともに、ＮＭＯＳトランジスタＱ５０を介して直列に接続されたＰＭＯＳトランジスタ群Ｑ５１，Ｑ５２に接続されるとともに、ＮＭＯＳトランジスタＱ６０を介してＰＭＯＳトランジスタＱ６１に接続される。
【００６０】
そして、ＰＭＯＳトランジスタＱ４４のドレイン、ＰＭＯＳトランジスタＱ５２のドレイン及びＰＭＯＳトランジスタ６１のドレインは電源Ｖｃｃに接続され、トランジスタ群Ｑ４１〜Ｑ４４、Ｑ５１，Ｑ５２及びＱ６１のゲートには比較電位ＶＬが与えられる。
【００６１】
また、ＰＭＯＳトランジスタＱ４４に対して並列にＮＭＯＳトランジスタＱ４０が接続される。ＮＭＯＳトランジスタＱ４０、Ｑ５０，Ｑ６０のゲートには切替信号ＳＷ１１〜ＳＷ１３がそれぞれ付与される。直列接続されたＮＭＯＳトランジスタＱ４１〜Ｑ４４，Ｑ５１，Ｑ５２，Ｑ６１はそれぞれ同一構成であり、制御用トランジスタＱ４０，Ｑ５０，Ｑ６０それぞれのオン状態時の抵抗成分は無視できる。
【００６２】
また、増幅器３は入力部が中間ノードＮ２に接続され、中間ノードＮ２より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００６３】
このような構成において、内部より基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＰＭＯＳトランジスタＱ４を流れる電流量が制御される。基準電位Ｖｒｅｆを下降させるとＰＭＯＳトランジスタＱ４を流れる電流量が増大し、その分だけ、ノードＮ４の電位Ｖ４の検出レベルが上昇する。同様に、基準電位Ｖｒｅｆを上昇させると電位Ｖ４の検出レベルが下降する。
【００６４】
各ＰＭＯＳトランジスタＱ４１〜Ｑ４４、Ｑ５１，Ｑ５２及びＱ６１それぞれのオン抵抗値はゲートに入力される比較電位ＶＬによって決定する。すなわち、比較電位ＶＬが低い程、その抵抗値は低くなる。ここで、ゲートに比較電位ＶＬを付与したときのＰＭＯＳトランジスタのオン抵抗値をＲＬとする。
【００６５】
このように、実施の形態３の第３の態様は、比較電位ＶＬによりノードＮ４と電源Ｖｃｃ間の各ＰＭＯＳトランジスタのオン抵抗値ＲＬを決定し、切替信号ＳＷ１１〜ＳＷ１３により、ノードＮ４と電源Ｖｃｃ間の抵抗値Ｒ３の設定を行い、かつ基準電位Ｖｒｅｆを受けるＰＭＯＳトランジスタＱ４により、電位Ｖ４に対する検出レベルの調整を行うことにより、比較電位ＶＬの検出レベルを変更することができる。しかも、比較電位ＶＬは電源Ｖｃｃ以下であればよい。
【００６６】
なお、実施の形態３の第１〜第３の態様の構成それぞれについて、トランジスタの導電型式を逆にして、電源Ｖｃｃと接地レベルを置き換えることにより、電源Ｖｃｃより高い電位の比較電位ＶＬを検出するように構成することもできる。
【００６７】
＜実施の形態４＞
図７はこの発明の実施の形態４である電位検出回路を示す回路図である。同図に示すように、可変電流源であるＰＭＯＳトランジスタＱ１は電源Ｖｃｃ，中間ノードＮ１との間に介挿され、ゲートに制御信号ＣＳＴを受ける。この制御信号ＣＳＴの電位に基づき、基準電流ＩＲを電源Ｖｃｃから中間ノードＮ１にかけて供給する。
【００６８】
一方、中間ノードＮ１にはＮＭＯＳトランジスタＱ２のドレインが接続され、ＮＭＯＳトランジスタＱ２はゲートに基準電位Ｖｒｅｆが与えられる。ＮＭＯＳトランジスタＱ２のソースは直列にダイオード接続されたトランジスタ群Ｑ１１〜Ｑ１３に接続される。そして、ＮＭＯＳトランジスタＱ１３のソースに比較電位ＶＬを受ける。
【００６９】
また、増幅器３は入力部が中間ノードＮ１に接続され、中間ノードＮ１より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００７０】
また、ＮＭＯＳトランジスタＱ２のゲートはＮＭＯＳトランジスタＱ７１を介して信号入力パッドＰ１にも接続される。信号入力パッドＰ１はＮＭＯＳトランジスタＱ７２を介して内部回路にも接続される。そして、ＮＭＯＳトランジスタＱ７１のゲートには切替信号ＳＡが付与され、ＮＭＯＳトランジスタＱ７２のゲートには反転切替信号バーＳＡが付与される。
【００７１】
通常動作時は、切替信号ＳＡはＬレベルとなり、ＮＭＯＳトランジスタＱ７１はオフし、ＮＭＯＳトランジスタＱ７２はオンする。そして、信号入力パッドＰ１には、内部回路の回路動作制御用の外部入力信号が与えられ、この外部入力信号がＮＭＯＳトランジスタＱ７２を介して内部回路に与えられる。
【００７２】
このとき、内部信号より基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２を流れる電流量が制御される。基準電位Ｖｒｅｆを上昇させるとＮＭＯＳトランジスタＱ２を流れる電流量が増大し、その分だけ、比較電位ＶＬに対する検出レベルが上昇する。
【００７３】
外部制御動作時は、切替信号ＳＡはＨレベルとなり、ＮＭＯＳトランジスタＱ７１はオンし、ＮＭＯＳトランジスタＱ７２はオフする。そして、信号入力パッドＰ１には、基準電位Ｖｒｅｆ設定用の外部入力信号が与えられ、この外部入力信号がＮＭＯＳトランジスタＱ７１を介してＮＭＯＳトランジスタＱ２のゲートに付与される。
【００７４】
このとき、外部入力信号の駆動能力を内部信号より十分大きく設定することにより、外部入力信号より基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２を流れる電流量が制御される。
【００７５】
したがって、通常は内部回路の回路動作制御として与えられる外部入力信号を基準電位Ｖｒｅｆの設定の制御信号として与えることができるため、外部入力信号入力用の端子数を余分に増やすことなく、ＮＭＯＳトランジスタＱ２を流れる電流量を変更することができる。
【００７６】
＜実施の形態５＞
＜第１の態様＞
図８はこの発明の実施の形態５の第１の態様である電位検出回路を示す回路図である。同図に示すように、ソースが共に電源Ｖｃｃに接続され、ゲートを共有するＰＭＯＳトランジスタＱ８１及びＱ８２によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するＰＭＯＳトランジスタＱ８１のドレインは予備比較電流用ノードである検出用ノードＮ５に接続され、ＰＭＯＳトランジスタＱ８２のドレインは中間ノードＮ２に接続される。
【００７７】
可変電流源であるＮＭＯＳトランジスタＱ３は中間ノードＮ２と接地レベルとの間に介挿され、ゲートに制御信号ＣＳＴを受ける。この制御信号ＣＳＴの電位に基づき、基準電流ＩＲを中間ノードＮ２から接地レベルにかけて供給する。
【００７８】
一方、検出用ノードＮ５にはＮＭＯＳトランジスタＱ２のドレインが接続され、ＮＭＯＳトランジスタＱ２はゲートに基準電位Ｖｒｅｆが与えられる。ＮＭＯＳトランジスタＱ２のソースは直列にダイオード接続されたトランジスタ群Ｑ１１〜Ｑ１３に接続される。そして、ＮＭＯＳトランジスタＱ１３のソースに比較電位ＶＬを受ける。
【００７９】
また、増幅器３は入力部が中間ノードＮ２に接続され、中間ノードＮ２より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００８０】
このような構成において、内部信号より基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２を流れる予備比較電流Ｉ２の電流量が制御される。基準電位Ｖｒｅｆを上昇させると予備比較電流Ｉ２の電流量が増大し、その分だけ、比較電位ＶＬに対する検出レベルが上昇する。この予備比較電流Ｉ２は検出用ノードＮ５から比較電位ＶＬ、すなわち接地レベル側に供給される。
【００８１】
ＰＭＯＳトランジスタＱ８１及びＱ８２からなるカレントミラー回路により、予備比較電流Ｉ２の電流量に比例した電流量の比較電流ＩＣが電源Ｖｃｃから中間ノードＮ２にかけて流れる。
【００８２】
したがって、比較電位ＶＬと電源Ｖｃｃとの電位差が小さく、基準電流ＩＲが比較電流ＩＣを上回る場合、中間ノードＮ２が放電され、中間ノードＮ２の電位が増幅器３の論理閾値を下回るため、増幅器３よりＬレベルのレベル検出信号ＧＥが出力される。
【００８３】
一方、比較電位ＶＬと電源Ｖｃｃとの電位差が大きく、比較電流ＩＣが基準電流ＩＲを上回る場合、中間ノードＮ２は充電され、中間ノードＮ２の電位が増幅器３の論理閾値を上回るため、増幅器３よりＨレベルのレベル検出信号ＧＥが出力される。
【００８４】
このように、レベル検出信号ＧＥのＨ，Ｌレベルにより比較電位ＶＬが所定の検出レベルであるか否かを判定することができる。この際、ＮＭＯＳトランジスタＱ２を流れる予備比較電流Ｉ２を基準電位Ｖｒｅｆによって変更することにより、比較電位ＶＬの検出レベルを変更することができる。
【００８５】
加えて、基準電流ＩＲ及び予備比較電流Ｉ２は共に、ノード（中間ノードＮ２あるいは検出用ノードＮ５）から、外部のノイズの影響を受けない接地レベル側に供給される電流となるため、基準電流ＩＲ及び予備比較電流Ｉ２それぞれの電流量は外部のノイズの影響を受けない。また、カレントミラー回路により得られる比較電流ＩＣの電流量は予備比較電流Ｉ２の電流量に精度良く比例した量となる。
【００８６】
その結果、実施の形態５の第１の態様は、基準電流ＩＲ及び比較電流ＩＣの電流量の精度を外部ノイズに対して高くすることができるため、精度の高いレベル検出信号を出力することができる。
【００８７】
＜第２の態様＞
図９はこの発明の実施の形態５の第２の態様である電位検出回路を示す回路図である。同図に示すように、ソースが共に接地レベルに接続され、ゲートを共有するＮＭＯＳトランジスタＱ９１及びＱ９２によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するＮＭＯＳトランジスタＱ９１のドレインは検出用ノードＮ５に接続され、ＮＭＯＳトランジスタＱ９２のドレインは中間ノードＮ１に接続される。
【００８８】
可変電流源であるＰＭＯＳトランジスタＱ１は中間ノードＮ２１と電源Ｖｃｃとの間に介挿され、ゲートに制御信号ＣＳＴを受ける。この制御信号ＣＳＴの電位に基づき、基準電流ＩＲを電源Ｖｃｃから中間ノードＮ１にかけて供給する。
【００８９】
一方、検出用ノードＮ５にはＰＭＯＳトランジスタＱ４のドレインが接続され、ＰＭＯＳトランジスタＱ４はゲートに基準電位Ｖｒｅｆが与えられる。ＰＭＯＳトランジスタＱ４のソースは直列にダイオード接続されたトランジスタ群Ｑ４１、Ｑ４２に接続される。そして、ＰＭＯＳトランジスタＱ４２のソースに比較電位ＶＬを受ける。
【００９０】
また、増幅器３は入力部が中間ノードＮ１に接続され、中間ノードＮ１より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００９１】
このような構成においても、第１の態様と同様、レベル検出信号ＧＥのＨ，Ｌレベルにより比較電位ＶＬが所定の検出レベルであるか否かを判定することができる。この際、ＰＭＯＳトランジスタＱ４を流れる予備比較電流Ｉ２を基準電位Ｖｒｅｆによって変更することにより、比較電位ＶＬの検出レベルを変更することができる。
【００９２】
なお、第２の態様は比較電位ＶＬの検出レベルが比較的高い場合に適しており、第１の態様は比較電位ＶＬの検出レベルが比較的低い場合に適している。
【００９３】
＜実施の形態６＞
＜第１の態様＞
図１０はこの発明の実施の形態６の第１の態様である電位検出回路を示す回路図である。同図に示すように、ソースが共に電源Ｖｃｃに接続され、ゲートを共有するＰＭＯＳトランジスタＱ８３及びＱ８４によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するＰＭＯＳトランジスタＱ８３のドレインは定電流ノードＮ６に接続され、ＰＭＯＳトランジスタＱ８４のドレインは中間ノードＮ１に接続される。
【００９４】
可変電流源であるＮＭＯＳトランジスタＱ３は定電流ノードＮ６と接地レベルとの間に介挿され、ゲートに制御信号ＣＳＴを受ける。この制御信号ＣＳＴの電位に基づき、定電流Ｉ１を定電流ノードＮ６から接地レベルにかけて供給する。
【００９５】
一方、中間ノードＮ１にはＮＭＯＳトランジスタＱ２のドレインが接続され、ＮＭＯＳトランジスタＱ２はゲートに基準電位Ｖｒｅｆが与えられる。ＮＭＯＳトランジスタＱ２のソースは直列にダイオード接続されたトランジスタ群Ｑ１１〜Ｑ１３に接続される。そして、ＮＭＯＳトランジスタＱ１３のソースに比較電位ＶＬを受ける。
【００９６】
また、増幅器３は入力部が中間ノードＮ１に接続され、中間ノードＮ１より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００９７】
このような構成において、基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２を流れる比較電流ＩＣの電流量が制御される。基準電位Ｖｒｅｆを上昇させると比較電流ＩＣの電流量が増大し、その分だけ、比較電位ＶＬに対する検出レベルが上昇する。この比較電流ＩＣは中間ノードＮ１から比較電位ＶＬ、すなわち接地レベル側に供給される。
【００９８】
一方、ＰＭＯＳトランジスタＱ８３及びＱ８４からなるカレントミラー回路により、定電流Ｉ１の電流量に比例した電流量の基準電流ＩＲが電源Ｖｃｃから中間ノードＮ１にかけて流れる。
【００９９】
したがって、実施の形態５と同様、レベル検出信号ＧＥのＨ，Ｌレベルにより比較電位ＶＬが所定の検出レベルであるか否かを判定することができる。この際、ＮＭＯＳトランジスタＱ２を流れる比較電流ＩＣを基準電位Ｖｒｅｆによって変更することにより、比較電位ＶＬの検出レベルを変更することができる。
【０１００】
加えて、定電流Ｉ１及び比較電流ＩＣは共に、ノード（定電流ノードＮ６あるいは中間ノードＮ１）から、外部のノイズの影響を受けない接地レベル側に供給される電流となるため、定電流Ｉ１及び比較電流ＩＣそれぞれの電流量は外部のノイズの影響を受けない。また、カレントミラー回路により得られる基準電流ＩＲの電流量は定電流Ｉ１の電流量に精度良く比例した量となる。
【０１０１】
その結果、基準電流ＩＲ及び比較電流ＩＣの電流量の精度を外部ノイズに対して高くすることができるため、精度の高いレベル検出信号を出力することができる。
【０１０２】
さらに加えて、定電流Ｉ１はその電流変化がほとんどないため、カレントミラー回路により得られる基準電流ＩＲの電流量変化もほとんどなく、カレントミラー回路による定電流Ｉ１から基準電流ＩＲへの変換時にノイズが発生することもない。
【０１０３】
その結果、基準電流ＩＲ及び比較電流ＩＣの電流量の精度をより一層高くすることができるため、さらに精度の高いレベル検出信号を出力することができる。
【０１０４】
＜第２の態様＞
図１１はこの発明の実施の形態６の第２の態様である電位検出回路を示す回路図である。同図に示すように、ソースが共に接地レベルに接続され、ゲートを共有するＮＭＯＳトランジスタＱ９３及びＱ９４によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するＮＭＯＳトランジスタＱ９３のドレインは定電流ノードＮ６に接続され、ＮＭＯＳトランジスタＱ９４のドレインは中間ノードＮ１に接続される。
【０１０５】
可変電流源であるＰＭＯＳトランジスタＱ１は定電流ノードＮ６と電源Ｖｃｃとの間に介挿され、ゲートに制御信号ＣＳＴを受ける。この制御信号ＣＳＴの電位に基づき、定電流Ｉ１を電源ＶｃｃからノードＮ６にかけて供給する。
【０１０６】
一方、中間ノードＮ１にはＰＭＯＳトランジスタＱ４のドレインが接続され、ＰＭＯＳトランジスタＱ４はゲートに基準電位Ｖｒｅｆが与えられる。ＰＭＯＳトランジスタＱ４のソースは直列にダイオード接続されたトランジスタＱ４１，Ｑ４２に接続される。そして、ＰＭＯＳトランジスタＱ４２のソースに比較電位ＶＬを受ける。
【０１０７】
また、増幅器３は入力部が中間ノードＮ１に接続され、中間ノードＮ１より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【０１０８】
このような構成において、第１の態様と同様、レベル検出信号ＧＥのＨ，Ｌレベルにより比較電位ＶＬが所定の検出レベルであるか否かを判定することができる。この際、ＰＭＯＳトランジスタＱ４を流れる比較電流ＩＣを基準電位Ｖｒｅｆによって変更することにより、比較電位ＶＬの検出レベルを変更することができる。
【０１０９】
加えて、定電流Ｉ１はその電流変化がほとんどないため、カレントミラー回路により得られる基準電流ＩＲの電流量変化もほとんどなく、カレントミラー回路による定電流Ｉ１から基準電流ＩＲへの変換時にノイズが発生することもない。
【０１１０】
その結果、基準電流ＩＲ及び比較電流ＩＣの電流量の精度を高くすることができるため、さらに精度の高いレベル検出信号を出力することができる。
【０１１１】
なお、第２の態様は比較電位ＶＬの検出レベルが比較的高い場合に適しており、第１の態様は比較電位ＶＬの検出レベルが比較的低い場合に適している。
【０１１２】
＜実施の形態７＞
図１２はこの発明の実施の形態７の電位検出回路を示す回路図である。同図に示すように、ソースが共に電源Ｖｃｃに接続され、ゲートを共有するＰＭＯＳトランジスタＱ８１及びＱ８２によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するＰＭＯＳトランジスタＱ８１のドレインは検出用ノードＮ５に接続され、ＰＭＯＳトランジスタＱ８２のドレインは中間ノードＮ２に接続される。
【０１１３】
検出用ノードＮ５にはＮＭＯＳトランジスタＱ２Ａのドレインが接続され、ＮＭＯＳトランジスタＱ２Ａはゲートに基準電位Ｖｒｅｆが与えられる。ＮＭＯＳトランジスタＱ２Ａのソースは直列にダイオード接続されたＮＭＯＳトランジスタ群Ｑ１１Ａ，Ｑ１２Ａに接続される。そして、ＮＭＯＳトランジスタＱ１２Ａのソースに比較電位ＶＬを受ける。
【０１１４】
中間ノードＮ２にはＮＭＯＳトランジスタＱ２Ｂのドレインが接続され、ＮＭＯＳトランジスタＱ２Ｂはゲートに基準電位Ｖｒｅｆが与えられる。ＮＭＯＳトランジスタＱ２Ｂのソースは直列にダイオード接続されたＮＭＯＳトランジスタ群Ｑ１１Ｂ，Ｑ１２Ｂに接続される。そして、ＮＭＯＳトランジスタＱ１２Ｂのソースに設定予定電位ＶＳを受ける。なお、ＮＭＯＳトランジスタＱ２ＡとＱ２Ｂ，ＮＭＯＳトランジスタＱ１１ＡとＱ１１Ｂ，ＮＭＯＳトランジスタＱ１２ＡとＱ１２Ｂとはそれぞれ同一構成で形成される。
【０１１５】
また、増幅器３は入力部が中間ノードＮ２に接続され、中間ノードＮ２より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【０１１６】
このような構成において、基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２Ａを流れる予備比較電流Ｉ２の電流量が制御される。基準電位Ｖｒｅｆを上昇させると予備比較電流Ｉ２の電流量が増大し、その分だけ、比較電位ＶＬに対する検出レベルが上昇する。この予備比較電流Ｉ２は検出用ノードＮ５から比較電位ＶＬ、すなわち接地レベル側に供給される。
【０１１７】
一方、基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２Ｂを流れる基準電流ＩＲの電流量が制御される。基準電位Ｖｒｅｆを上昇させると基準電流ＩＲの電流量が増大しする。この基準電流ＩＲは中間ノードＮ２から設定予定電位ＶＳ、すなわち接地レベル側に供給される。
【０１１８】
ＰＭＯＳトランジスタＱ８１及びＱ８２からなるカレントミラー回路により、予備比較電流Ｉ２の電流量に比例した電流量の比較電流ＩＣが電源Ｖｃｃから中間ノードＮ２にかけて流れる。
【０１１９】
したがって、実施の形態７の電位検出回路は、実施の形態５と同様、レベル検出信号ＧＥのＨ，Ｌレベルにより比較電位ＶＬが所定の検出レベルであるか否かを判定することができる。実施の形態５の電位検出回路と同様の効果を奏する。
【０１２０】
加えて、比較電位ＶＬに基づき生成される予備比較電流Ｉ２と全く同一条件で、設定予定電位ＶＳに基づき基準電流ＩＲを生成するため、設定予定電位ＶＳを変更するだけで簡単に比較電位ＶＬの検出レベルを変更することができる。
【０１２１】
＜実施の形態８＞
図１３はこの発明の実施の形態８の電位検出回路を示す回路図である。同図に示すように、ソースが共に電源Ｖｃｃに接続され、ゲートを共有するＰＭＯＳトランジスタＱ８１、Ｑ８２Ａ及びＱ８２Ｂによりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するＰＭＯＳトランジスタＱ８１のドレインは検出用ノードＮ５に接続され、ＰＭＯＳトランジスタＱ８２Ａのドレインは中間ノードＮ２Ａに接続され、ＰＭＯＳトランジスタＱ８２Ｂのドレインは中間ノードＮ２Ｂに接続される。なお、ＰＭＯＳトランジスタＱ８２Ａのゲート幅よりＰＭＯＳトランジスタＱ８２Ｂのゲート幅は大きな値に設定される。
【０１２２】
可変電流源であるＮＭＯＳトランジスタＱ３Ａ及びＱ３Ｂはそれぞれ中間ノードＮ２Ａ及びＮ２Ｂと接地レベルとの間にそれぞれ介挿され、ゲートに制御信号ＣＳＴを共通に受ける。ＮＭＯＳトランジスタＱ３Ａ及びＱ３Ｂはそれぞれ制御信号ＣＳＴの電位に基づき、基準電流ＩＲを中間ノードＮ２Ａ及びＮ２Ｂそれぞれから接地レベルにかけて供給する。
【０１２３】
一方、検出用ノードＮ５にはＮＭＯＳトランジスタＱ２のドレインが接続され、ＮＭＯＳトランジスタＱ２はゲートに基準電位Ｖｒｅｆが与えられる。ＮＭＯＳトランジスタＱ２のソースは直列にダイオード接続されたトランジスタ群Ｑ１１〜Ｑ１３に接続される。そして、ＮＭＯＳトランジスタＱ１３のソースに比較電位ＶＬを受ける。
【０１２４】
また、増幅器３Ａは入力部が中間ノードＮ２Ａに接続され、中間ノードＮ２Ａより得られる電位を増幅してレベル検出信号ＧＥ１を出力する。増幅器３Ｂは入力部が中間ノードＮ２Ｂに接続され、中間ノードＮ２Ｂより得られる電位を増幅してレベル検出信号ＧＥ２を出力する。
【０１２５】
このような構成において、基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２を流れる予備比較電流Ｉ２の電流量が制御される。
【０１２６】
そして、ＰＭＯＳトランジスタＱ８１、Ｑ８２及びＱ８３からなるカレントミラー回路により、予備比較電流Ｉ２の電流量に比例した電流量の比較電流ＩＣ１及びＩＣ２が電源Ｖｃｃから中間ノードＮ２Ａ及びＮ２Ｂにかけてそれぞれ流れる。
【０１２７】
したがって、比較電位ＶＬと電源Ｖｃｃとの電位差が十分小さく、基準電流ＩＲが比較電流ＩＣ１及びＩＣ２を上回る場合、中間ノードＮ２Ａ及びＮ２Ｂが共に放電され、中間ノードＮ２Ａ及びＮ２Ｂの電位が増幅器３Ａ及び３Ｂの論理閾値を下回るため、増幅器３Ａ及び３ＢよりＬレベルのレベル検出信号ＧＥ１及びＧＥ２が出力される。
【０１２８】
そして、比較電位ＶＬと電源Ｖｃｃとの電位差が比較的大きく、基準電流ＩＲが比較電流ＩＣ１上回り、比較電流ＩＣ２が基準電流ＩＲを上回る場合、中間ノードＮ２Ａは放電され、中間ノードＮ２Ｂが充電される。
【０１２９】
その結果、中間ノードＮ２Ａの電位が増幅器３Ａの論理閾値を下回るため、増幅器３ＡよりＬレベルのレベル検出信号ＧＥ１が出力されるとともに、中間ノードＮ２Ｂの電位が増幅器３Ｂの論理閾値を上回るため、増幅器３ＢよりＨレベルのレベル検出信号ＧＥ２が出力される。
【０１３０】
一方、比較電位ＶＬと接地レベルとの電位差が十分大きく、比較電流ＩＣ１及びＩＣ２が基準電流ＩＲを上回る場合、中間ノードＮ２Ａ及びＮＡ２は充電され、中間ノードＮ２Ａ及びＮ２Ｂの電位が増幅器３Ａ及び３Ｂの論理閾値を上回るるため、増幅器３Ａ及び３ＢよりＨレベルのレベル検出信号ＧＥ１及びＧＥ２が出力される。
【０１３１】
このように、ＰＭＯＳトランジスタＱ８２Ａのゲート幅とＰＭＯＳトランジスタＱ８２Ｂのゲート幅とを異なる値に設定して比較電流ＩＣ１と比較電流ＩＣ２との電流量を異なる量にして、レベル検出信号ＧＥ１及びＧＥ２それぞれのＨ，Ｌレベルにより比較電位ＶＬが第１及び第２の検出レベルであるか否かを同時に判定することができる。この際、ＮＭＯＳトランジスタＱ２を流れる予備比較電流Ｉ２を基準電位Ｖｒｅｆによって変更することにより、比較電位ＶＬの第１及び第２の検出レベルを変更することができる。
【０１３２】
＜実施の形態９＞
図１４はこの発明の実施の形態９である電位検出回路の増幅器３の内部構成を示す回路図である。同図に示すように、増幅器３は差動増幅回路３１、インバータ回路３２及びレベル変換回路３３から構成される。
【０１３３】
差動増幅回路３１はトランジスタＴ２１〜Ｔ２５から構成され、ソースが共に電源Ｖｃｃに接続され、ゲートを共有するＰＭＯＳトランジスタＴ２１、Ｔ２２によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するＰＭＯＳトランジスタＴ２１のドレインはＮＭＯＳトランジスタＴ２３のドレインに接続され、ＰＭＯＳトランジスタＴ２２のドレインはＮＭＯＳトランジスタＴ２４のドレインに接続される。
【０１３４】
トランジスタＴ２３のゲートには第１入力信号Ｓ１が入力され、トランジスタＴ２４のゲートには第２入力信号Ｓ２が入力される。例えば図８で示した実施の形態５の電位検出回路の場合、中間ノードＮ２より得られる信号が第１入力信号Ｓ１として与えられ、検出用ノードＮ５より得られる信号が第２入力信号Ｓ２として与えられる。
【０１３５】
トランジスタＴ２３及びＴ２４のソースは共通にノードＮ１１を介してＮＭＯＳトランジスタＴ２５のドレインに接続される。このトランジスタＴ２５のゲートに活性化信号Ｓ３が付与され、ソースが接地される。
【０１３６】
このような構成の差動増幅回路３１は、第１入力信号Ｓ１と第２入力信号Ｓ２との電位差を増幅して、その増幅信号Ｓ３１をトランジスタＴ２２のドレインより出力する。
【０１３７】
インバータ回路３２は、電源ＶｃｃとＰＭＯＳトランジスタＴ３２との間に、ＰＭＯＳトランジスタＴ３０及びＮＭＯＳトランジスタＴ３１からなるインバータ３４が設けられる。
【０１３８】
そして、トランジスタＴ３２のソースはトランジスタＴ３１のソースに接続され、ドレインは接地され、ゲートに調整用電位ＶＲ１が付与される。この調整用電位ＶＲ１は、トランジスタＴ３２のドレインの電位が差動増幅回路３１のノードＮ１１の電位と同程度かそれ以上になるように設定される。
【０１３９】
インバータ３４は入力に増幅信号Ｓ３１と受ける。この増幅信号を反転して反転増幅信号バーＳ３１を出力する。このとき、トランジスタＴ３２のドレインにより得られる電位が差動増幅回路３１のノードＮ１１の同程度に設定されるため、増幅信号Ｓ３１のＬレベルが接地レベルより幾分上昇しても、インバータ３４に余分な貫通電流を流すことなく、反転増幅信号バーＳ３１を出力することができる。
【０１４０】
レベル変換回路３３は、ＰＭＯＳトランジスタＴ２８及びＴ２９並びにＮＭＯＳトランジスタＴ２６及びＴ２７で構成される。トランジスタＴ２８及びＴ２９のソースは電源Ｖｃｃに接続され、トランジスタＴ２８のゲートはトランジスタＴ２７のドレインに接続され、トランジスタＴ２９のゲートはトランジスタＴ２６のドレインに接続される。トランジスタＴ２６のゲートに増幅信号Ｓ３１を受け、ソースは接地される。トランジスタＴ２７のゲートに反転増幅信号バーＳ３１を受け、ソースは接地される。
このような構成のレベル変換回路３３は、増幅信号Ｓ３１と反転増幅信号バーＳ３１とに基づき、トランジスタＴ２７のドレインより、Ｈレベルが電源Ｖ ｃｃ をＬレベルが接地レベルの出力信号ＯＵＴをレベル検出信号ＧＥとして出力する。
【０１４１】
＜実施の形態１０＞
図１５はこの発明の実施の形態１０である半導体集積回路の構成を示すブロック図である。同図に示すように、コマンド発生回路１１は通常電位検出回路１２あるいは特殊電位検出回路１３のうち一の回路の動作を指示するコマンド指令Ｓ１１を特殊電位検出回路１３及びマルチプレクサ１４に出力する。
【０１４２】
通常電位検出１２は、発生電圧ＶＢＢを受け、発生電圧ＶＢＢが内部で設定された検出レベルであるか否かを判定してレベル検出信号ＧＥ１をマルチプレクサ１４に出力する。通常電位検出回路１２の内部構成としては、実施の形態１〜実施の形態６で示した電位検出回路の内部構成が考えられる。
【０１４３】
特殊電位検出回路１３は、コマンド指令Ｓ１１及び発生電圧ＶＢＢとともに、外部入力端子Ｐ２を介して設定予定電位ＶＳを受け、コマンド指令Ｓ１１が特殊電位検出回路１３の動作を指示する時に活性状態となり、通常電位検出回路１２の動作を指示する時に非活性状態となる。そして、特殊電位検出回路１３は、活性状態時に、発生電圧ＶＢＢが設定予定電位ＶＳであるか否かを判定してレベル検出信号ＧＥ３をマルチプレクサ１４に出力する。特殊電位検出回路１３の内部構成としては、実施の形態７で示した電位検出回路の内部構成が考えられる。
【０１４４】
マルチプレクサ１４は、コマンド指令Ｓ１１に基づき、コマンド指令Ｓ１１が通常電位検出回路１２の動作を指示するときレベル検出信号ＧＥ１を電圧発生回路１５に出力し、コマンド指令Ｓ１１が特殊電位検出回路１３の動作を指示するときレベル検出信号ＧＥ３を電圧発生回路１５に出力する。
【０１４５】
電圧発生回路１５はレベル検出信号ＧＥ１あるいはレベル検出信号ＧＥ３に基づき、活性／非活性が制御され、活性状態時に発生電圧ＶＢＢを発生する。
【０１４６】
このような構成において、通常使用時は、通常電位検出回路１２の動作を指示するコマンド指令Ｓ１１をコマンド発生回路１１より出力させる。すると、発生電圧ＶＢＢを所定の検出レベルで判定して得られる通常電位検出回路１２のレベル検出信号ＧＥ１が電圧発生回路１５にフィードバックされる。その結果、電圧発生回路１５はレベル検出信号ＧＥ１の制御下で発生電圧ＶＢＢを発生する。このとき、特殊電位検出回路１３は非活性状態とされ、無駄な電力の消費を抑えることができる。
【０１４７】
一方、特殊使用時は、特殊電位検出回路１３の動作を指示するコマンド指令Ｓ１１をコマンド発生回路１１より出力させる。すると、発生電圧ＶＢＢを外部より得た設定予定電位ＶＳで判定して得られる特殊電位検出回路１３のレベル検出信号ＧＥ３が電圧発生回路１５にフィードバックされる。その結果、電圧発生回路１５はレベル検出信号ＧＥ３の制御下で発生電圧ＶＢＢを発生する。
【０１４８】
このように、実施の形態１０の半導体集積回路は、コマンド指令Ｓ１１により、通常電位検出回路１２及び特殊電位検出回路１３それぞれのレベル検出信号ＧＥ１及びＧＥ３のうち、一方のレベル検出信号に基づき電圧発生回路１５により発生される電圧信号を制御することができる。
【０１４９】
図１６は電圧発生回路１５の内部構成を示す回路図である。電圧発生回路１５は図１５では図示していなかったが、実際には、５つの入力信号ＩＮ１〜ＩＮ５を入力する。入力信号ＩＮ１〜ＩＮ５はそれぞれ電源ＶｃｃレベルをＨレベル、接地レベルをＬレベルおした信号である。
【０１５０】
電圧発生回路１５は、図１６に示すように、レベル変換回路１６、ＰＭＯＳトランジスタＴ１〜Ｔ３，Ｔ１２，Ｔ１３、キャパシタＣ１〜Ｃ４から構成される。レベル変換回路１６はＰＭＯＳトランジスタＴ４，Ｔ５，Ｔ８，Ｔ９、ＮＭＯＳトランジスタＴ６，Ｔ７，Ｔ１０，Ｔ１１及びインバータ１７，１８から構成される。レベル変換回路１６は電源Ｖｃｃと発生電圧ＶＢＢとを動作電源とした２つのクロックドインバータ（Ｔ４〜Ｔ７とＴ８〜Ｔ１１）を有する。
【０１５１】
図１７は電圧発生回路１５の動作を示すタイミング図である。以下、同図を参照して、電圧発生回路１５の動作を説明する。スタンバイ時は入力信号ＩＮ１〜ＩＮ５はすべてＨレベルとなり、ノードＮＯＤＥ１及びＮＯＤＥ２は接地レベルにプリチャージされる。このとき、トランジスタＴ１はオフしている。
【０１５２】
そして、活性状態となり、入力信号ＩＮ１がＬレベルに変化すると、ノードＮＯＤＥ１は−Ｖｃｃまで降圧される。一方、入力信号ＩＮ３がＬレベルに変化すると、トランジスタＴ４及びＴ１１がオンし、トランジスタＴ８がオフし、トランジスタＴ７がほとんどオフする。その後に入力信号ＩＮ４がＬレベルに変化し、トランジスタＴ５，Ｔ１０がオンし、トランジスタＴ６，Ｔ９がオフしてノードＮＯＤＥ３が（ＶＢＢ−Ｖｃｃ）になる。このとき、トランジスタＴ５及びＴ６が同時にオン状態となる期間が存在するが、既にトランジスタＴ７がほとんどオフしているため、貫通電流はほとんど流れない。
【０１５３】
そして、キャパシタＣ３のカップリングによりノードＮＯＤＥ２の電位が（−Ｖｃｃ＋ＶＢＢ）まで降圧さ、トランジスタＴ１がオン状態となり、ノードＮＯＤＥ１の電位が発生電圧ＶＢＢとして出力される。
【０１５４】
この構成では、発生電圧ＶＢＢをフィードバックして用いているため、トランジスタＴ１のゲート電位が（−Ｖｃｃ＋ＶＢＢ）まで降圧され、ソース電位ＶＢＢのトランジスタＴ１のゲート，ソース間電圧ＶＧＳは閾値電圧以上になるため、ノードＮＯＤＥ１の電位はそのまま発生電圧ＶＢＢとして出力される。また、レベル変換回路１６に入力信号ＩＮ３及びＩＮ４を用いているため貫通電流が流れず、回路の効率は高くなる。この発生電圧ＶＢＢはＤＲＡＭの基板電位などに用いることができる。
【０１５６】
＜実施の形態１１＞
図１８はこの発明の実施の形態１１である半導体集積回路の構成を示すブロック図である。同図に示すように、電位検出回路２１は半導体基板１８の基板電位Ｖ１８を受け、基板電位Ｖ１８が第１及び第２の検出レベルＤＬ１及びＤＬ２であるか否かをそれぞれ判定してレベル検出信号ＧＥ１及びＧＥ２を出力する。この電位検出回路２１の内部構成としては実施の形態８で示した電位検出回路等が考えられる。
【０１５７】
電圧発生回路２２はレベル検出信号ＧＥ２の制御下で電流駆動能力の大きい発生電圧ＶＢＢを半導体基板１８に出力し、電圧発生回路２３はレベル検出信号ＧＥ１の制御下で電流駆動能力の小さい発生電圧ＶＢＢを半導体基板１８に出力する。
【０１５８】
図１９は、実施の形態１１の半導体集積回路の動作を示す波形図である。なお、発生電圧ＶＢＢは負電位であり、第１及び第２の検出レベルも負電位でＤＬ２＞ＤＬ１の関係にある。そして、基板電位Ｖ１８を電位ＤＬ１に設定することが、この半導体集積回路の最終目標である。
【０１５９】
同図に示すように、基板電位Ｖ１８が第１及び第２の検出レベルＤＬ１及びＤＬ２を上回っている期間Ｔ１において、レベル検出信号ＧＥ１及びレベル検出信号ＧＥ２は共に活性化を指示し、電圧発生回路２２及び２３から共に発生電圧ＶＢＢを発生させ、基板電位Ｖ１８を急速に降下させる。
【０１６０】
そして、期間Ｔ２において、基板電位Ｖ１８が検出レベルＤＬ２を下回ると、レベル検出信号ＧＥ１とは活性化を指示し、レベル検出信号ＧＥ２は非活性を指示し、電圧発生回路２２は発生電圧ＶＢＢの発生を止め、電圧発生回路２３によってのみ発生電圧ＶＢＢを発生させ、半導体基板１８を緩やかに電位ＤＬ１に近づける。
【０１６１】
このように、実施の形態１１の半導体集積回路は、レベル検出信号ＧＥ１及びＧＥ２により、電圧発生回路２２及び電圧発生回路２３を活性状態にしたり、一方のみを活性状態にしたりして発生電圧ＶBBの電流駆動能力を変化させながら、早期、かつ正確に基板電位Ｖ１８を所望の設定電位に近づけることができる。
【０１６２】
【発明の効果】
この発明における請求項１記載の電位検出回路は、複数の電流変換手段のうち切替信号により選択された電流変換手段の電流変換率によって、所定の電流変換率を適宜変更することにより、比較電位の検出レベルを可変に設定することができる。
【０１６３】
さらに、基準電流供給手段により一定の基準電流を供給することにより、常に安定した検出レベルを維持することができる。
【０１６６】
また、請求項２記載の電位検出回路の選択手段は、選択信号に基づき、外部入力信号を選択して電流変換制御信号をして出力している。
【０１６７】
したがって、この電位検出回路は、通常は内部回路等の制御用として与えられる外部入力信号を電流変換制御信号として与えることができるため、外部入力信号入力用の端子数を余分に増やすことなく所定の電流変換率を外部から変更することができる。
【０１６８】
また、請求項３記載の電位検出回路の基準電流供給手段は基準電流を中間ノードと接地レベルとの間に供給し、比較電流供給手段は、比較電位を電流に変換した電流量の予備比較電流を予備比較電流用ノードと第２の電源との間に供給する予備比較電流供給手段と、予備比較電流に応答して、予備比較電流に所定の比率で比例した電流量の比較電流を第１の電源と中間ノードとの間に供給するカレントミラー手段とを備えて、予備比較電流に所定の比率で比例した電流量の比較電流と基準電流との電流量の比較によってレベル検出信号を出力させることができる。
【０１６９】
そして、基準電流及び予備比較電流は共に、第２の電源とノード（中間ノードあるいは予備比較電流用ノード）との間に供給される電流となるため、第２の電源を外部のノイズの影響を受けない接地レベルにする等により、基準電流及び予備比較電流それぞれの電流量は外部のノイズの影響を受けなくすることができる。また、カレントミラー手段により得られる比較電流の電流量は予備比較電流の電流量に精度良く比例した量となる。
【０１７０】
その結果、外部ノイズに対して基準電流及び比較電流の電流量の精度を高くすることができるため、精度の高いレベル検出信号を出力することができる。
【０１７１】
また、請求項４記載の電位検出回路の比較電流供給手段は比較電流を中間ノードと第２の電源との間に供給し、基準電流供給手段は、定電流を定電流用ノードと第２の電源との間に供給する定電流供給手段と、定電流に応答して、定電流に比例した電流量の基準電流を第１の電源と中間ノードとの間に供給するカレントミラー手段とを備えて、定電流に比例した電流量の基準電流と比較電流との電流量の比較によってレベル検出信号を出力することができる。
【０１７２】
加えて、定電流及び比較電流は共に、第２の電源とノード（中間ノードあるいは定電流用ノード）との間に供給される電流となるため、第２の電源を外部のノイズの影響を受けない接地レベルにする等により、定電流及び比較電流それぞれの電流量は外部のノイズの影響を受けなくすることができる。また、カレントミラー手段により得られる基準電流の電流量は定電流の電流量に精度良く比例した量となる。
【０１７３】
その結果、外部ノイズに対して基準電流及び比較電流の電流量の精度を高くすることができるため、精度の高いレベル検出信号を出力することができる。
【０１７４】
加えて、定電流はその電流変化がほとんどないため、カレントミラー手段により得られる基準電流の電流量変化もほとんどなく、カレントミラー手段による定電流から基準電流への変換時にノイズが発生することもない。
【０１７５】
その結果、基準電流及び比較電流の電流量の精度をより一層高くすることができるため、さらに精度の高いレベル検出信号を出力することができる。
【０１７６】
また、請求項５記載の電位検出回路の基準電流供給手段は、設定予定電位を受け、該設定予定電位を所定の電流変換率で電流に変換して得られた電流量の基準電流を供給するため、設定予定電位を変更するだけで簡単に比較電位の検出レベルを変更することができる。
【０１７７】
また、請求項６記載の電位検出回路は、第２の基準電流供給手段、第２のカレントミラー手段、第２の中間ノード及び第２のレベル検出信号出力手段を備えているため、同一の比較電位に対し、レベル検出信号と第２のレベル検出信号とを出力することができる。
【０１７８】
その結果、所定の比率と第２の比率とを異なる値に設定して比較電流と第２の比較電流との電流量を異なる量に設定することにより、同一の比較電位に対して異なる２つの検出レベルに達しているか否かを同時に判定することができる。
【０１７９】
また、請求項７記載のレベル検出信号出力手段は、第１の論理電位差を有する第１の論理Ｈレベル及び第１の論理Ｌレベルのうち、一方のレベルを増幅信号として出力する差動増幅回路と、差動増幅回路の第１の論理Ｈレベル，第１の論理Ｌレベルに適合した論理閾値で、増幅信号を論理的に反転して反転増幅信号を出力する論理反転手段と、増幅信号と反転増幅信号との比較結果に基づき、第１の論理電位差より大きい第２の論理電位差を有する第２の論理Ｈレベル及び第２の論理Ｌレベルのうち、一方のレベルをレベル検出信号として出力するレベル変換回路とを備えている。
【０１８０】
したがって、論理反転手段は差動増幅回路の第１の論理Ｈレベル，第１の論理Ｌレベルに適合した論理閾値を有するため、差動増幅回路の第１の論理電位差が小さくとも、余分に貫通電流を流すことなく反転増幅信号を出力することができる。
【０１８１】
その結果、レベル変換回路から差動増幅回路の第１の論理電位差より大きい第２の論理電位差を有するレベル検出信号を精度よく出力することができる。
【０１８２】
この発明にかかる請求項１３記載の半導体集積回路は、第１及び第２の電位検出回路を有し、電圧制御信号出力手段は、指令信号に基づき、第１の電位検出回路のレベル検出信号及び第２の電位検出回路のレベル検出信号のうち、一方のレベル検出信号を電圧制御信号として出力している。そして、電圧信号発生手段は電圧制御信号に基づき電圧信号を発生している。
【０１８３】
したがって、指令信号により、第１及び第２の電位検出回路それぞれレベル検出信号のうち、一方のレベル検出信号に基づき電圧信号発生手段により発生される電圧信号を制御することができる。
【０１８４】
この発明にかかる請求項１４記載の半導体集積回路は、比較電位に基づきレベル検出信号と第２のレベル検出信号とを出力するの電位検出回路と、レベル検出信号に基づき活性／非活性が制御され、第１の電流駆動能力で第１の電圧を発生する第１の電圧発生手段と、第２のレベル検出信号に基づき活性／非活性が制御され、第２の電流駆動能力で第２の電圧を発生する第２の電圧発生手段とを備え、前記第１及び第２の電圧のうち少なくとも一つの電圧により前記基板の電位が設定され、前記基板の電位を前記電位検出回路の前記比較電位としている。
【０１８５】
したがって、レベル検出信号及び第２のレベル検出信号により、第１及び第２の電圧発生手段を共に活性状態にしたり、一方のみを活性状態にしたりして基板に与える電圧の電流駆動能力を変化させがら、早期、かつ正確に基板の電位を所望の設定電位に設定することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１の電位検出回路の構成を示す回路図である。
【図２】この発明の実施の形態１の電位検出回路の他の構成を示す回路図である。
【図３】この発明の実施の形態２の電位検出回路の構成を示す回路図である。
【図４】この発明の実施の形態３の第１の態様の電位検出回路の構成を示す回路図である。
【図５】この発明の実施の形態３の第２の態様の電位検出回路の構成を示す回路図である。
【図６】この発明の実施の形態３の第３の態様の電位検出回路の構成を示す回路図である。
【図７】この発明の実施の形態４の電位検出回路の構成を示す回路図である。
【図８】この発明の実施の形態５の第１の態様の電位検出回路の構成を示す回路図である。
【図９】この発明の実施の形態５の第２の態様の電位検出回路の構成を示す回路図である。
【図１０】この発明の実施の形態６の第１の態様の電位検出回路の構成を示す回路図である。
【図１１】この発明の実施の形態６の第２の態様の電位検出回路の構成を示す回路図である。
【図１２】この発明の実施の形態７の電位検出回路の構成を示す回路図である。
【図１３】この発明の実施の形態８の電位検出回路の構成を示す回路図である。
【図１４】この発明の実施の形態９である電位検出回路の増幅器の内部構成を示す回路図である。
【図１５】この発明の実施の形態１０である半導体集積回路の内部構成を示すブロック図である。
【図１６】図１５の電圧発生回路の内部構成を示す回路図である。
【図１７】図１６の電圧発生回路の動作を示すタイミング図である。
【図１８】この発明の実施の形態１１である半導体集積回路の内部構成を示すブロック図である。
【図１９】図１８の半導体集積回路の動作を示すタイミング図である。
【図２０】従来の電位検出回路の構成を示す回路図である。
【符号の説明】
１ 定電流源、２ 可変抵抗、３ 増幅器、４ 可変電流源。
【発明の属する技術分野】
この発明は検出電位が所定の検出レベルに達しているか否かを判定する電位検出回路に関する。
【０００２】
【従来の技術】
図２０は、従来の電位検出回路の構成を示す回路図である。比較電位ＶＬと接地レベル間に直列に接続されたＰＭＯＳトランジスタ６ａ〜６ｄと、インバータ７とを備える。トランジスタ６ａ〜６ｄはそれぞれダイオード接続されている。インバータ７は、ＰＭＯＳトランジスタ７ａとＮＭＯＳトランジスタ７ｂとから構成される。そして、比較電位ＶＬから３段目のトランジスタ６ｃのドレインであるノードＮＡにインバータ７の入力（トランジスタ７ａ，７ｂのゲート）に接続される。
【０００３】
この電位検出回路においては、ノードＮＡの電位がインバータ７の論理閾値よりも低いと、ノードＮＢよりＨレベルのレベル検出信号ＧＥが生成される。一方、ノードＮＡの電位がインバータ７の論理閾値よりも高くなると、Ｌレベルのレベル検出信号ＧＥが生成される。
【０００４】
【発明が解決しようとする課題】
従来の電位検出回路は以上のように構成されており、電源電位Ｖｃｃが変動に伴いインバータ７の論理閾値が変動するため、安定したレベル検出信号ＧＥを得ることができないという問題点があった。
【０００５】
また、比較電位ＶＬがダイオード接続された３つのトランジスタ６ａ〜６ｃを介してノードＮＡに与えられるため、比較電位ＶＬに対する検出レベルの調整を行うことができないという問題点があった。
【０００６】
また、比較電位ＶＬがダイオード接続された３つのトランジスタ６ａ〜６ｃを介してノードＮＡに与えられるため、動作温度が変動してもこの電位検出回路の検出レベルが変動するという問題点もあった。これは、動作温度が変動すると、トランジスタ６ａ〜６ｃの閾値電圧が変動するからである。この電位検出回路では３つのトランジスタが直列に接続されているため、トランジスタの閾値電圧の変動は３倍に増幅される。
【０００７】
この発明は上記問題点を解決するためになされたもので、安定した検出レベルを有し、かつ比較レベルの調整が可能な電位検出回路を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る請求項１記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、前記比較電流供給手段は、前記中間ノードに対して互いに並列に設けれ、互いの電流変換率が異なる複数の電流変換手段を備え、前記複数の電流変換手段は切替信号によって選択され、前記複数の電流変換手段のうち選択された電流変換手段の電流変換率によって前記所定の電流変換率が決定する。
【００１１】
この発明に係る請求項２記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、前記所定の電流変換率は電流変換制御信号に基づき変化し、外部入力信号を受ける外部入力端子と、前記外部入力端子を介して前記外部入力信号を受けるとともに、選択信号を受け、該選択信号に基づき、前記外部入力信号を選択して前記電流変換制御信号として出力する選択手段とをさらに備える。
【００１２】
この発明に係る請求項３記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、前記電位検出回路は第１及び第２の電源に接続され、前記基準電流供給手段は前記基準電流を前記中間ノードと前記第２の電源との間に供給し、前記比較電流供給手段は、予備比較電流用ノードと、前記比較電位を受け、該比較電位を電流に変換した電流量の予備比較電流を前記予備比較電流用ノードと前記第２の電源との間に供給する予備比較電流供給手段と、前記予備比較電流に応答して、前記予備比較電流に所定の比率で比例した電流量の前記比較電流を前記第１の電源と前記中間ノードとの間に供給するカレントミラー手段とを備える。
【００１３】
この発明に係る請求項４記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、前記電位検出回路は第１及び第２の電源に接続され、前記比較電流供給手段は前記比較電流を前記中間ノードと前記第２の電源との間に供給し、前記基準電流供給手段は、定電流用ノードと、定電流を前記定電流用ノードと前記第２の電源との間に供給する定電流供給手段と、前記定電流に応答して、前記定電流に比例した電流量の前記基準電流を前記第１の電源と前記中間ノードとの間に供給するカレントミラー手段とを備える。
【００１４】
この発明に係る請求項５記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、前記基準電流供給手段は、設定予定電位を受け、該設定予定電位を前記所定の電流変換率と同一の電流変換率で電流に変換して前記基準電流を供給する。
【００１５】
また、請求項６記載の電位検出回路のように、第２の基準電流を供給する第２の基準電流供給手段と、前記予備比較電流に応答して、前記予備比較電流に第２の比率で比例した電流量の第２の比較電流を供給する第２のカレントミラー手段と、前記第２の基準電流供給手段と前記第２のカレントミラー手段との間に、前記第２の基準電流及び前記第２の比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた第２の中間ノードと、前記第２の中間ノードに得られる電位に基づき第２のレベル検出信号を出力する第２のレベル検出信号出力手段とをさらに備えてもよい。
【００１６】
また、請求項７記載の電位検出回路のように、前記レベル検出信号出力手段は、第１の入力が前記中間ノードに接続され、前記第２の入力に基準電圧を受け、前記第１及び第２の入力よりそれぞれ得られる電圧の差に基づき、第１の論理電位差を有する第１の論理Ｈレベル及び第１の論理Ｌレベルのうち、一方のレベルを増幅信号として出力する差動増幅回路と、前記増幅信号を受け、前記差動増幅回路の前記第１の論理Ｈレベル，前記第１の論理Ｌレベルに適合した論理閾値で、前記増幅信号を論理的に反転して反転増幅信号を出力する論理反転手段と、前記増幅信号と前記反転増幅信号とを受け、両者の比較結果に基づき、前記第１の論理電位差より大きい第２の論理電位差を有する第２の論理Ｈレベル及び第２の論理Ｌレベルのうち、一方のレベルを前記レベル検出信号として出力するレベル変換回路とを備えてもよい。
この発明に係る請求項８記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は、一方電極が前記中間ノード側で接続され、前記所定の電流変換率を有する第１のＭＯＳトランジスタを含み、前記所定の電流変換率は可変設定可能である。
また、請求項９記載の電位検出回路のように、前記第１のＭＯＳトランジスタの他方電極より得られる電位が前記比較電位となってもよい。
また、請求項１０記載の電位検出回路のように、前記比較電流供給手段は、一方電極が前記第１のＭＯＳトランジスタの他方電極側で接続される第２のＭＯＳトランジスタをさらに備え、前記第２のＭＯＳトランジスタの他方電極より得られる電位が前記比較電位となってもよい。
さらに、請求項１１記載の電位検出回路のように、前記比較電流供給手段は、 一方電極が前記第１のＭＯＳトランジスタの他方電極側で接続される第２のＭＯＳトランジスタをさらに含み、前記第２のＭＯＳトランジスタの制御電極より得られる電位が前記比較電位となってもよい。
この発明に係る請求項１２記載の電位検出回路は、比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段は、一方電極が前記中間ノードに接続され、制御電極に固定電位を受けるＭＯＳトランジスタと、一端が前記ＭＯＳトランジスタの他方電極に接続され、所定の制御信号を受け、前記所定の電流変換率は前記所定の制御信号に基づき変化する電流変換手段とを備える。
【００１７】
この発明に係る請求項１３記載の半導体集積回路は、電圧制御信号を受け、該電圧制御信号に基づき電圧信号を発生する電圧信号発生手段と、前記電圧信号の電位を比較電位とし、該比較電位が所定の検出レベルに達しているか否かを判定する第１及び第２の電位検出回路とを備え、前記第１及び第２の電位検出回路はそれぞれ、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段の前記所定の電流変換率は可変に設定可能であり、前記第２の電位検出回路の前記基準電流供給手段は、設定予定電位をさらに受け、該設定予定電位を前記所定の電流変換率で電流に変換して得られた電流量の前記基準電流を供給し、指令信号を受け、該指令信号に基づき、前記第１の電位検出回路のレベル検出信号及び前記第２の電位検出回路のレベル検出信号のうち、一方のレベル検出信号を前記電圧制御信号として出力する電圧制御信号出力手段をさらに備えて構成される。
【００１８】
この発明に係る請求項１４記載の半導体集積回路は、請求項６記載の電位検出回路と、前記レベル検出信号に基づき活性／非活性が制御され、活性状態時に第１の電流駆動能力で第１の電圧を発生する第１の電圧発生手段と、前記第２のレベル検出信号に基づき活性／非活性が制御され、活性状態時に前記第１の駆動能力より大きい第２の電流駆動能力で第２の電圧を発生する第２の電圧発生手段と、前記第１及び第２の電圧を受ける基板とを備え、前記第１及び第２の電圧のうち少なくとも一つの電圧により前記基板の電位が設定され、前記基板の電位を前記電位検出回路の前記比較電位とする。
【００１９】
【発明の実施の形態】
＜実施の形態１＞
図１はこの発明の実施の形態１である電位検出回路の構成を示す回路図である。電位検出回路は比較電位ＶＬが所定の比較レベルに達しているか否かを判定する回路である。
【００２０】
図１の（ａ）に示すように、定電流源１は電源Ｖｃｃ，中間ノードＮ１間に設けられ、定電流である基準電流ＩＲを電源Ｖｃｃから中間ノードＮ１にかけて供給する。可変抵抗２は中間ノードＮ１，比較電位ＶＬ間に設けられ、その抵抗値を可変に設定することができる。この可変抵抗２を流れる電流が比較電流ＩＣとなる。増幅器３は入力部が中間ノードＮ１に接続され、中間ノードＮ１より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００２１】
このような構成において、比較電位ＶＬと電源Ｖｃｃとの電位差が小さく、基準電流ＩＲが比較電流ＩＣを上回る場合、中間ノードＮ１が充電され、中間ノードＮ１の電位が増幅器３の論理閾値を上回るため、増幅器３よりＨレベルのレベル検出信号ＧＥが出力される。
【００２２】
一方、比較電位ＶＬと電源Ｖｃｃとの電位差が大きく、比較電流ＩＣが基準電流ＩＲを上回る場合、中間ノードＮ１は放電され、中間ノードＮ１の電位が増幅器３の論理閾値を下回るため、増幅器３よりＬレベルのレベル検出信号ＧＥが出力される。
【００２３】
このように、レベル検出信号ＧＥのＨ，Ｌレベルにより比較電位ＶＬが所定の検定レベルであるか否かを判定することができる。この際、可変抵抗２の抵抗値を変更して比較電位ＶＬに対する比較電流ＩＣへの電流変換率を変更することにより、比較レベルを変更することができる。
【００２４】
図１の（ｂ）に示すように、定電流源１は接地レベル，中間ノードＮ２間に設けられ、定電流である基準電流ＩＲを中間ノードＮ２から接地レベルにかけて供給する。可変抵抗２は中間ノードＮ２，比較電位ＶＬ間に設けられ、その抵抗値を可変に設定することができる。この可変抵抗２を流れる電流が比較電流ＩＣとなる。増幅器３は入力部が中間ノードＮ２に接続され、中間ノードＮ２より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００２５】
このような構成において、比較電位ＶＬと接地レベルとの電位差が小さく、基準電流ＩＲが比較電流ＩＣを上回る場合、中間ノードＮ２が放電され、中間ノードＮ２の電位が増幅器３の論理閾値を下回るため、増幅器３よりＬレベルのレベル検出信号ＧＥが出力される。
【００２６】
一方、比較電位ＶＬと接地レベルとの電位差が大きく、比較電流ＩＣが基準電流ＩＲを上回る場合、中間ノードＮ２は充電され、中間ノードＮ２の電位が増幅器３の論理閾値を上回るため、増幅器３よりＨレベルのレベル検出信号ＧＥが出力される。
【００２７】
このように、レベル検出信号ＧＥのＨ，Ｌレベルにより比較電位ＶＬが所定の検出レベルであるか否かを判定することができる。この際、可変抵抗２の抵抗値を変更して比較電位ＶＬに対する比較電流ＩＣへの電流変換率を変更することにより、比較電位ＶＬの検出レベルを変更することができる。
【００２８】
上記したように、実施の形態１の電位検出回路の可変抵抗２は、比較電位ＶＬを電流に変換する抵抗値を可変に設定することができるため、可変抵抗２の抵抗値を適宜変更することにより、比較電位ＶＬの検出レベルを変更することができる。
【００２９】
また、電源電位Ｖｃｃが変動しても、電源Ｖｃｃ，中間ノードＮ１間あるいは中間ノードＮ２，接地レベル間に供給される基準電流ＩＲは一定であるため、その検出レベルは安定している。
【００３０】
なお、図１の（ａ）で示した可変抵抗２に置き換えて、図２の（ａ）に示すように、ゲートに基準電位Ｖｒｅｆを受け、ドレインが中間ノードＮ１に接続され、ソースに比較電位ＶＬを受けるＮＭＯＳトランジスタＱ２を用いてもよい。この場合、基準電位Ｖｒｅｆの上昇に伴い比較電位ＶＬの検出レベルが上昇し、基準電位Ｖｒｅｆの下降に伴い比較電位ＶＬの検出レベルが下降する。
【００３１】
同様に、図１の（ｂ）で示した可変抵抗２に置き換えて、図２の（ｂ）に示すように、ゲートに基準電位Ｖｒｅｆを受け、ドレインが中間ノードＮ２に接続され、ソースに比較電位ＶＬを受けるＰＭＯＳトランジスタＱ４を用いてもよい。この場合、基準電位Ｖｒｅｆの上昇に伴い比較電位ＶＬの検出レベルが上昇し、基準電位Ｖｒｅｆの下降に伴い比較電位ＶＬの検出レベルが下降する。
【００３２】
＜実施の形態２＞
図３はこの発明の実施の形態２である電位検出回路の構成を示す回路図である。
【００３３】
図３の（ａ）に示すように、可変電流源４は電源Ｖｃｃ，中間ノードＮ１間に設けられ、基準電流ＩＲを電源Ｖｃｃから中間ノードＮ１にかけて供給する。この基準電流ＩＲの電流量を可変に設定することができる。可変抵抗２は中間ノードＮ１，比較電位ＶＬ間に設けられ、その抵抗値を可変に設定することができる。増幅器３は入力部が中間ノードＮ１に接続され、中間ノードＮ１より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００３４】
図３の（ｂ）に示すように、可変電流源４は接地レベル，中間ノードＮ２間に設けられ、基準電流ＩＲを中間ノードＮ２から接地レベルにかけて供給する。可変抵抗２は中間ノードＮ２，比較電位ＶＬ間に設けられ、その抵抗値を可変に設定することができる。この基準電流ＩＲの電流量を可変に設定することができる。増幅器３は入力部が中間ノードＮ２に接続され、中間ノードＮ２より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００３５】
このような構成において、実施の形態２の電位検出回路は、実施の形態１と同様に、レベル検出信号ＧＥのＨ，Ｌレベルにより比較電位ＶＬが所定の検定レベルであるか否かを判定することができる。この際、可変抵抗２の抵抗値を変更して比較電位ＶＬに対する比較電流ＩＣへの電流変換率を変更したり、可変電流源４の基準電流ＩＲの電流量を変更することにより、比較電位ＶＬの検出レベルを変更することができる。
【００３６】
＜実施の形態３＞
＜第１の態様＞
図４はこの発明の実施の形態３による第１の態様の電位検出回路の構成を示す回路図である。同図に示すように、可変電流源であるＰＭＯＳトランジスタＱ１は電源Ｖｃｃ，中間ノードＮ１との間に介挿され、ゲートに制御信号ＣＳＴを受ける。この制御信号ＣＳＴの電位に基づき、基準電流ＩＲを電源Ｖｃｃから中間ノードＮ１にかけて供給する。
【００３７】
一方、中間ノードＮ１にはＮＭＯＳトランジスタＱ２のドレインが接続され、ＮＭＯＳトランジスタＱ２はゲートに基準電位Ｖｒｅｆが与えられる。ＮＭＯＳトランジスタＱ２のソースは直列にダイオード接続されたＮＭＯＳトランジスタ群Ｑ１１〜Ｑ１４に接続されるともに、ＮＭＯＳトランジスタＱ２０を介してダイオード接続されたＮＭＯＳトランジスタ群Ｑ２１，Ｑ２２に接続されるとともに、ＮＭＯＳトランジスタＱ３０を介してダイオード接続されたＮＭＯＳトランジスタＱ３１に接続される。
【００３８】
そして、ＮＭＯＳトランジスタＱ１４のソース、ＮＭＯＳトランジスタＱ２２のソース及びＮＭＯＳトランジスタＱ３１のソースに比較電位ＶＬが与えられる。また、ＮＭＯＳトランジスタＱ１４に対して並列にＮＭＯＳトランジスタＱ１０が接続される。ＮＭＯＳトランジスタＱ１０、Ｑ２０，Ｑ３０のゲートには切替信号ＳＷ１〜ＳＷ３がそれぞれ付与される。ダイオード接続されたＮＭＯＳトランジスタＱ１１〜Ｑ１４，Ｑ２１，Ｑ２２，Ｑ３１それぞれの閾値電圧は同一であり、制御用トランジスタＱ１０，Ｑ２０，Ｑ３０それぞれのオン状態時の抵抗成分は“０”とする。
【００３９】
また、増幅器３は入力部が中間ノードＮ１に接続され、中間ノードＮ１より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００４０】
このような構成において、内部より基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２を流れる電流量が制御される。基準電位Ｖｒｅｆを上昇させるとＮＭＯＳトランジスタＱ２を流れる電流量が増大し、その分だけ、ノードＮ３の電位Ｖ３の検出レベルが上昇する。同様に、基準電位Ｖｒｅｆを下降させると電位Ｖ３の検出レベルが下降する。
【００４１】
また、電位Ｖ３と比較電位ＶＬとの電位差（Ｖ３−ＶＬ）は、切替信号ＳＷ１〜ＳＷ３により決定される。すなわち、切替信号ＳＷ１〜ＳＷ３をそれぞれＨ，Ｌ，Ｌレベルにすれば、ＮＭＯＳトランジスタＱ１０がオンし、ＮＭＯＳトランジスタＱ２０及びＱ３０がオフし、４個のダイオード直列接続ＮＭＯＳトランジスタＱ１１〜Ｑ１４の電圧降下分が電位差（Ｖ３−ＶＬ）となる。
【００４２】
また、切替信号ＳＷ１〜ＳＷ３をそれぞれＬ，Ｌ，Ｌレベルにすれば、ＮＭＯＳトランジスタＱ１０、Ｑ２０及びＱ３０がオフし、３個のダイオード直列接続ＮＭＯＳトランジスタＱ１１〜Ｑ１３の電圧降下分が電位差（Ｖ３−ＶＬ）となる。
【００４３】
また、切替信号ＳＷ１〜ＳＷ３をＬ，Ｈ，Ｌレベルにすれば、ＮＭＯＳトランジスタＱ２０がオンし、ＮＭＯＳトランジスタＱ１０及びＱ３０がオフし、２個のダイオード直列接続ＮＭＯＳトランジスタＱ２１，Ｑ２２の電圧降下分の電位差が電位差（Ｖ３−ＶＬ）となる。
【００４４】
また、切替信号ＳＷ１〜ＳＷ３をＬ，Ｌ，Ｈレベルにすれば、ＮＭＯＳトランジスタＱ３０がオンし、ＮＭＯＳトランジスタＱ１０及びＱ２０がオフし、１個のダイオード接続ＮＭＯＳトランジスタＱ３１の電圧降下分の電位差が電位差（Ｖ３−ＶＬ）となる。
【００４５】
このように、実施の形態３の第１の態様は、切替信号ＳＷ１〜ＳＷ３により、比較電位ＶＬに対する電位Ｖ３のバイアス電位（Ｖ３−ＶＬ）の設定を行い、かつ基準電位Ｖｒｅｆを受けるＮＭＯＳトランジスタＱ２により、電位Ｖ３に対する検出レベルの調整を行うことにより、最終的に比較電位ＶＬの検出レベルを変更することができる。
【００４６】
＜第２の態様＞
図５はこの発明の実施の形態３による第２の態様の電位検出回路の構成を示す回路図である。同図に示すように、可変電流源であるＰＭＯＳトランジスタＱ１は電源Ｖｃｃ，中間ノードＮ１との間に介挿され、ゲートに制御信号ＣＳＴを受ける。この制御信号ＣＳＴの電位に基づき、基準電流ＩＲを電源Ｖｃｃから中間ノードＮ１にかけて供給する。
【００４７】
一方、中間ノードＮ１にはＮＭＯＳトランジスタＱ２のドレインが接続され、ＮＭＯＳトランジスタＱ２はゲートに基準電位Ｖｒｅｆが与えられる。ＮＭＯＳトランジスタＱ２のソースは直列に接続されたＰＭＯＳトランジスタ群Ｑ４１〜Ｑ４４に接続されるともに、ＮＭＯＳトランジスタＱ５０を介して直列に接続されたＰＭＯＳトランジスタ群Ｑ５１，Ｑ５２に接続されるとともに、ＮＭＯＳトランジスタＱ６０を介してＰＭＯＳトランジスタＱ６１に接続される。
【００４８】
そして、ＰＭＯＳトランジスタＱ４４のドレイン、ＰＭＯＳトランジスタＱ５２のドレイン及びＰＭＯＳトランジスタ６１のドレインは接地され、トランジスタ群Ｑ４１〜Ｑ４４、Ｑ５１，Ｑ５２及びＱ６１のゲートには比較電位ＶＬが与えられる。
【００４９】
また、ＰＭＯＳトランジスタＱ４４に対して並列にＮＭＯＳトランジスタＱ４０が接続される。ＮＭＯＳトランジスタＱ４０、Ｑ５０，Ｑ６０のゲートには切替信号ＳＷ１１〜ＳＷ１３がそれぞれ付与される。直列接続されたＰＭＯＳトランジスタＱ４１〜Ｑ４４，Ｑ５１，Ｑ５２，Ｑ６１はそれぞれ同一構成であり、制御用トランジスタＱ４０，Ｑ５０，Ｑ６０それぞれのオン状態時の抵抗成分は無視できる。
【００５０】
また、増幅器３は入力部が中間ノードＮ１に接続され、中間ノードＮ１より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００５１】
このような構成において、内部より基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２を流れる電流量が制御される。基準電位Ｖｒｅｆを上昇させるとＮＭＯＳトランジスタＱ２を流れる電流量が増大し、その分だけ、ノードＮ３の電位Ｖ３の検出レベルが上昇する。同様に、基準電位Ｖｒｅｆを下降させると電位Ｖ３の検出レベルが下降する。
【００５２】
各ＰＭＯＳトランジスタＱ４１〜Ｑ４４、Ｑ５１，Ｑ５２及びＱ６１それぞれのオン抵抗値はゲートに入力される比較電位ＶＬによって決定する。すなわち、比較電位ＶＬが低い程、その抵抗値は低くなる。ここで、ゲートに比較電位ＶＬを付与したときのＰＭＯＳトランジスタのオン抵抗値をＲＬとする。
【００５３】
さらに、ノードＮ３と接地レベルとの間に挿入される抵抗値Ｒ３は、切替信号ＳＷ１１〜ＳＷ１３により決定される。すなわち、切替信号ＳＷ１１〜ＳＷ１３をそれぞれＨ，Ｌ，Ｌレベルにすれば、ＮＭＯＳトランジスタＱ４０がオンし、ＮＭＯＳトランジスタＱ５０及びＱ６０がオフし、４個の直列接続ＰＭＯＳトランジスタＱ４１〜Ｑ４４が選択され、抵抗値Ｒ３＝４・ＲＬとなる。
【００５４】
また、切替信号ＳＷ１１〜ＳＷ１３をそれぞれＬ，Ｌ，Ｌレベルにすれば、ＮＭＯＳトランジスタＱ４０、Ｑ５０及びＱ６０がオフし、３個の直列接続ＰＭＯＳトランジスタＱ４１〜Ｑ４３が選択され、抵抗値Ｒ３＝３・ＲＬとなる。
【００５５】
また、切替信号ＳＷ１１〜ＳＷ１３をＬ，Ｈ，Ｌレベルにすれば、ＮＭＯＳトランジスタＱ５０がオンし、ＮＭＯＳトランジスタＱ４０及びＱ６０がオフし、２個の直列接続ＰＭＯＳトランジスタＱ５１，Ｑ５２が選択され、抵抗値Ｒ３＝２・ＲＬとなる。
【００５６】
また、切替信号ＳＷ１１〜ＳＷ１３をＬ，Ｌ，Ｈレベルにすれば、ＮＭＯＳトランジスタＱ６０がオンし、ＮＭＯＳトランジスタＱ４０及びＱ５０がオフし、１個のＰＭＯＳトランジスタＱ６１が選択され、抵抗値Ｒ３＝ＲＬとなる。
【００５７】
このように、実施の形態３の第２の態様は、比較電位ＶＬによりノードＮ３と接地レベル間の各ＰＭＯＳトランジスタのオン抵抗値ＲＬを決定し、切替信号ＳＷ１１〜ＳＷ１３により、ノードＮ３と接地レベル間の抵抗値Ｒ３の設定を行い、かつ基準電位Ｖｒｅｆを受けるＮＭＯＳトランジスタＱ２により、電位Ｖ３に対する検出レベルの調整を行うことにより、比較電位ＶＬの検出レベルを変更することができる。ただし、比較電位ＶＬは負電位に限定される。
【００５８】
＜第３の態様＞
図６はこの発明の実施の形態３による第３の態様の電位検出回路の構成を示す回路図である。同図に示すように、可変電流源であるＮＭＯＳトランジスタＱ３は接地レベル，中間ノードＮ２との間に介挿され、ゲートに制御信号ＣＳＴを受ける。この制御信号ＣＳＴの電位に基づき、基準電流ＩＲを中間ノードＮ２から接地レベルにかけて供給する。
【００５９】
一方、中間ノードＮ２にはＰＭＯＳトランジスタＱ４のドレインが接続され、ＰＭＯＳトランジスタＱ４はゲートに基準電位Ｖｒｅｆが与えられる。ＰＭＯＳトランジスタＱ４のソースは直列に接続されたＰＭＯＳトランジスタ群Ｑ４１〜Ｑ４４に接続されるともに、ＮＭＯＳトランジスタＱ５０を介して直列に接続されたＰＭＯＳトランジスタ群Ｑ５１，Ｑ５２に接続されるとともに、ＮＭＯＳトランジスタＱ６０を介してＰＭＯＳトランジスタＱ６１に接続される。
【００６０】
そして、ＰＭＯＳトランジスタＱ４４のドレイン、ＰＭＯＳトランジスタＱ５２のドレイン及びＰＭＯＳトランジスタ６１のドレインは電源Ｖｃｃに接続され、トランジスタ群Ｑ４１〜Ｑ４４、Ｑ５１，Ｑ５２及びＱ６１のゲートには比較電位ＶＬが与えられる。
【００６１】
また、ＰＭＯＳトランジスタＱ４４に対して並列にＮＭＯＳトランジスタＱ４０が接続される。ＮＭＯＳトランジスタＱ４０、Ｑ５０，Ｑ６０のゲートには切替信号ＳＷ１１〜ＳＷ１３がそれぞれ付与される。直列接続されたＮＭＯＳトランジスタＱ４１〜Ｑ４４，Ｑ５１，Ｑ５２，Ｑ６１はそれぞれ同一構成であり、制御用トランジスタＱ４０，Ｑ５０，Ｑ６０それぞれのオン状態時の抵抗成分は無視できる。
【００６２】
また、増幅器３は入力部が中間ノードＮ２に接続され、中間ノードＮ２より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００６３】
このような構成において、内部より基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＰＭＯＳトランジスタＱ４を流れる電流量が制御される。基準電位Ｖｒｅｆを下降させるとＰＭＯＳトランジスタＱ４を流れる電流量が増大し、その分だけ、ノードＮ４の電位Ｖ４の検出レベルが上昇する。同様に、基準電位Ｖｒｅｆを上昇させると電位Ｖ４の検出レベルが下降する。
【００６４】
各ＰＭＯＳトランジスタＱ４１〜Ｑ４４、Ｑ５１，Ｑ５２及びＱ６１それぞれのオン抵抗値はゲートに入力される比較電位ＶＬによって決定する。すなわち、比較電位ＶＬが低い程、その抵抗値は低くなる。ここで、ゲートに比較電位ＶＬを付与したときのＰＭＯＳトランジスタのオン抵抗値をＲＬとする。
【００６５】
このように、実施の形態３の第３の態様は、比較電位ＶＬによりノードＮ４と電源Ｖｃｃ間の各ＰＭＯＳトランジスタのオン抵抗値ＲＬを決定し、切替信号ＳＷ１１〜ＳＷ１３により、ノードＮ４と電源Ｖｃｃ間の抵抗値Ｒ３の設定を行い、かつ基準電位Ｖｒｅｆを受けるＰＭＯＳトランジスタＱ４により、電位Ｖ４に対する検出レベルの調整を行うことにより、比較電位ＶＬの検出レベルを変更することができる。しかも、比較電位ＶＬは電源Ｖｃｃ以下であればよい。
【００６６】
なお、実施の形態３の第１〜第３の態様の構成それぞれについて、トランジスタの導電型式を逆にして、電源Ｖｃｃと接地レベルを置き換えることにより、電源Ｖｃｃより高い電位の比較電位ＶＬを検出するように構成することもできる。
【００６７】
＜実施の形態４＞
図７はこの発明の実施の形態４である電位検出回路を示す回路図である。同図に示すように、可変電流源であるＰＭＯＳトランジスタＱ１は電源Ｖｃｃ，中間ノードＮ１との間に介挿され、ゲートに制御信号ＣＳＴを受ける。この制御信号ＣＳＴの電位に基づき、基準電流ＩＲを電源Ｖｃｃから中間ノードＮ１にかけて供給する。
【００６８】
一方、中間ノードＮ１にはＮＭＯＳトランジスタＱ２のドレインが接続され、ＮＭＯＳトランジスタＱ２はゲートに基準電位Ｖｒｅｆが与えられる。ＮＭＯＳトランジスタＱ２のソースは直列にダイオード接続されたトランジスタ群Ｑ１１〜Ｑ１３に接続される。そして、ＮＭＯＳトランジスタＱ１３のソースに比較電位ＶＬを受ける。
【００６９】
また、増幅器３は入力部が中間ノードＮ１に接続され、中間ノードＮ１より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００７０】
また、ＮＭＯＳトランジスタＱ２のゲートはＮＭＯＳトランジスタＱ７１を介して信号入力パッドＰ１にも接続される。信号入力パッドＰ１はＮＭＯＳトランジスタＱ７２を介して内部回路にも接続される。そして、ＮＭＯＳトランジスタＱ７１のゲートには切替信号ＳＡが付与され、ＮＭＯＳトランジスタＱ７２のゲートには反転切替信号バーＳＡが付与される。
【００７１】
通常動作時は、切替信号ＳＡはＬレベルとなり、ＮＭＯＳトランジスタＱ７１はオフし、ＮＭＯＳトランジスタＱ７２はオンする。そして、信号入力パッドＰ１には、内部回路の回路動作制御用の外部入力信号が与えられ、この外部入力信号がＮＭＯＳトランジスタＱ７２を介して内部回路に与えられる。
【００７２】
このとき、内部信号より基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２を流れる電流量が制御される。基準電位Ｖｒｅｆを上昇させるとＮＭＯＳトランジスタＱ２を流れる電流量が増大し、その分だけ、比較電位ＶＬに対する検出レベルが上昇する。
【００７３】
外部制御動作時は、切替信号ＳＡはＨレベルとなり、ＮＭＯＳトランジスタＱ７１はオンし、ＮＭＯＳトランジスタＱ７２はオフする。そして、信号入力パッドＰ１には、基準電位Ｖｒｅｆ設定用の外部入力信号が与えられ、この外部入力信号がＮＭＯＳトランジスタＱ７１を介してＮＭＯＳトランジスタＱ２のゲートに付与される。
【００７４】
このとき、外部入力信号の駆動能力を内部信号より十分大きく設定することにより、外部入力信号より基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２を流れる電流量が制御される。
【００７５】
したがって、通常は内部回路の回路動作制御として与えられる外部入力信号を基準電位Ｖｒｅｆの設定の制御信号として与えることができるため、外部入力信号入力用の端子数を余分に増やすことなく、ＮＭＯＳトランジスタＱ２を流れる電流量を変更することができる。
【００７６】
＜実施の形態５＞
＜第１の態様＞
図８はこの発明の実施の形態５の第１の態様である電位検出回路を示す回路図である。同図に示すように、ソースが共に電源Ｖｃｃに接続され、ゲートを共有するＰＭＯＳトランジスタＱ８１及びＱ８２によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するＰＭＯＳトランジスタＱ８１のドレインは予備比較電流用ノードである検出用ノードＮ５に接続され、ＰＭＯＳトランジスタＱ８２のドレインは中間ノードＮ２に接続される。
【００７７】
可変電流源であるＮＭＯＳトランジスタＱ３は中間ノードＮ２と接地レベルとの間に介挿され、ゲートに制御信号ＣＳＴを受ける。この制御信号ＣＳＴの電位に基づき、基準電流ＩＲを中間ノードＮ２から接地レベルにかけて供給する。
【００７８】
一方、検出用ノードＮ５にはＮＭＯＳトランジスタＱ２のドレインが接続され、ＮＭＯＳトランジスタＱ２はゲートに基準電位Ｖｒｅｆが与えられる。ＮＭＯＳトランジスタＱ２のソースは直列にダイオード接続されたトランジスタ群Ｑ１１〜Ｑ１３に接続される。そして、ＮＭＯＳトランジスタＱ１３のソースに比較電位ＶＬを受ける。
【００７９】
また、増幅器３は入力部が中間ノードＮ２に接続され、中間ノードＮ２より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００８０】
このような構成において、内部信号より基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２を流れる予備比較電流Ｉ２の電流量が制御される。基準電位Ｖｒｅｆを上昇させると予備比較電流Ｉ２の電流量が増大し、その分だけ、比較電位ＶＬに対する検出レベルが上昇する。この予備比較電流Ｉ２は検出用ノードＮ５から比較電位ＶＬ、すなわち接地レベル側に供給される。
【００８１】
ＰＭＯＳトランジスタＱ８１及びＱ８２からなるカレントミラー回路により、予備比較電流Ｉ２の電流量に比例した電流量の比較電流ＩＣが電源Ｖｃｃから中間ノードＮ２にかけて流れる。
【００８２】
したがって、比較電位ＶＬと電源Ｖｃｃとの電位差が小さく、基準電流ＩＲが比較電流ＩＣを上回る場合、中間ノードＮ２が放電され、中間ノードＮ２の電位が増幅器３の論理閾値を下回るため、増幅器３よりＬレベルのレベル検出信号ＧＥが出力される。
【００８３】
一方、比較電位ＶＬと電源Ｖｃｃとの電位差が大きく、比較電流ＩＣが基準電流ＩＲを上回る場合、中間ノードＮ２は充電され、中間ノードＮ２の電位が増幅器３の論理閾値を上回るため、増幅器３よりＨレベルのレベル検出信号ＧＥが出力される。
【００８４】
このように、レベル検出信号ＧＥのＨ，Ｌレベルにより比較電位ＶＬが所定の検出レベルであるか否かを判定することができる。この際、ＮＭＯＳトランジスタＱ２を流れる予備比較電流Ｉ２を基準電位Ｖｒｅｆによって変更することにより、比較電位ＶＬの検出レベルを変更することができる。
【００８５】
加えて、基準電流ＩＲ及び予備比較電流Ｉ２は共に、ノード（中間ノードＮ２あるいは検出用ノードＮ５）から、外部のノイズの影響を受けない接地レベル側に供給される電流となるため、基準電流ＩＲ及び予備比較電流Ｉ２それぞれの電流量は外部のノイズの影響を受けない。また、カレントミラー回路により得られる比較電流ＩＣの電流量は予備比較電流Ｉ２の電流量に精度良く比例した量となる。
【００８６】
その結果、実施の形態５の第１の態様は、基準電流ＩＲ及び比較電流ＩＣの電流量の精度を外部ノイズに対して高くすることができるため、精度の高いレベル検出信号を出力することができる。
【００８７】
＜第２の態様＞
図９はこの発明の実施の形態５の第２の態様である電位検出回路を示す回路図である。同図に示すように、ソースが共に接地レベルに接続され、ゲートを共有するＮＭＯＳトランジスタＱ９１及びＱ９２によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するＮＭＯＳトランジスタＱ９１のドレインは検出用ノードＮ５に接続され、ＮＭＯＳトランジスタＱ９２のドレインは中間ノードＮ１に接続される。
【００８８】
可変電流源であるＰＭＯＳトランジスタＱ１は中間ノードＮ２１と電源Ｖｃｃとの間に介挿され、ゲートに制御信号ＣＳＴを受ける。この制御信号ＣＳＴの電位に基づき、基準電流ＩＲを電源Ｖｃｃから中間ノードＮ１にかけて供給する。
【００８９】
一方、検出用ノードＮ５にはＰＭＯＳトランジスタＱ４のドレインが接続され、ＰＭＯＳトランジスタＱ４はゲートに基準電位Ｖｒｅｆが与えられる。ＰＭＯＳトランジスタＱ４のソースは直列にダイオード接続されたトランジスタ群Ｑ４１、Ｑ４２に接続される。そして、ＰＭＯＳトランジスタＱ４２のソースに比較電位ＶＬを受ける。
【００９０】
また、増幅器３は入力部が中間ノードＮ１に接続され、中間ノードＮ１より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００９１】
このような構成においても、第１の態様と同様、レベル検出信号ＧＥのＨ，Ｌレベルにより比較電位ＶＬが所定の検出レベルであるか否かを判定することができる。この際、ＰＭＯＳトランジスタＱ４を流れる予備比較電流Ｉ２を基準電位Ｖｒｅｆによって変更することにより、比較電位ＶＬの検出レベルを変更することができる。
【００９２】
なお、第２の態様は比較電位ＶＬの検出レベルが比較的高い場合に適しており、第１の態様は比較電位ＶＬの検出レベルが比較的低い場合に適している。
【００９３】
＜実施の形態６＞
＜第１の態様＞
図１０はこの発明の実施の形態６の第１の態様である電位検出回路を示す回路図である。同図に示すように、ソースが共に電源Ｖｃｃに接続され、ゲートを共有するＰＭＯＳトランジスタＱ８３及びＱ８４によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するＰＭＯＳトランジスタＱ８３のドレインは定電流ノードＮ６に接続され、ＰＭＯＳトランジスタＱ８４のドレインは中間ノードＮ１に接続される。
【００９４】
可変電流源であるＮＭＯＳトランジスタＱ３は定電流ノードＮ６と接地レベルとの間に介挿され、ゲートに制御信号ＣＳＴを受ける。この制御信号ＣＳＴの電位に基づき、定電流Ｉ１を定電流ノードＮ６から接地レベルにかけて供給する。
【００９５】
一方、中間ノードＮ１にはＮＭＯＳトランジスタＱ２のドレインが接続され、ＮＭＯＳトランジスタＱ２はゲートに基準電位Ｖｒｅｆが与えられる。ＮＭＯＳトランジスタＱ２のソースは直列にダイオード接続されたトランジスタ群Ｑ１１〜Ｑ１３に接続される。そして、ＮＭＯＳトランジスタＱ１３のソースに比較電位ＶＬを受ける。
【００９６】
また、増幅器３は入力部が中間ノードＮ１に接続され、中間ノードＮ１より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【００９７】
このような構成において、基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２を流れる比較電流ＩＣの電流量が制御される。基準電位Ｖｒｅｆを上昇させると比較電流ＩＣの電流量が増大し、その分だけ、比較電位ＶＬに対する検出レベルが上昇する。この比較電流ＩＣは中間ノードＮ１から比較電位ＶＬ、すなわち接地レベル側に供給される。
【００９８】
一方、ＰＭＯＳトランジスタＱ８３及びＱ８４からなるカレントミラー回路により、定電流Ｉ１の電流量に比例した電流量の基準電流ＩＲが電源Ｖｃｃから中間ノードＮ１にかけて流れる。
【００９９】
したがって、実施の形態５と同様、レベル検出信号ＧＥのＨ，Ｌレベルにより比較電位ＶＬが所定の検出レベルであるか否かを判定することができる。この際、ＮＭＯＳトランジスタＱ２を流れる比較電流ＩＣを基準電位Ｖｒｅｆによって変更することにより、比較電位ＶＬの検出レベルを変更することができる。
【０１００】
加えて、定電流Ｉ１及び比較電流ＩＣは共に、ノード（定電流ノードＮ６あるいは中間ノードＮ１）から、外部のノイズの影響を受けない接地レベル側に供給される電流となるため、定電流Ｉ１及び比較電流ＩＣそれぞれの電流量は外部のノイズの影響を受けない。また、カレントミラー回路により得られる基準電流ＩＲの電流量は定電流Ｉ１の電流量に精度良く比例した量となる。
【０１０１】
その結果、基準電流ＩＲ及び比較電流ＩＣの電流量の精度を外部ノイズに対して高くすることができるため、精度の高いレベル検出信号を出力することができる。
【０１０２】
さらに加えて、定電流Ｉ１はその電流変化がほとんどないため、カレントミラー回路により得られる基準電流ＩＲの電流量変化もほとんどなく、カレントミラー回路による定電流Ｉ１から基準電流ＩＲへの変換時にノイズが発生することもない。
【０１０３】
その結果、基準電流ＩＲ及び比較電流ＩＣの電流量の精度をより一層高くすることができるため、さらに精度の高いレベル検出信号を出力することができる。
【０１０４】
＜第２の態様＞
図１１はこの発明の実施の形態６の第２の態様である電位検出回路を示す回路図である。同図に示すように、ソースが共に接地レベルに接続され、ゲートを共有するＮＭＯＳトランジスタＱ９３及びＱ９４によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するＮＭＯＳトランジスタＱ９３のドレインは定電流ノードＮ６に接続され、ＮＭＯＳトランジスタＱ９４のドレインは中間ノードＮ１に接続される。
【０１０５】
可変電流源であるＰＭＯＳトランジスタＱ１は定電流ノードＮ６と電源Ｖｃｃとの間に介挿され、ゲートに制御信号ＣＳＴを受ける。この制御信号ＣＳＴの電位に基づき、定電流Ｉ１を電源ＶｃｃからノードＮ６にかけて供給する。
【０１０６】
一方、中間ノードＮ１にはＰＭＯＳトランジスタＱ４のドレインが接続され、ＰＭＯＳトランジスタＱ４はゲートに基準電位Ｖｒｅｆが与えられる。ＰＭＯＳトランジスタＱ４のソースは直列にダイオード接続されたトランジスタＱ４１，Ｑ４２に接続される。そして、ＰＭＯＳトランジスタＱ４２のソースに比較電位ＶＬを受ける。
【０１０７】
また、増幅器３は入力部が中間ノードＮ１に接続され、中間ノードＮ１より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【０１０８】
このような構成において、第１の態様と同様、レベル検出信号ＧＥのＨ，Ｌレベルにより比較電位ＶＬが所定の検出レベルであるか否かを判定することができる。この際、ＰＭＯＳトランジスタＱ４を流れる比較電流ＩＣを基準電位Ｖｒｅｆによって変更することにより、比較電位ＶＬの検出レベルを変更することができる。
【０１０９】
加えて、定電流Ｉ１はその電流変化がほとんどないため、カレントミラー回路により得られる基準電流ＩＲの電流量変化もほとんどなく、カレントミラー回路による定電流Ｉ１から基準電流ＩＲへの変換時にノイズが発生することもない。
【０１１０】
その結果、基準電流ＩＲ及び比較電流ＩＣの電流量の精度を高くすることができるため、さらに精度の高いレベル検出信号を出力することができる。
【０１１１】
なお、第２の態様は比較電位ＶＬの検出レベルが比較的高い場合に適しており、第１の態様は比較電位ＶＬの検出レベルが比較的低い場合に適している。
【０１１２】
＜実施の形態７＞
図１２はこの発明の実施の形態７の電位検出回路を示す回路図である。同図に示すように、ソースが共に電源Ｖｃｃに接続され、ゲートを共有するＰＭＯＳトランジスタＱ８１及びＱ８２によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するＰＭＯＳトランジスタＱ８１のドレインは検出用ノードＮ５に接続され、ＰＭＯＳトランジスタＱ８２のドレインは中間ノードＮ２に接続される。
【０１１３】
検出用ノードＮ５にはＮＭＯＳトランジスタＱ２Ａのドレインが接続され、ＮＭＯＳトランジスタＱ２Ａはゲートに基準電位Ｖｒｅｆが与えられる。ＮＭＯＳトランジスタＱ２Ａのソースは直列にダイオード接続されたＮＭＯＳトランジスタ群Ｑ１１Ａ，Ｑ１２Ａに接続される。そして、ＮＭＯＳトランジスタＱ１２Ａのソースに比較電位ＶＬを受ける。
【０１１４】
中間ノードＮ２にはＮＭＯＳトランジスタＱ２Ｂのドレインが接続され、ＮＭＯＳトランジスタＱ２Ｂはゲートに基準電位Ｖｒｅｆが与えられる。ＮＭＯＳトランジスタＱ２Ｂのソースは直列にダイオード接続されたＮＭＯＳトランジスタ群Ｑ１１Ｂ，Ｑ１２Ｂに接続される。そして、ＮＭＯＳトランジスタＱ１２Ｂのソースに設定予定電位ＶＳを受ける。なお、ＮＭＯＳトランジスタＱ２ＡとＱ２Ｂ，ＮＭＯＳトランジスタＱ１１ＡとＱ１１Ｂ，ＮＭＯＳトランジスタＱ１２ＡとＱ１２Ｂとはそれぞれ同一構成で形成される。
【０１１５】
また、増幅器３は入力部が中間ノードＮ２に接続され、中間ノードＮ２より得られる電位を増幅してレベル検出信号ＧＥを出力する。
【０１１６】
このような構成において、基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２Ａを流れる予備比較電流Ｉ２の電流量が制御される。基準電位Ｖｒｅｆを上昇させると予備比較電流Ｉ２の電流量が増大し、その分だけ、比較電位ＶＬに対する検出レベルが上昇する。この予備比較電流Ｉ２は検出用ノードＮ５から比較電位ＶＬ、すなわち接地レベル側に供給される。
【０１１７】
一方、基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２Ｂを流れる基準電流ＩＲの電流量が制御される。基準電位Ｖｒｅｆを上昇させると基準電流ＩＲの電流量が増大しする。この基準電流ＩＲは中間ノードＮ２から設定予定電位ＶＳ、すなわち接地レベル側に供給される。
【０１１８】
ＰＭＯＳトランジスタＱ８１及びＱ８２からなるカレントミラー回路により、予備比較電流Ｉ２の電流量に比例した電流量の比較電流ＩＣが電源Ｖｃｃから中間ノードＮ２にかけて流れる。
【０１１９】
したがって、実施の形態７の電位検出回路は、実施の形態５と同様、レベル検出信号ＧＥのＨ，Ｌレベルにより比較電位ＶＬが所定の検出レベルであるか否かを判定することができる。実施の形態５の電位検出回路と同様の効果を奏する。
【０１２０】
加えて、比較電位ＶＬに基づき生成される予備比較電流Ｉ２と全く同一条件で、設定予定電位ＶＳに基づき基準電流ＩＲを生成するため、設定予定電位ＶＳを変更するだけで簡単に比較電位ＶＬの検出レベルを変更することができる。
【０１２１】
＜実施の形態８＞
図１３はこの発明の実施の形態８の電位検出回路を示す回路図である。同図に示すように、ソースが共に電源Ｖｃｃに接続され、ゲートを共有するＰＭＯＳトランジスタＱ８１、Ｑ８２Ａ及びＱ８２Ｂによりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するＰＭＯＳトランジスタＱ８１のドレインは検出用ノードＮ５に接続され、ＰＭＯＳトランジスタＱ８２Ａのドレインは中間ノードＮ２Ａに接続され、ＰＭＯＳトランジスタＱ８２Ｂのドレインは中間ノードＮ２Ｂに接続される。なお、ＰＭＯＳトランジスタＱ８２Ａのゲート幅よりＰＭＯＳトランジスタＱ８２Ｂのゲート幅は大きな値に設定される。
【０１２２】
可変電流源であるＮＭＯＳトランジスタＱ３Ａ及びＱ３Ｂはそれぞれ中間ノードＮ２Ａ及びＮ２Ｂと接地レベルとの間にそれぞれ介挿され、ゲートに制御信号ＣＳＴを共通に受ける。ＮＭＯＳトランジスタＱ３Ａ及びＱ３Ｂはそれぞれ制御信号ＣＳＴの電位に基づき、基準電流ＩＲを中間ノードＮ２Ａ及びＮ２Ｂそれぞれから接地レベルにかけて供給する。
【０１２３】
一方、検出用ノードＮ５にはＮＭＯＳトランジスタＱ２のドレインが接続され、ＮＭＯＳトランジスタＱ２はゲートに基準電位Ｖｒｅｆが与えられる。ＮＭＯＳトランジスタＱ２のソースは直列にダイオード接続されたトランジスタ群Ｑ１１〜Ｑ１３に接続される。そして、ＮＭＯＳトランジスタＱ１３のソースに比較電位ＶＬを受ける。
【０１２４】
また、増幅器３Ａは入力部が中間ノードＮ２Ａに接続され、中間ノードＮ２Ａより得られる電位を増幅してレベル検出信号ＧＥ１を出力する。増幅器３Ｂは入力部が中間ノードＮ２Ｂに接続され、中間ノードＮ２Ｂより得られる電位を増幅してレベル検出信号ＧＥ２を出力する。
【０１２５】
このような構成において、基準電位Ｖｒｅｆが設定され、この基準電位Ｖｒｅｆに基づきＮＭＯＳトランジスタＱ２を流れる予備比較電流Ｉ２の電流量が制御される。
【０１２６】
そして、ＰＭＯＳトランジスタＱ８１、Ｑ８２及びＱ８３からなるカレントミラー回路により、予備比較電流Ｉ２の電流量に比例した電流量の比較電流ＩＣ１及びＩＣ２が電源Ｖｃｃから中間ノードＮ２Ａ及びＮ２Ｂにかけてそれぞれ流れる。
【０１２７】
したがって、比較電位ＶＬと電源Ｖｃｃとの電位差が十分小さく、基準電流ＩＲが比較電流ＩＣ１及びＩＣ２を上回る場合、中間ノードＮ２Ａ及びＮ２Ｂが共に放電され、中間ノードＮ２Ａ及びＮ２Ｂの電位が増幅器３Ａ及び３Ｂの論理閾値を下回るため、増幅器３Ａ及び３ＢよりＬレベルのレベル検出信号ＧＥ１及びＧＥ２が出力される。
【０１２８】
そして、比較電位ＶＬと電源Ｖｃｃとの電位差が比較的大きく、基準電流ＩＲが比較電流ＩＣ１上回り、比較電流ＩＣ２が基準電流ＩＲを上回る場合、中間ノードＮ２Ａは放電され、中間ノードＮ２Ｂが充電される。
【０１２９】
その結果、中間ノードＮ２Ａの電位が増幅器３Ａの論理閾値を下回るため、増幅器３ＡよりＬレベルのレベル検出信号ＧＥ１が出力されるとともに、中間ノードＮ２Ｂの電位が増幅器３Ｂの論理閾値を上回るため、増幅器３ＢよりＨレベルのレベル検出信号ＧＥ２が出力される。
【０１３０】
一方、比較電位ＶＬと接地レベルとの電位差が十分大きく、比較電流ＩＣ１及びＩＣ２が基準電流ＩＲを上回る場合、中間ノードＮ２Ａ及びＮＡ２は充電され、中間ノードＮ２Ａ及びＮ２Ｂの電位が増幅器３Ａ及び３Ｂの論理閾値を上回るるため、増幅器３Ａ及び３ＢよりＨレベルのレベル検出信号ＧＥ１及びＧＥ２が出力される。
【０１３１】
このように、ＰＭＯＳトランジスタＱ８２Ａのゲート幅とＰＭＯＳトランジスタＱ８２Ｂのゲート幅とを異なる値に設定して比較電流ＩＣ１と比較電流ＩＣ２との電流量を異なる量にして、レベル検出信号ＧＥ１及びＧＥ２それぞれのＨ，Ｌレベルにより比較電位ＶＬが第１及び第２の検出レベルであるか否かを同時に判定することができる。この際、ＮＭＯＳトランジスタＱ２を流れる予備比較電流Ｉ２を基準電位Ｖｒｅｆによって変更することにより、比較電位ＶＬの第１及び第２の検出レベルを変更することができる。
【０１３２】
＜実施の形態９＞
図１４はこの発明の実施の形態９である電位検出回路の増幅器３の内部構成を示す回路図である。同図に示すように、増幅器３は差動増幅回路３１、インバータ回路３２及びレベル変換回路３３から構成される。
【０１３３】
差動増幅回路３１はトランジスタＴ２１〜Ｔ２５から構成され、ソースが共に電源Ｖｃｃに接続され、ゲートを共有するＰＭＯＳトランジスタＴ２１、Ｔ２２によりカレントミラー回路を構成している。そして、ゲート・ドレインを共有するＰＭＯＳトランジスタＴ２１のドレインはＮＭＯＳトランジスタＴ２３のドレインに接続され、ＰＭＯＳトランジスタＴ２２のドレインはＮＭＯＳトランジスタＴ２４のドレインに接続される。
【０１３４】
トランジスタＴ２３のゲートには第１入力信号Ｓ１が入力され、トランジスタＴ２４のゲートには第２入力信号Ｓ２が入力される。例えば図８で示した実施の形態５の電位検出回路の場合、中間ノードＮ２より得られる信号が第１入力信号Ｓ１として与えられ、検出用ノードＮ５より得られる信号が第２入力信号Ｓ２として与えられる。
【０１３５】
トランジスタＴ２３及びＴ２４のソースは共通にノードＮ１１を介してＮＭＯＳトランジスタＴ２５のドレインに接続される。このトランジスタＴ２５のゲートに活性化信号Ｓ３が付与され、ソースが接地される。
【０１３６】
このような構成の差動増幅回路３１は、第１入力信号Ｓ１と第２入力信号Ｓ２との電位差を増幅して、その増幅信号Ｓ３１をトランジスタＴ２２のドレインより出力する。
【０１３７】
インバータ回路３２は、電源ＶｃｃとＰＭＯＳトランジスタＴ３２との間に、ＰＭＯＳトランジスタＴ３０及びＮＭＯＳトランジスタＴ３１からなるインバータ３４が設けられる。
【０１３８】
そして、トランジスタＴ３２のソースはトランジスタＴ３１のソースに接続され、ドレインは接地され、ゲートに調整用電位ＶＲ１が付与される。この調整用電位ＶＲ１は、トランジスタＴ３２のドレインの電位が差動増幅回路３１のノードＮ１１の電位と同程度かそれ以上になるように設定される。
【０１３９】
インバータ３４は入力に増幅信号Ｓ３１と受ける。この増幅信号を反転して反転増幅信号バーＳ３１を出力する。このとき、トランジスタＴ３２のドレインにより得られる電位が差動増幅回路３１のノードＮ１１の同程度に設定されるため、増幅信号Ｓ３１のＬレベルが接地レベルより幾分上昇しても、インバータ３４に余分な貫通電流を流すことなく、反転増幅信号バーＳ３１を出力することができる。
【０１４０】
レベル変換回路３３は、ＰＭＯＳトランジスタＴ２８及びＴ２９並びにＮＭＯＳトランジスタＴ２６及びＴ２７で構成される。トランジスタＴ２８及びＴ２９のソースは電源Ｖｃｃに接続され、トランジスタＴ２８のゲートはトランジスタＴ２７のドレインに接続され、トランジスタＴ２９のゲートはトランジスタＴ２６のドレインに接続される。トランジスタＴ２６のゲートに増幅信号Ｓ３１を受け、ソースは接地される。トランジスタＴ２７のゲートに反転増幅信号バーＳ３１を受け、ソースは接地される。
このような構成のレベル変換回路３３は、増幅信号Ｓ３１と反転増幅信号バーＳ３１とに基づき、トランジスタＴ２７のドレインより、Ｈレベルが電源Ｖ ｃｃ をＬレベルが接地レベルの出力信号ＯＵＴをレベル検出信号ＧＥとして出力する。
【０１４１】
＜実施の形態１０＞
図１５はこの発明の実施の形態１０である半導体集積回路の構成を示すブロック図である。同図に示すように、コマンド発生回路１１は通常電位検出回路１２あるいは特殊電位検出回路１３のうち一の回路の動作を指示するコマンド指令Ｓ１１を特殊電位検出回路１３及びマルチプレクサ１４に出力する。
【０１４２】
通常電位検出１２は、発生電圧ＶＢＢを受け、発生電圧ＶＢＢが内部で設定された検出レベルであるか否かを判定してレベル検出信号ＧＥ１をマルチプレクサ１４に出力する。通常電位検出回路１２の内部構成としては、実施の形態１〜実施の形態６で示した電位検出回路の内部構成が考えられる。
【０１４３】
特殊電位検出回路１３は、コマンド指令Ｓ１１及び発生電圧ＶＢＢとともに、外部入力端子Ｐ２を介して設定予定電位ＶＳを受け、コマンド指令Ｓ１１が特殊電位検出回路１３の動作を指示する時に活性状態となり、通常電位検出回路１２の動作を指示する時に非活性状態となる。そして、特殊電位検出回路１３は、活性状態時に、発生電圧ＶＢＢが設定予定電位ＶＳであるか否かを判定してレベル検出信号ＧＥ３をマルチプレクサ１４に出力する。特殊電位検出回路１３の内部構成としては、実施の形態７で示した電位検出回路の内部構成が考えられる。
【０１４４】
マルチプレクサ１４は、コマンド指令Ｓ１１に基づき、コマンド指令Ｓ１１が通常電位検出回路１２の動作を指示するときレベル検出信号ＧＥ１を電圧発生回路１５に出力し、コマンド指令Ｓ１１が特殊電位検出回路１３の動作を指示するときレベル検出信号ＧＥ３を電圧発生回路１５に出力する。
【０１４５】
電圧発生回路１５はレベル検出信号ＧＥ１あるいはレベル検出信号ＧＥ３に基づき、活性／非活性が制御され、活性状態時に発生電圧ＶＢＢを発生する。
【０１４６】
このような構成において、通常使用時は、通常電位検出回路１２の動作を指示するコマンド指令Ｓ１１をコマンド発生回路１１より出力させる。すると、発生電圧ＶＢＢを所定の検出レベルで判定して得られる通常電位検出回路１２のレベル検出信号ＧＥ１が電圧発生回路１５にフィードバックされる。その結果、電圧発生回路１５はレベル検出信号ＧＥ１の制御下で発生電圧ＶＢＢを発生する。このとき、特殊電位検出回路１３は非活性状態とされ、無駄な電力の消費を抑えることができる。
【０１４７】
一方、特殊使用時は、特殊電位検出回路１３の動作を指示するコマンド指令Ｓ１１をコマンド発生回路１１より出力させる。すると、発生電圧ＶＢＢを外部より得た設定予定電位ＶＳで判定して得られる特殊電位検出回路１３のレベル検出信号ＧＥ３が電圧発生回路１５にフィードバックされる。その結果、電圧発生回路１５はレベル検出信号ＧＥ３の制御下で発生電圧ＶＢＢを発生する。
【０１４８】
このように、実施の形態１０の半導体集積回路は、コマンド指令Ｓ１１により、通常電位検出回路１２及び特殊電位検出回路１３それぞれのレベル検出信号ＧＥ１及びＧＥ３のうち、一方のレベル検出信号に基づき電圧発生回路１５により発生される電圧信号を制御することができる。
【０１４９】
図１６は電圧発生回路１５の内部構成を示す回路図である。電圧発生回路１５は図１５では図示していなかったが、実際には、５つの入力信号ＩＮ１〜ＩＮ５を入力する。入力信号ＩＮ１〜ＩＮ５はそれぞれ電源ＶｃｃレベルをＨレベル、接地レベルをＬレベルおした信号である。
【０１５０】
電圧発生回路１５は、図１６に示すように、レベル変換回路１６、ＰＭＯＳトランジスタＴ１〜Ｔ３，Ｔ１２，Ｔ１３、キャパシタＣ１〜Ｃ４から構成される。レベル変換回路１６はＰＭＯＳトランジスタＴ４，Ｔ５，Ｔ８，Ｔ９、ＮＭＯＳトランジスタＴ６，Ｔ７，Ｔ１０，Ｔ１１及びインバータ１７，１８から構成される。レベル変換回路１６は電源Ｖｃｃと発生電圧ＶＢＢとを動作電源とした２つのクロックドインバータ（Ｔ４〜Ｔ７とＴ８〜Ｔ１１）を有する。
【０１５１】
図１７は電圧発生回路１５の動作を示すタイミング図である。以下、同図を参照して、電圧発生回路１５の動作を説明する。スタンバイ時は入力信号ＩＮ１〜ＩＮ５はすべてＨレベルとなり、ノードＮＯＤＥ１及びＮＯＤＥ２は接地レベルにプリチャージされる。このとき、トランジスタＴ１はオフしている。
【０１５２】
そして、活性状態となり、入力信号ＩＮ１がＬレベルに変化すると、ノードＮＯＤＥ１は−Ｖｃｃまで降圧される。一方、入力信号ＩＮ３がＬレベルに変化すると、トランジスタＴ４及びＴ１１がオンし、トランジスタＴ８がオフし、トランジスタＴ７がほとんどオフする。その後に入力信号ＩＮ４がＬレベルに変化し、トランジスタＴ５，Ｔ１０がオンし、トランジスタＴ６，Ｔ９がオフしてノードＮＯＤＥ３が（ＶＢＢ−Ｖｃｃ）になる。このとき、トランジスタＴ５及びＴ６が同時にオン状態となる期間が存在するが、既にトランジスタＴ７がほとんどオフしているため、貫通電流はほとんど流れない。
【０１５３】
そして、キャパシタＣ３のカップリングによりノードＮＯＤＥ２の電位が（−Ｖｃｃ＋ＶＢＢ）まで降圧さ、トランジスタＴ１がオン状態となり、ノードＮＯＤＥ１の電位が発生電圧ＶＢＢとして出力される。
【０１５４】
この構成では、発生電圧ＶＢＢをフィードバックして用いているため、トランジスタＴ１のゲート電位が（−Ｖｃｃ＋ＶＢＢ）まで降圧され、ソース電位ＶＢＢのトランジスタＴ１のゲート，ソース間電圧ＶＧＳは閾値電圧以上になるため、ノードＮＯＤＥ１の電位はそのまま発生電圧ＶＢＢとして出力される。また、レベル変換回路１６に入力信号ＩＮ３及びＩＮ４を用いているため貫通電流が流れず、回路の効率は高くなる。この発生電圧ＶＢＢはＤＲＡＭの基板電位などに用いることができる。
【０１５６】
＜実施の形態１１＞
図１８はこの発明の実施の形態１１である半導体集積回路の構成を示すブロック図である。同図に示すように、電位検出回路２１は半導体基板１８の基板電位Ｖ１８を受け、基板電位Ｖ１８が第１及び第２の検出レベルＤＬ１及びＤＬ２であるか否かをそれぞれ判定してレベル検出信号ＧＥ１及びＧＥ２を出力する。この電位検出回路２１の内部構成としては実施の形態８で示した電位検出回路等が考えられる。
【０１５７】
電圧発生回路２２はレベル検出信号ＧＥ２の制御下で電流駆動能力の大きい発生電圧ＶＢＢを半導体基板１８に出力し、電圧発生回路２３はレベル検出信号ＧＥ１の制御下で電流駆動能力の小さい発生電圧ＶＢＢを半導体基板１８に出力する。
【０１５８】
図１９は、実施の形態１１の半導体集積回路の動作を示す波形図である。なお、発生電圧ＶＢＢは負電位であり、第１及び第２の検出レベルも負電位でＤＬ２＞ＤＬ１の関係にある。そして、基板電位Ｖ１８を電位ＤＬ１に設定することが、この半導体集積回路の最終目標である。
【０１５９】
同図に示すように、基板電位Ｖ１８が第１及び第２の検出レベルＤＬ１及びＤＬ２を上回っている期間Ｔ１において、レベル検出信号ＧＥ１及びレベル検出信号ＧＥ２は共に活性化を指示し、電圧発生回路２２及び２３から共に発生電圧ＶＢＢを発生させ、基板電位Ｖ１８を急速に降下させる。
【０１６０】
そして、期間Ｔ２において、基板電位Ｖ１８が検出レベルＤＬ２を下回ると、レベル検出信号ＧＥ１とは活性化を指示し、レベル検出信号ＧＥ２は非活性を指示し、電圧発生回路２２は発生電圧ＶＢＢの発生を止め、電圧発生回路２３によってのみ発生電圧ＶＢＢを発生させ、半導体基板１８を緩やかに電位ＤＬ１に近づける。
【０１６１】
このように、実施の形態１１の半導体集積回路は、レベル検出信号ＧＥ１及びＧＥ２により、電圧発生回路２２及び電圧発生回路２３を活性状態にしたり、一方のみを活性状態にしたりして発生電圧ＶBBの電流駆動能力を変化させながら、早期、かつ正確に基板電位Ｖ１８を所望の設定電位に近づけることができる。
【０１６２】
【発明の効果】
この発明における請求項１記載の電位検出回路は、複数の電流変換手段のうち切替信号により選択された電流変換手段の電流変換率によって、所定の電流変換率を適宜変更することにより、比較電位の検出レベルを可変に設定することができる。
【０１６３】
さらに、基準電流供給手段により一定の基準電流を供給することにより、常に安定した検出レベルを維持することができる。
【０１６６】
また、請求項２記載の電位検出回路の選択手段は、選択信号に基づき、外部入力信号を選択して電流変換制御信号をして出力している。
【０１６７】
したがって、この電位検出回路は、通常は内部回路等の制御用として与えられる外部入力信号を電流変換制御信号として与えることができるため、外部入力信号入力用の端子数を余分に増やすことなく所定の電流変換率を外部から変更することができる。
【０１６８】
また、請求項３記載の電位検出回路の基準電流供給手段は基準電流を中間ノードと接地レベルとの間に供給し、比較電流供給手段は、比較電位を電流に変換した電流量の予備比較電流を予備比較電流用ノードと第２の電源との間に供給する予備比較電流供給手段と、予備比較電流に応答して、予備比較電流に所定の比率で比例した電流量の比較電流を第１の電源と中間ノードとの間に供給するカレントミラー手段とを備えて、予備比較電流に所定の比率で比例した電流量の比較電流と基準電流との電流量の比較によってレベル検出信号を出力させることができる。
【０１６９】
そして、基準電流及び予備比較電流は共に、第２の電源とノード（中間ノードあるいは予備比較電流用ノード）との間に供給される電流となるため、第２の電源を外部のノイズの影響を受けない接地レベルにする等により、基準電流及び予備比較電流それぞれの電流量は外部のノイズの影響を受けなくすることができる。また、カレントミラー手段により得られる比較電流の電流量は予備比較電流の電流量に精度良く比例した量となる。
【０１７０】
その結果、外部ノイズに対して基準電流及び比較電流の電流量の精度を高くすることができるため、精度の高いレベル検出信号を出力することができる。
【０１７１】
また、請求項４記載の電位検出回路の比較電流供給手段は比較電流を中間ノードと第２の電源との間に供給し、基準電流供給手段は、定電流を定電流用ノードと第２の電源との間に供給する定電流供給手段と、定電流に応答して、定電流に比例した電流量の基準電流を第１の電源と中間ノードとの間に供給するカレントミラー手段とを備えて、定電流に比例した電流量の基準電流と比較電流との電流量の比較によってレベル検出信号を出力することができる。
【０１７２】
加えて、定電流及び比較電流は共に、第２の電源とノード（中間ノードあるいは定電流用ノード）との間に供給される電流となるため、第２の電源を外部のノイズの影響を受けない接地レベルにする等により、定電流及び比較電流それぞれの電流量は外部のノイズの影響を受けなくすることができる。また、カレントミラー手段により得られる基準電流の電流量は定電流の電流量に精度良く比例した量となる。
【０１７３】
その結果、外部ノイズに対して基準電流及び比較電流の電流量の精度を高くすることができるため、精度の高いレベル検出信号を出力することができる。
【０１７４】
加えて、定電流はその電流変化がほとんどないため、カレントミラー手段により得られる基準電流の電流量変化もほとんどなく、カレントミラー手段による定電流から基準電流への変換時にノイズが発生することもない。
【０１７５】
その結果、基準電流及び比較電流の電流量の精度をより一層高くすることができるため、さらに精度の高いレベル検出信号を出力することができる。
【０１７６】
また、請求項５記載の電位検出回路の基準電流供給手段は、設定予定電位を受け、該設定予定電位を所定の電流変換率で電流に変換して得られた電流量の基準電流を供給するため、設定予定電位を変更するだけで簡単に比較電位の検出レベルを変更することができる。
【０１７７】
また、請求項６記載の電位検出回路は、第２の基準電流供給手段、第２のカレントミラー手段、第２の中間ノード及び第２のレベル検出信号出力手段を備えているため、同一の比較電位に対し、レベル検出信号と第２のレベル検出信号とを出力することができる。
【０１７８】
その結果、所定の比率と第２の比率とを異なる値に設定して比較電流と第２の比較電流との電流量を異なる量に設定することにより、同一の比較電位に対して異なる２つの検出レベルに達しているか否かを同時に判定することができる。
【０１７９】
また、請求項７記載のレベル検出信号出力手段は、第１の論理電位差を有する第１の論理Ｈレベル及び第１の論理Ｌレベルのうち、一方のレベルを増幅信号として出力する差動増幅回路と、差動増幅回路の第１の論理Ｈレベル，第１の論理Ｌレベルに適合した論理閾値で、増幅信号を論理的に反転して反転増幅信号を出力する論理反転手段と、増幅信号と反転増幅信号との比較結果に基づき、第１の論理電位差より大きい第２の論理電位差を有する第２の論理Ｈレベル及び第２の論理Ｌレベルのうち、一方のレベルをレベル検出信号として出力するレベル変換回路とを備えている。
【０１８０】
したがって、論理反転手段は差動増幅回路の第１の論理Ｈレベル，第１の論理Ｌレベルに適合した論理閾値を有するため、差動増幅回路の第１の論理電位差が小さくとも、余分に貫通電流を流すことなく反転増幅信号を出力することができる。
【０１８１】
その結果、レベル変換回路から差動増幅回路の第１の論理電位差より大きい第２の論理電位差を有するレベル検出信号を精度よく出力することができる。
【０１８２】
この発明にかかる請求項１３記載の半導体集積回路は、第１及び第２の電位検出回路を有し、電圧制御信号出力手段は、指令信号に基づき、第１の電位検出回路のレベル検出信号及び第２の電位検出回路のレベル検出信号のうち、一方のレベル検出信号を電圧制御信号として出力している。そして、電圧信号発生手段は電圧制御信号に基づき電圧信号を発生している。
【０１８３】
したがって、指令信号により、第１及び第２の電位検出回路それぞれレベル検出信号のうち、一方のレベル検出信号に基づき電圧信号発生手段により発生される電圧信号を制御することができる。
【０１８４】
この発明にかかる請求項１４記載の半導体集積回路は、比較電位に基づきレベル検出信号と第２のレベル検出信号とを出力するの電位検出回路と、レベル検出信号に基づき活性／非活性が制御され、第１の電流駆動能力で第１の電圧を発生する第１の電圧発生手段と、第２のレベル検出信号に基づき活性／非活性が制御され、第２の電流駆動能力で第２の電圧を発生する第２の電圧発生手段とを備え、前記第１及び第２の電圧のうち少なくとも一つの電圧により前記基板の電位が設定され、前記基板の電位を前記電位検出回路の前記比較電位としている。
【０１８５】
したがって、レベル検出信号及び第２のレベル検出信号により、第１及び第２の電圧発生手段を共に活性状態にしたり、一方のみを活性状態にしたりして基板に与える電圧の電流駆動能力を変化させがら、早期、かつ正確に基板の電位を所望の設定電位に設定することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１の電位検出回路の構成を示す回路図である。
【図２】この発明の実施の形態１の電位検出回路の他の構成を示す回路図である。
【図３】この発明の実施の形態２の電位検出回路の構成を示す回路図である。
【図４】この発明の実施の形態３の第１の態様の電位検出回路の構成を示す回路図である。
【図５】この発明の実施の形態３の第２の態様の電位検出回路の構成を示す回路図である。
【図６】この発明の実施の形態３の第３の態様の電位検出回路の構成を示す回路図である。
【図７】この発明の実施の形態４の電位検出回路の構成を示す回路図である。
【図８】この発明の実施の形態５の第１の態様の電位検出回路の構成を示す回路図である。
【図９】この発明の実施の形態５の第２の態様の電位検出回路の構成を示す回路図である。
【図１０】この発明の実施の形態６の第１の態様の電位検出回路の構成を示す回路図である。
【図１１】この発明の実施の形態６の第２の態様の電位検出回路の構成を示す回路図である。
【図１２】この発明の実施の形態７の電位検出回路の構成を示す回路図である。
【図１３】この発明の実施の形態８の電位検出回路の構成を示す回路図である。
【図１４】この発明の実施の形態９である電位検出回路の増幅器の内部構成を示す回路図である。
【図１５】この発明の実施の形態１０である半導体集積回路の内部構成を示すブロック図である。
【図１６】図１５の電圧発生回路の内部構成を示す回路図である。
【図１７】図１６の電圧発生回路の動作を示すタイミング図である。
【図１８】この発明の実施の形態１１である半導体集積回路の内部構成を示すブロック図である。
【図１９】図１８の半導体集積回路の動作を示すタイミング図である。
【図２０】従来の電位検出回路の構成を示す回路図である。
【符号の説明】
１ 定電流源、２ 可変抵抗、３ 増幅器、４ 可変電流源。
Claims (14)
- 比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、
基準電流を供給する基準電流供給手段と、
前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、
前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、
前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、
前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、
前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、
前記比較電流供給手段は、
前記中間ノードに対して互いに並列に設けれ、互いの電流変換率が異なる複数の電流変換手段を備え、前記複数の電流変換手段は切替信号によって選択され、前記複数の電流変換手段のうち選択された電流変換手段の電流変換率によって前記所定の電流変換率が決定する、
電位検出回路。 - 比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、
基準電流を供給する基準電流供給手段と、
前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、
前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、
前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、
前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、
前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、
前記所定の電流変換率は電流変換制御信号に基づき変化し、
外部入力信号を受ける外部入力端子と、
前記外部入力端子を介して前記外部入力信号を受けるとともに、選択信号を受け、該選択信号に基づき、前記外部入力信号を選択して前記電流変換制御信号として出力する選択手段とを、
さらに備える、
電位検出回路。 - 比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、
基準電流を供給する基準電流供給手段と、
前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、
前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、
前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、
前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、
前記所定の電流変換率は電流変換制御信号に基づき変化し、
前記電位検出回路は第１及び第２の電源に接続され、
前記基準電流供給手段は前記基準電流を前記中間ノードと前記第２の電源との間に供給し、
前記比較電流供給手段は、
予備比較電流用ノードと、
前記比較電位を受け、該比較電位を電流に変換した電流量の予備比較電流を前記予備比較電流用ノードと前記第２の電源との間に供給する予備比較電流供給手段と、
前記予備比較電流に応答して、前記予備比較電流に所定の比率で比例した電流量の前記比較電流を前記第１の電源と前記中間ノードとの間に供給するカレントミラー手段とを備える、
電位検出回路。 - 比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、
基準電流を供給する基準電流供給手段と、
前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、
前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、
前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、
前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、
前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、
前記電位検出回路は第１及び第２の電源に接続され、
前記比較電流供給手段は前記比較電流を前記中間ノードと前記第２の電源との間に供給し、
前記基準電流供給手段は、
定電流用ノードと、
定電流を前記定電流用ノードと前記第２の電源との間に供給する定電流供給手段と、
前記定電流に応答して、前記定電流に比例した電流量の前記基準電流を前記第１の電源と前記中間ノードとの間に供給するカレントミラー手段とを備える、
電位検出回路。 - 比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、
基準電流を供給する基準電流供給手段と、
前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、
前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、
前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、
前記比較電流供給手段は前記所定の電流変換率を可変に設定可能であり、
前記基準電流供給手段は基準電流の電流量を可変に設定可能であり、
前記基準電流供給手段は、設定予定電位を受け、該設定予定電位を前記所定の電流変換率と同一の電流変換率で電流に変換して前記基準電流を供給する、
電位検出回路。 - 第２の基準電流を供給する第２の基準電流供給手段と、
前記予備比較電流に応答して、前記予備比較電流に第２の比率で比例した電流量の第２の比較電流を供給する第２のカレントミラー手段と、
前記第２の基準電流供給手段と前記第２のカレントミラー手段との間に、前記第２の基準電流及び前記第２の比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた第２の中間ノードと、
前記第２の中間ノードに得られる電位に基づき第２のレベル検出信号を出力する第２のレベル検出信号出力手段とをさらに備える、
請求項３記載の電位検出回路。 - 前記レベル検出信号出力手段は、
第１の入力が前記中間ノードに接続され、前記第２の入力に基準電圧を受け、前記第１及び第２の入力よりそれぞれ得られる電圧の差に基づき、第１の論理電位差を有する第１の論理Ｈレベル及び第１の論理Ｌレベルのうち、一方のレベルを増幅信号として出力する差動増幅回路と、
前記増幅信号を受け、前記差動増幅回路の前記第１の論理Ｈレベル，前記第１の論理Ｌレベルに適合した論理閾値で、前記増幅信号を論理的に反転して反転増幅信号を出力する論理反転手段と、
前記増幅信号と前記反転増幅信号とを受け、両者の比較結果に基づき、前記第１の論理電位差より大きい第２の論理電位差を有する第２の論理Ｈレベル及び第２の論理Ｌレベルのうち、一方のレベルを前記レベル検出信号として出力するレベル変換回路とを備える、
請求項３あるいは請求項４記載の電位検出回路。 - 比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、
基準電流を供給する基準電流供給手段と、
前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、
前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、
前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、
前記比較電流供給手段は、一方電極が前記中間ノード側で接続され、前記所定の電流変換率を有する第１のＭＯＳトランジスタを含み、前記所定の電流変換率は可変設定可能である、
電位検出回路。 - 前記第１のＭＯＳトランジスタの他方電極より得られる電位が前記比較電位となる、
請求項８記載の電位検出回路。 - 前記比較電流供給手段は、一方電極が前記第１のＭＯＳトランジスタの他方電極側で接続される第２のＭＯＳトランジスタをさらに備え、 前記第２のＭＯＳトランジスタの他方電極より得られる電位が前記比較電位となる、
請求項８記載の電位検出回路。 - 前記比較電流供給手段は、一方電極が前記第１のＭＯＳトランジスタの他方電極側で接続される第２のＭＯＳトランジスタをさらに含み、 前記第２のＭＯＳトランジスタの制御電極より得られる電位が前記比較電位となる、
請求項８記載の電位検出回路。 - 比較電位が所定の検出レベルに達しているか否かを判定する電位検出回路であって、
基準電流を供給する基準電流供給手段と、
前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、
前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、
前記中間ノードに得られる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、
前記比較電流供給手段は、
一方電極が前記中間ノードに接続され、制御電極に固定電位を受けるＭＯＳトランジスタと、
一端が前記ＭＯＳトランジスタの他方電極に接続され、所定の制御信号を受け、前記所定の電流変換率は前記所定の制御信号に基づき変化する電流変換手段とを備える、
電位検出回路。 - 電圧制御信号を受け、該電圧制御信号に基づき電圧信号を発生する電圧信号発生手段と、
前記電圧信号の電位を比較電位とし、該比較電位が所定の検出レベルに達しているか否かを判定する第１及び第２の電位検出回路とを備え、前記第１及び第２の電位検出回路はそれぞれ、基準電流を供給する基準電流供給手段と、前記比較電位を受け、該比較電位を所定の電流変換率で電流に変換して得られた電流量の比較電流を供給する比較電流供給手段と、前記基準電流供給手段と前記比較電流供給手段との間に、前記基準電流及び前記比較電流のうち、一方の電流が流入し、他方の電流が流出するように設けられた中間ノードと、前記中間ノードに得ら れる電位に基づきレベル検出信号を出力するレベル検出信号出力手段とを備え、前記比較電流供給手段の前記所定の電流変換率は可変に設定可能であり、前記第２の電位検出回路の前記基準電流供給手段は、設定予定電位をさらに受け、該設定予定電位を前記所定の電流変換率で電流に変換して得られた電流量の前記基準電流を供給し、
指令信号を受け、該指令信号に基づき、前記第１の電位検出回路のレベル検出信号及び前記第２の電位検出回路のレベル検出信号のうち、一方のレベル検出信号を前記電圧制御信号として出力する電圧制御信号出力手段をさらに備える、
半導体集積回路。 - 請求項６記載の電位検出回路と、
前記レベル検出信号に基づき活性／非活性が制御され、活性状態時に第１の電流駆動能力で第１の電圧を発生する第１の電圧発生手段と、
前記第２のレベル検出信号に基づき活性／非活性が制御され、活性状態時に前記第１の駆動能力より大きい第２の電流駆動能力で第２の電圧を発生する第２の電圧発生手段と、
前記第１及び第２の電圧を受ける基板とを備え、
前記第１及び第２の電圧のうち少なくとも一つの電圧により前記基板の電位が設定され、前記基板の電位を前記電位検出回路の前記比較電位とする、
半導体集積回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30961095A JP3597281B2 (ja) | 1995-11-28 | 1995-11-28 | 電位検出回路及び半導体集積回路 |
| US08/667,178 US5760614A (en) | 1995-11-28 | 1996-06-20 | Potential detecting circuit and semiconductor integrated circuit |
| KR1019960038816A KR100212348B1 (ko) | 1995-11-28 | 1996-09-07 | 전위검출회로 및 반도체 집적회로 |
| US09/055,314 US6091268A (en) | 1995-11-28 | 1998-04-06 | Potential detecting circuit and semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30961095A JP3597281B2 (ja) | 1995-11-28 | 1995-11-28 | 電位検出回路及び半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09145804A JPH09145804A (ja) | 1997-06-06 |
| JP3597281B2 true JP3597281B2 (ja) | 2004-12-02 |
Family
ID=17995105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30961095A Expired - Fee Related JP3597281B2 (ja) | 1995-11-28 | 1995-11-28 | 電位検出回路及び半導体集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5760614A (ja) |
| JP (1) | JP3597281B2 (ja) |
| KR (1) | KR100212348B1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3626521B2 (ja) * | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
| JP3676904B2 (ja) * | 1997-04-11 | 2005-07-27 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| JP3586073B2 (ja) * | 1997-07-29 | 2004-11-10 | 株式会社東芝 | 基準電圧発生回路 |
| JP2947256B1 (ja) * | 1998-03-12 | 1999-09-13 | 日本電気株式会社 | 電圧判定回路及びこれを備える電池パック |
| DE19812486A1 (de) * | 1998-03-21 | 1999-09-23 | Bosch Gmbh Robert | Auswerteschaltung für elektronische Signalgeber |
| JP2000019200A (ja) * | 1998-07-01 | 2000-01-21 | Mitsubishi Electric Corp | 電位検出回路 |
| JP3262103B2 (ja) | 1999-06-07 | 2002-03-04 | 日本電気株式会社 | 内部電源回路を有する半導体装置 |
| WO2001053840A1 (en) | 2000-01-19 | 2001-07-26 | Koninklijke Philips Electronics N.V. | Circuit for voltage level detection |
| JP3943790B2 (ja) * | 2000-02-24 | 2007-07-11 | 株式会社東芝 | 負電位検知回路及びこの負電位検知回路を備えた半導体記憶装置 |
| JP4492003B2 (ja) * | 2001-08-02 | 2010-06-30 | 富士電機システムズ株式会社 | 電流検出回路 |
| JP4303930B2 (ja) * | 2002-09-11 | 2009-07-29 | Ｏｋｉセミコンダクタ株式会社 | 電圧発生装置 |
| JP2005141811A (ja) * | 2003-11-05 | 2005-06-02 | Renesas Technology Corp | 不揮発性メモリ |
| KR100613574B1 (ko) * | 2004-05-06 | 2006-08-16 | 매그나칩 반도체 유한회사 | 전류-전압 증폭기 |
| KR100733407B1 (ko) * | 2005-06-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기 |
| KR100862993B1 (ko) | 2006-10-12 | 2008-10-13 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 전원 공급 장치 |
| WO2008047416A1 (fr) * | 2006-10-18 | 2008-04-24 | Spansion Llc | Circuit de détection de tension |
| US7724075B2 (en) * | 2006-12-06 | 2010-05-25 | Spansion Llc | Method to provide a higher reference voltage at a lower power supply in flash memory devices |
| US7605644B2 (en) * | 2007-05-03 | 2009-10-20 | Arm Limited | Integrated circuit power-on control and programmable comparator |
| JP2009257897A (ja) * | 2008-04-16 | 2009-11-05 | Mitsumi Electric Co Ltd | タイマーを内蔵した半導体集積回路 |
| US9804617B2 (en) * | 2015-11-20 | 2017-10-31 | Texas Instruments Incorporated | Detecting an inductor coupled to a power control circuit |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6146613A (ja) * | 1984-08-10 | 1986-03-06 | Nec Corp | レベル検出回路 |
| JPS6159688A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | 半導体集積回路装置 |
| US4812681A (en) * | 1987-05-11 | 1989-03-14 | Hewlett-Packard Company | NMOS analog voltage comparator |
| KR0133933B1 (ko) * | 1988-11-09 | 1998-04-25 | 고스기 노부미쓰 | 기판바이어스 발생회로 |
| US5130577A (en) * | 1990-04-09 | 1992-07-14 | Unitrode Corporation | Computational circuit for transforming an analog input voltage into attenuated output current proportional to a selected transfer function |
| JP2585450B2 (ja) * | 1990-04-18 | 1997-02-26 | 東芝マイクロエレクトロニクス株式会社 | 半導体回路装置 |
| JP2870277B2 (ja) * | 1991-01-29 | 1999-03-17 | 日本電気株式会社 | ダイナミック型ランダムアクセスメモリ装置 |
| JP2902804B2 (ja) * | 1991-04-08 | 1999-06-07 | 株式会社東芝 | 基板バイアス電圧発生回路 |
| JPH0554650A (ja) * | 1991-08-26 | 1993-03-05 | Nec Corp | 半導体集積回路 |
| US5278458A (en) * | 1991-12-13 | 1994-01-11 | Texas Instruments Incorporated | Threshold/voltage detection circuit |
-
1995
- 1995-11-28 JP JP30961095A patent/JP3597281B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-20 US US08/667,178 patent/US5760614A/en not_active Expired - Lifetime
- 1996-09-07 KR KR1019960038816A patent/KR100212348B1/ko not_active IP Right Cessation
-
1998
- 1998-04-06 US US09/055,314 patent/US6091268A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6091268A (en) | 2000-07-18 |
| KR100212348B1 (ko) | 1999-08-02 |
| US5760614A (en) | 1998-06-02 |
| JPH09145804A (ja) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3597281B2 (ja) | 電位検出回路及び半導体集積回路 | |
| US20220209768A1 (en) | Load driver | |
| US7205682B2 (en) | Internal power supply circuit | |
| JP3712083B2 (ja) | 内部電源電位供給回路及び半導体装置 | |
| KR100623614B1 (ko) | 반도체 기억 소자에서의 내부전원 발생기 | |
| US20060255787A1 (en) | Voltage controlled current source device | |
| US8436661B2 (en) | Input buffer capable of expanding an input level range | |
| KR100548558B1 (ko) | 반도체 장치용 내부전압 발생기 | |
| KR20030002421A (ko) | 내부 전원전압 발생장치 | |
| US7511553B2 (en) | Current controlled level shifter with signal feedback | |
| US6411554B1 (en) | High voltage switch circuit having transistors and semiconductor memory device provided with the same | |
| KR100818105B1 (ko) | 내부 전압 발생 회로 | |
| JPWO2018055666A1 (ja) | インターフェース回路 | |
| US8203891B2 (en) | Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment | |
| TW201917508A (zh) | 差動電壓產生器 | |
| US20040251957A1 (en) | Internal voltage generator | |
| US6028458A (en) | Differential amplifier with input signal determined standby state | |
| JPH09282880A (ja) | 半導体集積回路 | |
| JP3207745B2 (ja) | コンパレータ回路 | |
| JP2019220759A (ja) | コンパレータ及び発振回路 | |
| US6586986B2 (en) | Circuit for generating internal power voltage in a semiconductor device | |
| US6650152B2 (en) | Intermediate voltage control circuit having reduced power consumption | |
| JP4724486B2 (ja) | 駆動用電源回路 | |
| KR100464435B1 (ko) | 저 전력의 하프 전압 발생 장치 | |
| JPH03222195A (ja) | センス増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |