JP2572974B2

JP2572974B2 - 駆動回路

Info

Publication number: JP2572974B2
Application number: JP61247934A
Authority: JP
Inventors: 和久石黒; 幹夫山岸
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 1986-10-17
Filing date: 1986-10-17
Publication date: 1997-01-16
Anticipated expiration: 2012-01-16
Also published as: JPS63219223A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、パイロットランプ等の負荷を駆動するのに
適した駆動回路に関し、特にヒステリシス特性を有し、
IC（集積回路）化に際して安定に動作する駆動回路に関
する。

（ロ）従来の技術特公昭55−50418号公報には、第２図に示す如きヒス
テリシス特性を有する駆動回路が記載されている。第２
図において、電流源トランジスタ（１）のコレクタ電流
をI₀、制御トランジスタ（２）のコレクタ電流をI₁とす
れば、無信号時に差動増幅段（３）を構成する第１及び
第２トランジスタ（４）及び（５）に流れるコレクタ電
流は等しくI₀/2となり、電流ミラー回路（６）を構成す
るダイオード接続型の第３トランジスタ（７）のコレク
タ電流は、I₀/2＋I₁となる。（ただし、ベース電流は省
略）。その場合、電流ミラー回路（６）を構成する第４
トランジスタ（８）のコレクタ電流もI₀/2＋I₁になろう
とするが、第２トランジスタ（５）のコレクタ電流がI₀
/2の為、前記第４トランジスタ（８）のコレクタ電流は
I₀/2に保たれる。従って、差動増幅段（３）は、無信号
時においては、I₁のオフセット電流を持った状態とな
り、第１、第２及び第３出力トランジスタ（９），（1
0）及び（11）がオフの状態になって、出力端子（12）
の出力信号は「Ｈ」レベルとなる。その状態で、入力端
子（13）に差動入力△Ｖを印加すると、第１トランジス
タ（４）のコレクタ電流が減少し、第２トランジスタ
（５）のコレクタ電流が増大する。また、前記第１トラ
ンジスタ（４）のコレクタ電流の減少に応じて第３トラ
ンジスタ（７）のコレクタ電流も減少する。前記差動入
力△Ｖが増大していき、第２トランジスタ（５）のコレ
クタ電流がオフセット電流I₁を吸収して第４トランジス
タ（８）のコレクタ電流よりも大になると、第１出力ト
ランジスタ（９）のベース電流が流れ始めてオンし、そ
れに応じて第２及び第３出力トランジスタ（10）及び
（11）もオンになって、出力端子（12）の出力信号が
「Ｌ」レベルになる。第２出力トランジスタ（10）がオ
ンすると、直列接続された第１、第２及び第３抵抗（1
4），（15）及び（16）に電流が流れ、第２及び第３抵
抗（15）及び（16）の接続点の電圧が上昇する。その
為、制御トランジスタ（２）のエミッタ電圧も上昇し、
前記制御トランジスタ（２）のコレクタ電流がI₁からI₂
（＜I₁）に変化する。その結果、差動増幅段（３）のオ
フセット電流もI₁からI₂に変化し、差動入力△Ｖを減少
させたとき、第２トランジスタ（５）のコレクタ電流が
I₀/2＋I₂に減少する迄第１乃至第３出力トランジスタ
（９）乃至（11）がオン状態を保ち、その後オフにな
る。そして、出力端子（12）の出力信号は、その時
「Ｌ」レベルから「Ｈ」レベルに変化する。第２図の駆
動回路の場合、差動増幅段（３）のオフセット電流を制
御トランジスタ（２）に流れる電流により切換えている
ので、出力信号が「Ｈ」レベルから「Ｌ」レベルに切換
わるときの差動入力、すなわち動作開始レベルと、出力
信号が「Ｌ」レベルから「Ｈ」レベルに切換わるときの
差動入力、すなわち動作停止レベルとを異ならしめるこ
とが出来、ヒステリシス特性を有する駆動回路として、
例えばFMステレオ受信機のステレオ表示回路に利用する
ことが出来る。

（ハ）発明が解決しようとする問題点第２図は駆動回路の動作開始レベルV_ONは、電流源ト
ランジスタ（１）のエミッタ電流をI₀とすれば、となる。また、電流源トランジスタ（１）と制御トラン
ジスタ（２）とはベースが共通接続されているので、次
式の関係が成り立つ。

V_BE1＋R₁・I₀＝V_BE2＋（R₂＋R₃）・I₁ ……（２）前記第（１）式及び第（２）式より、駆動開始レベル
V_ONは、となる。

また、動作停止レベルV_OFFは、同様の計算により、となる。

前記第（４）及び第（５）式から明らかな如く、第２
図の駆動回路の動作開始レベル及び動作停止レベルは、
主にR₁/（R₂＋R₃）によって決まるが、前記R₁と（R₂＋R
₃）とは、その値が大きく異なる為、IC化に際して精度
を出しにくいという問題があった。

また、前記第（４）式の第２項と、第（５）式の第２
項及び第３項は、温度依存性を有するが、V_BE1とV_BE2と
の値が大きく異なり、V_BE1とV_BE2′との値も大きく異な
るので、無視することが出来ず、第２図の駆動回路は温
度変化に対して不安定であるという問題があった。

（ニ）問題点を解決するための手段本発明は、上述の点に鑑み成されたもので、第１及び
第２トランジスタから成る差動増幅段と、コレクタが前
記第１及び第２トランジスタのコレクタとそれぞれ接続
された第３及び第４トランジスタから成る電流ミラー回
路と、該電流ミラー回路のミラー比を設定する第１及び
第２抵抗と、前記差動増幅段の出力信号に応じて動作す
る出力段と、該出力段に発生する出力信号に応じて前記
第１抵抗に並列接続される第３抵抗とを備える点を特徴
とする。

（ホ）作用本発明に依れば、駆動回路の動作開始レベルを第１抵
抗と第２抵抗との比によって主に設定することが出来
る。また動作停止レベルを第１抵抗と第２抵抗との比及
び第２抵抗と第３抵抗との比によって主に設定すること
が出来る。その為、IC化に際して、安定なヒステリシス
特性が得られる。

（ヘ）実施例第１図は、本発明の一実施例を示す回路図で、（19）
は差動接続され、ベースに差動入力が印加される第１及
び第２トランジスタ（20）及び（21）から成る差動増幅
段、（22）はダイオード接続され、コレクタが前記第１
トランジスタ（20）のコレクタに接続された第３トラン
ジスタ（23）及びコレクタが前記第２トランジスタ（2
1）のコレクタに接続され、前記第３トランジスタ（2
3）と電流ミラー関係に接続された第４トランジスタ（2
4）から成る電流ミラー回路、（25）及び（26）は前記
電流ミラー回路（22）のミラー比を定める為、それぞれ
前記第３及び第４トランジスタ（23）及び（24）のコレ
クタに接続された第１及び第２抵抗、（27）は入力端が
前記第２トランジスタ（21）のコレクタに接続された出
力増幅段、（28）はコレクタに出力端子（29）が接続さ
れた出力トランジスタ、（30）はベースが前記出力増幅
段（27）に接続された制御トランジスタ、（31）は一端
が前記第３トランジスタ（23）のコレクタに、他端が前
記制御トランジスタ（30）のコレクタにそれぞれ接続さ
れた第３抵抗である。

いま、電流源（32）に流れる電流をI₀とすれば、無信
号時の第１及び第２トランジスタ（20）及び（21）のコ
レクタ電流は等しくI₀/2となる。一方、第１及び第２抵
抗（25）及び（26）の値をそれぞれR₁,R₂（ただし、R₁
＞R₂）とすれば、電流ミラー回路（22）のミラー比はR₁
/R₂となり、第１トランジスタ（20）のコレクタ電流I₀/
2が第３トランジスタ（23）に流れるとき、第４トラン
ジスタ（24）には（I₀R₁）／（2R₂）のコレクタ電流を
流す能力が発生する。その場合、第２トランジスタ（2
1）のコレクタ電流と第４トランジスタ（24）の許容コ
レクタ電流との間には、の差電流が生じ、これが差動増幅段（19）のオフセット
となる。尚、無信号時においては、上述のオフセットが
存在する為に、出力増幅段（27）が作動せず、出力トラ
ンジスタ（28）及び制御トランジスタ（30）がオフにな
り、第３抵抗（31）は動作に関係しない。

入力端子（33）に差動入力が印加されると、第１トラ
ンジスタ（20）のコレクタ電流が減少し、それに応じて
第４トランジスタ（24）の許容コレクタ電流が減少する
とともに、第２トランジスタ（21）のコレクタ電流が増
加する。そして、第２トランジスタ（21）のコレクタ電
流が第４トランジスタ（24）の許容コレクタ電流を越え
ると、出力増幅段（27）に電流が流れ始め、前記出力増
幅段（27）の出力が発生して出力トランジスタ（28）及
び制御トランジスタ（30）がオンする。前記制御トラン
ジスタ（30）がオンすると、第１抵抗（25）に抵抗値R₃
の第３抵抗（31）が並列接続され、電流ミラー回路（2
2）のミラー比がR₂/（R₁＋R₃）に変化する。

所定の差動入力が印加され、出力増幅段（27）が動作
を開始するとき、第１トランジスタ（20）のコレクタ電
流は、I₀/2−ｘとなり、第２トランジスタ（21）のコレ
クタ電流はI₀/2＋ｘとなる（ただし、ｘは差動入力に応
じて流れる差動電流）。従って、駆動回路の動作開始レ
ベルV_ONは、となる。但し、Gmは差動増幅段（19）の相互コンダクタ
ンスであり、Gm＝２・re＝２・26/（I₀/2）＝104/I₀で
ある（re:トランジスタ（20）及び（21）のエミッタ抵
抗）。一方、電流ミラー回路（22）と第１及び第２抵抗
（25）及び（26）の接続関係から、次式が成立する。

従って、第（６）及び第（７）式より、動作開始レベ
ルV_ONは、となる。

また、動作停止レベルV_OFFも、R₁R₃＝Ｒ（ただし、
R₃は第３抵抗（31）の抵抗値）と仮定すれば、全く同じ
計算により求めることが出来、となる。

第（８）及び第（９）式から明らかな如く、駆動回路
の動作開始レベルV_ON及び動作停止レベルV_OFFは、主に
第１乃至第３抵抗（25）乃至（31）の比によって定ま
り、前記第１乃至第３抵抗（25）乃至（31）の値は近い
値に設定される為、抵抗の比は比較的小さく設定される
ため、IC化した場合、抵抗の比は高精度に設定でき、ヒ
ステリシス特性が安定な駆動回路を得ることが出来る。

また、第（８）及び第（９）式の第２項は、温度依存
性を有するものであるが、第３及び第４トランジスタ
（23）及び（24）のベース・エミッタ間電圧は略等しい
値となる為、前記第２項は極めて小になり、その結果温
度に対して安定なヒステリシス特性を有する駆動回路を
得ることが出来る。

（ト）発明の効果以上述べた如く、本発明に依れば、極めて安定なヒス
テリシス特性を有する駆動回路を提供出来る。特に、本
考案に依れば、温度変化に対しても特性が変化しないIC
化に適した駆動回路を提供出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、及び第２図
は従来の駆動回路を示す回路図である。（19）……差動増幅段、（20）……第１トランジスタ、
（21）……第２トランジスタ、（22）……電流ミラー回
路、（23）……第３トランジスタ、（24）……第４トラ
ンジスタ、（25）……第１抵抗、（26）……第２抵抗、
（31）……第３抵抗。

Claims

(57)【特許請求の範囲】

【請求項１】差動接続された第１及び第２トランジスタ
から成る差動増幅段と、入力端が前記第１トランジスタ
に、出力端が前記第２トランジスタにそれぞれ接続され
る電流ミラー回路と、前記第２トランジスタと前記電流
ミラー回路との接続点から発生する前記差動増幅段の出
力信号に応じて動作する出力段と、前記電流ミラー回路
のミラー比を設定する為の第１及び第２抵抗と、前記出
力段に発生する出力信号に応じて前記第１抵抗に並列接
続される第３抵抗とを備え、前記第１及び第２抵抗の比
によって動作開始レベルを設定するとともに前記第１及
び第３抵抗の並列抵抗と前記第２抵抗との比によって動
作停止レベルを設定することによりヒステリシス特性を
得る様にした駆動回路。