JP2656297B2 - ウインド回路 - Google Patents
ウインド回路Info
- Publication number
- JP2656297B2 JP2656297B2 JP8662088A JP8662088A JP2656297B2 JP 2656297 B2 JP2656297 B2 JP 2656297B2 JP 8662088 A JP8662088 A JP 8662088A JP 8662088 A JP8662088 A JP 8662088A JP 2656297 B2 JP2656297 B2 JP 2656297B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- current
- emitter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば、FMチューナの検波出力（Ｓ字カ
ーブ特性）のセンター検出回路として有効なウインド回
路に関する。
ーブ特性）のセンター検出回路として有効なウインド回
路に関する。
（従来の技術） ウインド回路として例えば、第３図に示すような回路
がある。この回路は、トランジスタQ31、Q32の共通エミ
ッタが基準電圧Vrefに接続され、共通ベースと共通エミ
ッタとの間にFM検波出力電圧Vinが供給される。FM検波
出力電圧Vinは、入力周波数にほぼ比例して変化する電
圧である。トランジスタQ31のコレクタは、負荷抵抗ＲL
を介して電源ラインに接続され、トランジスタQ32のコ
レクタはトランジスタQ33とQ34からなるカレントミラー
回路CURに接続されている。カレントミラー回路CURの出
力電流はトランジスタQ34のコレクタ、負荷抵抗ＲLに流
れるように構成されている。
がある。この回路は、トランジスタQ31、Q32の共通エミ
ッタが基準電圧Vrefに接続され、共通ベースと共通エミ
ッタとの間にFM検波出力電圧Vinが供給される。FM検波
出力電圧Vinは、入力周波数にほぼ比例して変化する電
圧である。トランジスタQ31のコレクタは、負荷抵抗ＲL
を介して電源ラインに接続され、トランジスタQ32のコ
レクタはトランジスタQ33とQ34からなるカレントミラー
回路CURに接続されている。カレントミラー回路CURの出
力電流はトランジスタQ34のコレクタ、負荷抵抗ＲLに流
れるように構成されている。
この回路は、FM検波出力電圧Vinが所定の範囲内にな
り、FM検波出力回路（図示せず）の入力周波数が所定の
範囲になると、ミューティングを解除するように働く。
今、電圧Vinが０から徐々に上がっていきNPNトランジス
タQ31がオンするベース・エミッタ間電圧ＶBE（Q31）ON
になると、トランジスタQ31は負荷抵抗ＲLにコレクタ電
流Ic（Q31）を流す。また電圧Vinが徐々に下がっていき
PNPトランジスタQ32がオンするベース・エミッタ間電圧
Vbe（Q32）ONになると、トランジスタQ32のコレクタ電
流Ic（Q32）と同じ電流Ic（Q34）がカレントミラー回路
CURの動作で負荷抵抗ＲLに流れる。よって Vbe（Q31）ON＞Vin＞Vbe（Q32）ON の範囲ではトランジスタQ31、Q32ともカットオフとな
り、負荷抵抗ＲLには電流は流れない。
り、FM検波出力回路（図示せず）の入力周波数が所定の
範囲になると、ミューティングを解除するように働く。
今、電圧Vinが０から徐々に上がっていきNPNトランジス
タQ31がオンするベース・エミッタ間電圧ＶBE（Q31）ON
になると、トランジスタQ31は負荷抵抗ＲLにコレクタ電
流Ic（Q31）を流す。また電圧Vinが徐々に下がっていき
PNPトランジスタQ32がオンするベース・エミッタ間電圧
Vbe（Q32）ONになると、トランジスタQ32のコレクタ電
流Ic（Q32）と同じ電流Ic（Q34）がカレントミラー回路
CURの動作で負荷抵抗ＲLに流れる。よって Vbe（Q31）ON＞Vin＞Vbe（Q32）ON の範囲ではトランジスタQ31、Q32ともカットオフとな
り、負荷抵抗ＲLには電流は流れない。
つまり、上記のウインド回路のウインド幅 Vin−Ｗは、 Vin−Ｗ＝Vbe（Q31）ON−Vbe（Q32）ON となる。
Vbe（Q31）ON＝0.7［Ｖ］ Vbe（Q32）ON＝−0.7［Ｖ］ とするとウインド幅は、1.4［Ｖ］となる。
今、上記の回路の最低動作電源であるVccMINを求める
と、 VccMIN ＝Ic（Q31）×ＲL＋ＶCEsat（Q31）＋Vref と表せる。
と、 VccMIN ＝Ic（Q31）×ＲL＋ＶCEsat（Q31）＋Vref と表せる。
Ic（Q31）は、トランジスタQ31のコレクタ電流、ＲL
は負荷抵抗ＲLの値、ＶCEsat（Q31）はトランジスタQ31
の飽和時のコレクタ・エミッタ間電圧、Vrefは、基準電
圧である。
は負荷抵抗ＲLの値、ＶCEsat（Q31）はトランジスタQ31
の飽和時のコレクタ・エミッタ間電圧、Vrefは、基準電
圧である。
今、仮に負荷抵抗ＲL（＝5KΩ）を動作せしめる電流
値を0.1mAとし、ＶCEsat（Q31）を0.1［Ｖ］、Vrefを0.
8［Ｖ］とすると、VccMIN＝1.4［Ｖ］となる。
値を0.1mAとし、ＶCEsat（Q31）を0.1［Ｖ］、Vrefを0.
8［Ｖ］とすると、VccMIN＝1.4［Ｖ］となる。
（発明が解決しようとする課題） 上記したように、従来のウインド回路は、ウインド幅
が広く（計算例では1.4［Ｖ］）、であり、この幅を狭
くするためには前段に直流増幅器を設ける必要がある。
また最低動作電源電圧をみると、計算引例ではVccMIN＝
1.4［Ｖ］と高く、超低電位（VccMIN≦1.0［Ｖ］）での
動作は無理である。
が広く（計算例では1.4［Ｖ］）、であり、この幅を狭
くするためには前段に直流増幅器を設ける必要がある。
また最低動作電源電圧をみると、計算引例ではVccMIN＝
1.4［Ｖ］と高く、超低電位（VccMIN≦1.0［Ｖ］）での
動作は無理である。
しかしながら、最近の電子機器では小形でありかつFM
検波出力の精度の高い判別能力が要求され、しかも超低
電圧動作のできる回路が要望されている。
検波出力の精度の高い判別能力が要求され、しかも超低
電圧動作のできる回路が要望されている。
そこでこの発明は、ウインド幅を簡単な手段により狭
くすることができ、しかも超低電位動作が可能なウイン
ド回路を提供することを目的とする。
くすることができ、しかも超低電位動作が可能なウイン
ド回路を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） この発明は、信号入力端子の一方がベースに接続され
たエミッタ面積が異なる第１、第２のトランジスタと、
エミッタ面積が大きい方の前記第１のトランジスタの出
力ノードとエミッタ面積が小さい方の前記第２のトラン
ジスタの出力ノード間に、入出力部が接続された第１の
カレントミラー回路と、前記第２のトランジスタの出力
ノードが制御入力部に接続され、この出力ノードに流れ
る電流によりオンオフ制御される第１の出力回路と、前
記第１の出力回路の出力部が接続された出力端と、前記
信号入力端子の一方と他方がそれぞれのベースに接続さ
れたエミッタ面積が異なる第３、第４のトランジスタ
と、エミッタ面積が大きい方の前記第３のトランジスタ
の出力ノードとエミッタ面積が小さい方の前記第４のト
ランジスタの出力ノード間に入出力部が接続された第２
のカレントミラー回路と、前記第４のトランジスタの出
力ノードが制御入力部に接続され、この出力ノードに流
れる電流によりオンオフ制御され、出力部が前記出力端
に接続された第２の出力回路と、前記信号入力端子の他
方（または一方）にバイアス電圧を与えるためのバイア
ストランジスタとを備え、前記第２のトランジスタの電
流が前記第１のトランジスタの電流より多く流れる場合
にウインド幅上限（または下限）判定結果として前記第
１の出力回路をオンし、前記第４のトランジスタの電流
が前記第３のトランジスタの電流より多く流れる場合に
ウインド幅下限（または上限）判定結果として前記第２
の出力回路をオンし、前記出力端に電流を与えるように
したものである。
たエミッタ面積が異なる第１、第２のトランジスタと、
エミッタ面積が大きい方の前記第１のトランジスタの出
力ノードとエミッタ面積が小さい方の前記第２のトラン
ジスタの出力ノード間に、入出力部が接続された第１の
カレントミラー回路と、前記第２のトランジスタの出力
ノードが制御入力部に接続され、この出力ノードに流れ
る電流によりオンオフ制御される第１の出力回路と、前
記第１の出力回路の出力部が接続された出力端と、前記
信号入力端子の一方と他方がそれぞれのベースに接続さ
れたエミッタ面積が異なる第３、第４のトランジスタ
と、エミッタ面積が大きい方の前記第３のトランジスタ
の出力ノードとエミッタ面積が小さい方の前記第４のト
ランジスタの出力ノード間に入出力部が接続された第２
のカレントミラー回路と、前記第４のトランジスタの出
力ノードが制御入力部に接続され、この出力ノードに流
れる電流によりオンオフ制御され、出力部が前記出力端
に接続された第２の出力回路と、前記信号入力端子の他
方（または一方）にバイアス電圧を与えるためのバイア
ストランジスタとを備え、前記第２のトランジスタの電
流が前記第１のトランジスタの電流より多く流れる場合
にウインド幅上限（または下限）判定結果として前記第
１の出力回路をオンし、前記第４のトランジスタの電流
が前記第３のトランジスタの電流より多く流れる場合に
ウインド幅下限（または上限）判定結果として前記第２
の出力回路をオンし、前記出力端に電流を与えるように
したものである。
（作用） 上記の手段により、各判別回路のスレッョルドレベル
は、トランジスタのベース・エミッタ間電圧を利用する
ことなく、トランジスタのエミッタ面積比が利用される
ことになり、ウインド幅の上限と下限との差を小さくす
ることができる。
は、トランジスタのベース・エミッタ間電圧を利用する
ことなく、トランジスタのエミッタ面積比が利用される
ことになり、ウインド幅の上限と下限との差を小さくす
ることができる。
（実施例） 以下、この発明の実施例を図面を参照して説明する。
第１図はこの発明の一実施例である。端子１、２間に
は、例えばチューナの中間周波を検波したFM検波出力電
圧Vin（Ｓ字カーブ特性）が供給される。端子１は、ウ
インド幅の上限電圧を検出する上限設定回路11のトラン
ジスタQ1、Q2のベースに接続されるとともに、ウインド
幅の下限電圧を検出する下限設定回路12のトランジスタ
Q3のベースに接続される。また端子２は、下限設定回路
12のトランジスタQ4のベースに接続される。
は、例えばチューナの中間周波を検波したFM検波出力電
圧Vin（Ｓ字カーブ特性）が供給される。端子１は、ウ
インド幅の上限電圧を検出する上限設定回路11のトラン
ジスタQ1、Q2のベースに接続されるとともに、ウインド
幅の下限電圧を検出する下限設定回路12のトランジスタ
Q3のベースに接続される。また端子２は、下限設定回路
12のトランジスタQ4のベースに接続される。
電源ライン13と接地ライン14との間には電流源I1、ダ
イオード接続されたトランジスタQ5が直列接続されてい
る。電流源I1とトランジスタQ5の接続点は、トランジス
タQ4のベースに接続されている。
イオード接続されたトランジスタQ5が直列接続されてい
る。電流源I1とトランジスタQ5の接続点は、トランジス
タQ4のベースに接続されている。
上限設定回路11は、トランジスタQ1とQ2とが並列とな
り、トランジスタQ1のエミッタは抵抗R1を介してトラン
ジスタQ2のエミッタに接続される。そして、トランジス
タQ2のエミッタが抵抗R2を介して接地ライン14に接続さ
れる。トランジスタQ1のコレクタは、能動負荷として作
用するカレントミラー回路を構成するダイオードQ6のカ
ソード及びトランジスタQ7のベースに接続される。ダイ
オードQ6のアノード及びトランジスタQ7のエミッタは、
電源ライン13に接続され、カレントミラー回路の出力ノ
ードであるトランジスタQ7のコレクタは、トランジスタ
Q2のコレクタに接続されるとともに出力回路を構成する
トランジスタQ8のベースに接続される。
り、トランジスタQ1のエミッタは抵抗R1を介してトラン
ジスタQ2のエミッタに接続される。そして、トランジス
タQ2のエミッタが抵抗R2を介して接地ライン14に接続さ
れる。トランジスタQ1のコレクタは、能動負荷として作
用するカレントミラー回路を構成するダイオードQ6のカ
ソード及びトランジスタQ7のベースに接続される。ダイ
オードQ6のアノード及びトランジスタQ7のエミッタは、
電源ライン13に接続され、カレントミラー回路の出力ノ
ードであるトランジスタQ7のコレクタは、トランジスタ
Q2のコレクタに接続されるとともに出力回路を構成する
トランジスタQ8のベースに接続される。
トランジスタQ8のエミッタは電源ライン13に接続さ
れ、コレクタは負荷抵抗ＲLに接続される。ここで、ト
ランジスタQ1とQ2とのエミッタ面積比は異なり、トラン
ジスタQ1のエミッタ面積が大きく設定され、面積比がn:
1である。
れ、コレクタは負荷抵抗ＲLに接続される。ここで、ト
ランジスタQ1とQ2とのエミッタ面積比は異なり、トラン
ジスタQ1のエミッタ面積が大きく設定され、面積比がn:
1である。
下限設定回路12においても同様な構成であるが、トラ
ンジスタQ3のエミッタは抵抗R3を介してトランジスタQ4
のエミッタに接続されるとともに抵抗R4を介して接地ラ
イン14に接続される。したがって上限設定回路11のトラ
ンジスタQ1とQ2のバイアスとは異なる。一方、トランジ
スタQ3とQ4のコレクタ側に接続される能動負荷としての
カレントミラー回路及び出力回路（ダイオードQ9、トラ
ンジスタQ10、Q11で構成される）の構成は、上限設定回
路11と同じである。そして、トランジスタQ3とQ4のエミ
ッタ面積比がn:1である。
ンジスタQ3のエミッタは抵抗R3を介してトランジスタQ4
のエミッタに接続されるとともに抵抗R4を介して接地ラ
イン14に接続される。したがって上限設定回路11のトラ
ンジスタQ1とQ2のバイアスとは異なる。一方、トランジ
スタQ3とQ4のコレクタ側に接続される能動負荷としての
カレントミラー回路及び出力回路（ダイオードQ9、トラ
ンジスタQ10、Q11で構成される）の構成は、上限設定回
路11と同じである。そして、トランジスタQ3とQ4のエミ
ッタ面積比がn:1である。
次に上記の回路の動作を説明する。
上限設定回路11においては、トランジスタQ2のコレク
タ電流Ic（Q2）がトランジスタQ1のコレクタ電流Ic（Q
1）より大きい場合、つまりIc（Q2）＞Ic（Q1）のとき
は、トランジスタQ8のベース電流が流れ、このときトラ
ンジスタQ8はオンし、負荷抵抗ＲLにコレクタ電流Ic（Q
8）を流す。逆に、Ic（Q2）≦Ic（Q1）のときは、トラ
ンジスタQ8はカットオフとなる。
タ電流Ic（Q2）がトランジスタQ1のコレクタ電流Ic（Q
1）より大きい場合、つまりIc（Q2）＞Ic（Q1）のとき
は、トランジスタQ8のベース電流が流れ、このときトラ
ンジスタQ8はオンし、負荷抵抗ＲLにコレクタ電流Ic（Q
8）を流す。逆に、Ic（Q2）≦Ic（Q1）のときは、トラ
ンジスタQ8はカットオフとなる。
下限設定回路12においては、トランジスタQ4のコレク
タ電流Ic（Q4）がトランジスタQ3のコレクタ電流Ic（Q
3）より大きい場合、つまりIc（Q4）＞Ic（Q3）のとき
は、トランジスタQ11のベース電流が流れ、このときト
ランジスタQ11はオンし、負荷抵抗ＲLにコレクタ電流Ic
（Q11）を流す。逆に、Ic（Q4）≦Ic（Q3）のときは、
トランジスタQ11はカットオフとなる。
タ電流Ic（Q4）がトランジスタQ3のコレクタ電流Ic（Q
3）より大きい場合、つまりIc（Q4）＞Ic（Q3）のとき
は、トランジスタQ11のベース電流が流れ、このときト
ランジスタQ11はオンし、負荷抵抗ＲLにコレクタ電流Ic
（Q11）を流す。逆に、Ic（Q4）≦Ic（Q3）のときは、
トランジスタQ11はカットオフとなる。
以上上限設定回路11、下限設定回路12についてまとめ
ると、 Ic（Q1）＜Ic（Q2）…Q8オン Ic（Q1）≧Ic（Q2）…Q8オフ Ic（Q3）≧Ic（Q4）…Q11オフ Ic（Q3）＜Ic（Q4）…Q11オン トランジスタQ8、Q11がオフのときは、負荷抵抗ＲLに
電流が流れず、トランジスタQ8、Q11がオンの区間は、
負荷抵抗ＲLに電流が流れる。
ると、 Ic（Q1）＜Ic（Q2）…Q8オン Ic（Q1）≧Ic（Q2）…Q8オフ Ic（Q3）≧Ic（Q4）…Q11オフ Ic（Q3）＜Ic（Q4）…Q11オン トランジスタQ8、Q11がオフのときは、負荷抵抗ＲLに
電流が流れず、トランジスタQ8、Q11がオンの区間は、
負荷抵抗ＲLに電流が流れる。
今、トランジスタQ1〜Q4のコレクタ電流がすべて等し
い状態であるとする。このときは、トランジスタQ8、Q1
1はオフであるように設定されている。この状態から、
信号入力端子１の電位があがるとトランジスタQ1、Q2の
コレクタ電流が増大するが、次第にトランジスタQ2のコ
レクタ電流が増えてIc（Q1）＜Ic（Q2）（…Q8オン）が
成立するようになる（上限検出）。
い状態であるとする。このときは、トランジスタQ8、Q1
1はオフであるように設定されている。この状態から、
信号入力端子１の電位があがるとトランジスタQ1、Q2の
コレクタ電流が増大するが、次第にトランジスタQ2のコ
レクタ電流が増えてIc（Q1）＜Ic（Q2）（…Q8オン）が
成立するようになる（上限検出）。
また、トランジスタQ1〜Q4のコレクタ電流がすべて等
しい状態から、信号入力端子２の電位が下がってくる
と、トランジスタQ3、Q4は差動関係にあるためにQ4のコ
レクタ電流が増大し、トランジスタQ11をオンさせる。
つまり、Ic（Q3）＜Ic（Q4）（…Q11オン）が成立する
ようになる（下限検出）。
しい状態から、信号入力端子２の電位が下がってくる
と、トランジスタQ3、Q4は差動関係にあるためにQ4のコ
レクタ電流が増大し、トランジスタQ11をオンさせる。
つまり、Ic（Q3）＜Ic（Q4）（…Q11オン）が成立する
ようになる（下限検出）。
次に、上記したウインド幅の上限Vin（Ｈ）求めてみ
る。各トランジスタのエミッタ接地電流増幅率は十分大
きく、ベース電流は無視でき、エミッタ電流とコレクタ
電流は等しいとする。
る。各トランジスタのエミッタ接地電流増幅率は十分大
きく、ベース電流は無視でき、エミッタ電流とコレクタ
電流は等しいとする。
Ic（Q1）＝IE（Q1）、Ic（Q2）＝IE（Q2）、 Ic（Q3）＝IE（Q3）、Ic（Q4）＝IE（Q4）、 Vin（Ｈ）は、Ic（Q1）＝Ic（Q2）となされるときのV
inを求めればよい。
inを求めればよい。
ＶBE（Q5）＋Vin ＝ＶBE（Q1）＋ＩE（Q1）R1 ＋｛ＩE（Q1）＋ＩE（Q2）｝R2 …（１） また ＶBE（Q5）＋Vin ＝ＶBE（Q2）＋｛ＩE（Q1）＋ＩE（Q2）｝R2 …（２） とも表わせる。
ＩE（Q1）＝ＩE（Q2）＝Ic（Q1）＝Ic（Q2） とすると、（１）、（２）式は、 次の（３）、（４）式になる。
ＶBE（Q5）＋Vin（Ｈ） ＝ＶBE（Q1）＋Ic（Q1）R1＋2Ic（Q1）R2 …（３） ＶBE（Q5）＋Vin（Ｈ）＝ＶBE（Q2）＋2Ic（Q1）R2 …
（４） 上記（３）、（４）式により ＶBE（Q2）−ＶBE（Q1）＝Ic（Q1）R1 …（５） ここで、Q1はQ2に対してエミッタ面積がN1倍であり他の
構造は同一条件で構成されているとすると、Is（Q1）＝
N1Is（Q2）、また、Ic（Q1）＝Ic（Q2）より（６）式は ＶBE（Q2）−ＶBE（Q1）＝VT1nN1＝Ic（Q1）R1…（７） 従って、 （８）式を４式に代入すると、 ここで、 ＶBE（Q2）ＶBE（Q5） ＝−｛ＶBE（Q5）−ＶBE（Q2）｝と変形できる。
（４） 上記（３）、（４）式により ＶBE（Q2）−ＶBE（Q1）＝Ic（Q1）R1 …（５） ここで、Q1はQ2に対してエミッタ面積がN1倍であり他の
構造は同一条件で構成されているとすると、Is（Q1）＝
N1Is（Q2）、また、Ic（Q1）＝Ic（Q2）より（６）式は ＶBE（Q2）−ＶBE（Q1）＝VT1nN1＝Ic（Q1）R1…（７） 従って、 （８）式を４式に代入すると、 ここで、 ＶBE（Q2）ＶBE（Q5） ＝−｛ＶBE（Q5）−ＶBE（Q2）｝と変形できる。
ここで、Q2とQ5は同一形状とすれば、 Is（Q5）＝Is（Q2）であり、従って （10）式を（９）式に代入すると、 となる。
次にウインド幅の下限Vin（Ｌ）を求める。下限設定
回路12においては、 ＶBE（Q5）＝ＶBE（Q4）＋ＩE（Q4）R3 ＋｛ＩE（Q3）＋ＩE（Q4）R4 ＝ＶBE（Q4）＋Ic（Q3）（R3＋2R4） …（12） が成立する。ただし、 ＩE（Q3）＝ＩE（Q4）＝Ic（Q3）＝Ic（Q4） また、 ＶBE（Q4）＋ＩE（Q4）R3＝−Vin（Ｌ）ＶBE（Q4） ＶBE（Q4）−ＶBE（Q3）＝−Vin（Ｌ）ＩE（Q4）R3 …（13） ここでQ3はQ4に対してエミッタ面積がN2倍であり他の構
造は同一条件で形成されているとすると、Is（Q3）＝N2
Is（Q4）、また、Ic（Q4）＝Ic（Q3）であるから、 ＶBE（Q4）−ＶBE（Q3） ＝VT1nN2 …（14） （14）式を（13）式に代入すると、 （15）式を（12）式に代入すると、 また、 ここでトランジスタQ3、Q5は同一形状とすればIs（Q4）
＝Is（Q5）であり、よって となる。（17）式を、（16）式に代入して Vin（Ｌ）を求めると となる。
回路12においては、 ＶBE（Q5）＝ＶBE（Q4）＋ＩE（Q4）R3 ＋｛ＩE（Q3）＋ＩE（Q4）R4 ＝ＶBE（Q4）＋Ic（Q3）（R3＋2R4） …（12） が成立する。ただし、 ＩE（Q3）＝ＩE（Q4）＝Ic（Q3）＝Ic（Q4） また、 ＶBE（Q4）＋ＩE（Q4）R3＝−Vin（Ｌ）ＶBE（Q4） ＶBE（Q4）−ＶBE（Q3）＝−Vin（Ｌ）ＩE（Q4）R3 …（13） ここでQ3はQ4に対してエミッタ面積がN2倍であり他の構
造は同一条件で形成されているとすると、Is（Q3）＝N2
Is（Q4）、また、Ic（Q4）＝Ic（Q3）であるから、 ＶBE（Q4）−ＶBE（Q3） ＝VT1nN2 …（14） （14）式を（13）式に代入すると、 （15）式を（12）式に代入すると、 また、 ここでトランジスタQ3、Q5は同一形状とすればIs（Q4）
＝Is（Q5）であり、よって となる。（17）式を、（16）式に代入して Vin（Ｌ）を求めると となる。
Is（Q1）はトランジスタQ1のベースエミッタ接合の逆方
向飽和電流 Is（Q2）はトランジスタQ1のベースエミッタ接合の逆方
向飽和電流 Is（Q3）はトランジスタQ1のベースエミッタ接合の逆方
向飽和電流 Is（Q4）はトランジスタQ1のベースエミッタ接合の逆方
向飽和電流 Is（Q5）はトランジスタQ1のベースエミッタ接合の逆方
向飽和電流 VTは電子の熱電圧でありVT＝（kT/q） また、電流源I1とダイオード接続のトランジスタQ5
は、この回路を動作させるためのバイアス電圧（Vref）
を供給する定電圧源である。
向飽和電流 Is（Q2）はトランジスタQ1のベースエミッタ接合の逆方
向飽和電流 Is（Q3）はトランジスタQ1のベースエミッタ接合の逆方
向飽和電流 Is（Q4）はトランジスタQ1のベースエミッタ接合の逆方
向飽和電流 Is（Q5）はトランジスタQ1のベースエミッタ接合の逆方
向飽和電流 VTは電子の熱電圧でありVT＝（kT/q） また、電流源I1とダイオード接続のトランジスタQ5
は、この回路を動作させるためのバイアス電圧（Vref）
を供給する定電圧源である。
次に、具体的な数値を求めてみる。
例えば電流源の電流値I1＝50μＡ、Ic（Q2）＝２μ
Ａ、Ic（Q4）＝２μＡ、R1＝18kΩ、R2＝33kΩ、R3＝7k
Ω、R4＝18kΩ、N1＝４、N2＝４とすると、Vin（Ｈ）＝
50mV、ＶIN（Ｌ）＝−50mVとなる。またウインド幅Vin
−ｗはVin−ｗ＝50mV＋50mV＝100mVである。
Ａ、Ic（Q4）＝２μＡ、R1＝18kΩ、R2＝33kΩ、R3＝7k
Ω、R4＝18kΩ、N1＝４、N2＝４とすると、Vin（Ｈ）＝
50mV、ＶIN（Ｌ）＝−50mVとなる。またウインド幅Vin
−ｗはVin−ｗ＝50mV＋50mV＝100mVである。
次に、上記の回路の最低動作電源電圧について説明す
る。
る。
今、ウインド幅の上限でありVin（Ｈ）が0.05
［Ｖ］、トランジスタQ5により得られるバイアス基準電
圧が0.7［Ｖ］とすると、これがトランジスタQ2のベー
スに印加される。このときトランジスタQ2、Q7に電流が
流れるのであるから、各トランジスタのコレクタ・エミ
ッタ間飽和時の電圧ＶCEsat＝0.1とすると、約0.85
［Ｖ］以上の電圧が電源ラインに印加されていれば動作
できることになる。
［Ｖ］、トランジスタQ5により得られるバイアス基準電
圧が0.7［Ｖ］とすると、これがトランジスタQ2のベー
スに印加される。このときトランジスタQ2、Q7に電流が
流れるのであるから、各トランジスタのコレクタ・エミ
ッタ間飽和時の電圧ＶCEsat＝0.1とすると、約0.85
［Ｖ］以上の電圧が電源ラインに印加されていれば動作
できることになる。
この発明は、上記の実施例に限定されるものではな
く、第２図に示すようにトランジスタの極性は第１図の
ものとは逆極性のトランジスタで構成しても良い。動作
は先の実施例と同じであり、先の実施例を構成した各素
子に対応する素子には同一符号を付している。但しこの
実施例は回路11がウインド幅の下限を検出し、回路12が
ウインド幅の上下を検出することになる。
く、第２図に示すようにトランジスタの極性は第１図の
ものとは逆極性のトランジスタで構成しても良い。動作
は先の実施例と同じであり、先の実施例を構成した各素
子に対応する素子には同一符号を付している。但しこの
実施例は回路11がウインド幅の下限を検出し、回路12が
ウインド幅の上下を検出することになる。
［発明の効果］ 以上説明したようにこの発明によれば、ウインド幅を
簡単な手段により狭くすることができ、また従来よりも
低電圧動作が可能となる。
簡単な手段により狭くすることができ、また従来よりも
低電圧動作が可能となる。
第１図はこの発明の一実施例を示す回路図、第２図はこ
の発明の他の実施例を示す回路図、第３図は従来のウイ
ンド回路を示す回路図である。 Q1〜Q5、Q7、Q8、Q10、Q11……トランジスタ、Q6、Q9…
…ダイオード、R1〜R4……抵抗。
の発明の他の実施例を示す回路図、第３図は従来のウイ
ンド回路を示す回路図である。 Q1〜Q5、Q7、Q8、Q10、Q11……トランジスタ、Q6、Q9…
…ダイオード、R1〜R4……抵抗。
Claims (1)
- 【請求項１】信号入力端子の一方がベースに接続されエ
ミッタ面積が異なる第１、第２のトランジスタと、 エミッタ面積が大きい方の前記第１のトランジスタの出
力ノードとエミッタ面積が小さい方の前記第２のトラン
ジスタの出力ノード間に、入出力部が接続された第１の
カレントミラー回路と、 前記第１のトランジスタのエミッタに接続されたエミッ
タ抵抗と、 前記第２のトランジスタの出力ノードが制御入力部に接
続され、この出力ノードに流れる電流によりオンオフ制
御される第１の出力回路と、 前記第１の出力回路の出力部が接続された出力端と、 前記信号入力端子の一方と他方がそれぞれのベースに接
続されたエミッタ面積が異なる第３、第４のトランジス
タと、 エミッタ面積が大きい方の前記第３のトランジスタの出
力ノードとエミッタ面積が小さい方の前記第４のトラン
ジスタの出力ノード間に入出力部が接続された第２のカ
レントミラー回路と、 前記第３のトランジスタのエミッタに接続された第２の
エミッタ抵抗と、 前記第４のトランジスタの出力ノードが制御入力部に接
続され、この出力ノードに流れる電流によりオンオフ制
御され、出力部が前記出力端に接続された第２の出力回
路と、 前記信号入力端子の他方（または一方）にバイアス電圧
を与えるためのバイアストランジスタとを備え、 前記第２のトランジスタの電流が前記第１のトランジス
タの電流より多く流れる場合にウインド幅上限（または
下限）判定結果として前記第１の出力回路をオンし、前
記第４のトランジスタの電流が前記第３のトランジスタ
の電流より多く流れる場合にウインド幅下限（または上
限）判定結果として前記第２の出力回路をオンし、前記
出力端に電流を与えるようにしたことを特徴とするウイ
ンド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8662088A JP2656297B2 (ja) | 1988-04-08 | 1988-04-08 | ウインド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8662088A JP2656297B2 (ja) | 1988-04-08 | 1988-04-08 | ウインド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01259618A JPH01259618A (ja) | 1989-10-17 |
| JP2656297B2 true JP2656297B2 (ja) | 1997-09-24 |
Family
ID=13892066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8662088A Expired - Lifetime JP2656297B2 (ja) | 1988-04-08 | 1988-04-08 | ウインド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2656297B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5588850B2 (ja) * | 2010-12-10 | 2014-09-10 | 旭化成エレクトロニクス株式会社 | 多入力差動増幅器 |
-
1988
- 1988-04-08 JP JP8662088A patent/JP2656297B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01259618A (ja) | 1989-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0139425B1 (en) | A constant current source circuit | |
| US4259601A (en) | Comparison circuit having bidirectional hysteresis | |
| JP2656297B2 (ja) | ウインド回路 | |
| US4251778A (en) | Circuit with electrically controlled gain | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0557609B2 (ja) | ||
| US5155429A (en) | Threshold voltage generating circuit | |
| US6316995B1 (en) | Input stage for constant gm amplifier circuit and method | |
| JPS5922245B2 (ja) | テイデンアツバイアスカイロ | |
| EP0343731A2 (en) | Unity-gain current-limiting circuit | |
| JP2841977B2 (ja) | 電流のしきい値を検出する回路 | |
| JPH05196663A (ja) | ヒステリシスを有する過電圧センサー | |
| JP2572974B2 (ja) | 駆動回路 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP2830516B2 (ja) | 電流比較器 | |
| JPH0575418A (ja) | 過電流検出回路 | |
| JPH0352031Y2 (ja) | ||
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPH08172324A (ja) | ゲイン可変差動増幅器 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPS6032941B2 (ja) | コンパレ−タ回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH0680997B2 (ja) | 掛算回路 |