JPH05196663A - ヒステリシスを有する過電圧センサー - Google Patents
ヒステリシスを有する過電圧センサーInfo
- Publication number
- JPH05196663A JPH05196663A JP4102124A JP10212492A JPH05196663A JP H05196663 A JPH05196663 A JP H05196663A JP 4102124 A JP4102124 A JP 4102124A JP 10212492 A JP10212492 A JP 10212492A JP H05196663 A JPH05196663 A JP H05196663A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- resistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】回路に加えられる動作電圧が所定レベルを越え
るときを検出して、過電圧状態に応答する制御信号を発
生する回路を提供する。 【構成】第１および第２の抵抗Ｒ１Ｒ２が動作電位の第
１２４および第２の点３０の間にツェナーダイオードＺ
１と直列に接続されている。ＮＰＮトランジスタＱ２の
ベース・エミッタは第２の抵抗Ｒ２にかかるように接続
され、直列通路を流れる電流を検出する。ＰＮＰトラン
ジスタＱ３のコレクタ・エミッタは第１の抵抗Ｒ１にか
けて接続され、ＰＮＰトランジスタＱ３がオンして飽和
になると第１の抵抗Ｒ１にかかる電圧降下が減じる。Ｎ
ＰＮトランジスタＱ２のコレクタはＰＮＰトランジスタ
Ｑ３のベースに接続され、過電圧状態が存在するとき、
また、ツェナーダイオードＺ１がブレークダウンすると
き、２つのトランジスタＱ２Ｑ３が再生的に駆動されて
ラッチを形成し、かつ、回路の動作点がシフトする。
るときを検出して、過電圧状態に応答する制御信号を発
生する回路を提供する。 【構成】第１および第２の抵抗Ｒ１Ｒ２が動作電位の第
１２４および第２の点３０の間にツェナーダイオードＺ
１と直列に接続されている。ＮＰＮトランジスタＱ２の
ベース・エミッタは第２の抵抗Ｒ２にかかるように接続
され、直列通路を流れる電流を検出する。ＰＮＰトラン
ジスタＱ３のコレクタ・エミッタは第１の抵抗Ｒ１にか
けて接続され、ＰＮＰトランジスタＱ３がオンして飽和
になると第１の抵抗Ｒ１にかかる電圧降下が減じる。Ｎ
ＰＮトランジスタＱ２のコレクタはＰＮＰトランジスタ
Ｑ３のベースに接続され、過電圧状態が存在するとき、
また、ツェナーダイオードＺ１がブレークダウンすると
き、２つのトランジスタＱ２Ｑ３が再生的に駆動されて
ラッチを形成し、かつ、回路の動作点がシフトする。
Description
【０００１】
【産業上の利用分野】本発明は回路に加えられる動作電
圧が所定レベルを越えるときを検出して過電圧状態に応
答する制御信号を発生する回路に関する。
圧が所定レベルを越えるときを検出して過電圧状態に応
答する制御信号を発生する回路に関する。
【０００２】
【技術の背景】例えば、自動システムのような多くの用
途において、供給電圧が広い範囲で変化する。電源電圧
によってエネルギーを与えられる回路は、供給電圧があ
る過電圧レベル（ＶＯＶ）を越えると損傷を受ける。回
路が損傷を受けるのを防ぐために、過電圧状態の検出が
必要であり、電力が回路から除去されるか、あるいは、
回路の作動を停止しなければならない。
途において、供給電圧が広い範囲で変化する。電源電圧
によってエネルギーを与えられる回路は、供給電圧があ
る過電圧レベル（ＶＯＶ）を越えると損傷を受ける。回
路が損傷を受けるのを防ぐために、過電圧状態の検出が
必要であり、電力が回路から除去されるか、あるいは、
回路の作動を停止しなければならない。
【０００３】過電圧状態を検出するための公知の回路が
図１に示されている。図１の回路は電源と大地の接続が
入れ換えられたときに正の電源ライン（Ｖｓ）と大地の
間に流れる電流を防ぐために使用されるダイオードとし
て接続されたＰＮＰトランジスタＱ１を含む。過電圧状
態を検出するために使用されるツェナーダイオードＺ１
はＶｓと大地の間でＱ１と抵抗Ｒ１およびＲ２と直列に
接続されている。抵抗Ｒ１はＱ１とＺ１を流れる電流を
制御するために使用され、抵抗Ｒ２の値はＺ１が非導通
のときにＲ２にかかる電圧が０．５あるいは０．６ボル
ト以下になるように選択される。ベース対エミッタ接合
がＲ２を介して接続されるＮＰＮトランジスタＱ２はＺ
１がブレークダウンしてＱ２を導通にするとき負荷回路
７を制御するために使用される。
図１に示されている。図１の回路は電源と大地の接続が
入れ換えられたときに正の電源ライン（Ｖｓ）と大地の
間に流れる電流を防ぐために使用されるダイオードとし
て接続されたＰＮＰトランジスタＱ１を含む。過電圧状
態を検出するために使用されるツェナーダイオードＺ１
はＶｓと大地の間でＱ１と抵抗Ｒ１およびＲ２と直列に
接続されている。抵抗Ｒ１はＱ１とＺ１を流れる電流を
制御するために使用され、抵抗Ｒ２の値はＺ１が非導通
のときにＲ２にかかる電圧が０．５あるいは０．６ボル
ト以下になるように選択される。ベース対エミッタ接合
がＲ２を介して接続されるＮＰＮトランジスタＱ２はＺ
１がブレークダウンしてＱ２を導通にするとき負荷回路
７を制御するために使用される。
【０００４】第１図の回路の動作は以下に簡単に説明さ
れる。
れる。
【０００５】Ｚ１のブレークダウン電圧がＶｚであり、
Ｑ１がＶｆの順方向電圧を有すると仮定する。Ｖｚ＋Ｖ
ｆ以下の電源電圧（Ｖｓ）にとって、漏洩電流だけがＱ
１，Ｚ１，Ｒ１およびＲ２を流れる。ＶｓがＶｚ＋Ｖｆ
を越えると、電流ＩｘがＱ１，Ｚ１，Ｒ１およびＲ２を
流れる。ＶＯＶはＶｓの値であり、その値においてＶｓ
はＶｚ＋Ｖｆを越えるＱ２を導通にする電流Ｉｘを発生
する。トランジスタＱ２はＶＢＥ２に等しい電圧降下が
そのベースとエミッタ端子間に発生したとき導通する。
ＶＢＥ２降下はＱ１，Ｚ１，Ｒ１およびＲ２を流れる電
流Ｉｘがあるレベルを越えてＩｘ・Ｒ２がＱ２のＶＢＥ
を越えたとき発生する。ＶＯＶよりずっと小なるＶｓの
値にとって、Ｚ１を流れる電流はＲ２にかかるＶＢＥ２
よりずっと小さい電圧を発生する小さな（漏洩）であ
る。Ｖｓが増加してＶＯＶに達すると、Ｚ１はブレーク
ダウンし、Ｚ１を流れる電流は増加してＲ２にかかる電
圧を上昇させる。ＶｓがＶＯＶに等しくなると、Ｒ２に
かかる発生電圧はＶＢＥ２に等しくなり、電流がＱ２の
ベースへ流れ、Ｑ２のコレクタ電流はＱ２のコレクタに
接続された負荷をオフ（あるいは非作動状態）にするの
に十分である。
Ｑ１がＶｆの順方向電圧を有すると仮定する。Ｖｚ＋Ｖ
ｆ以下の電源電圧（Ｖｓ）にとって、漏洩電流だけがＱ
１，Ｚ１，Ｒ１およびＲ２を流れる。ＶｓがＶｚ＋Ｖｆ
を越えると、電流ＩｘがＱ１，Ｚ１，Ｒ１およびＲ２を
流れる。ＶＯＶはＶｓの値であり、その値においてＶｓ
はＶｚ＋Ｖｆを越えるＱ２を導通にする電流Ｉｘを発生
する。トランジスタＱ２はＶＢＥ２に等しい電圧降下が
そのベースとエミッタ端子間に発生したとき導通する。
ＶＢＥ２降下はＱ１，Ｚ１，Ｒ１およびＲ２を流れる電
流Ｉｘがあるレベルを越えてＩｘ・Ｒ２がＱ２のＶＢＥ
を越えたとき発生する。ＶＯＶよりずっと小なるＶｓの
値にとって、Ｚ１を流れる電流はＲ２にかかるＶＢＥ２
よりずっと小さい電圧を発生する小さな（漏洩）であ
る。Ｖｓが増加してＶＯＶに達すると、Ｚ１はブレーク
ダウンし、Ｚ１を流れる電流は増加してＲ２にかかる電
圧を上昇させる。ＶｓがＶＯＶに等しくなると、Ｒ２に
かかる発生電圧はＶＢＥ２に等しくなり、電流がＱ２の
ベースへ流れ、Ｑ２のコレクタ電流はＱ２のコレクタに
接続された負荷をオフ（あるいは非作動状態）にするの
に十分である。
【０００６】図１の回路は有用な機能を果すが、以下の
問題点を有する。
問題点を有する。
【０００７】１．Ｖｓがツェナーダイオードの導通の始
まる電圧レベルに上昇するとき、Ｑ２のコレクタ電流を
広く変化させるノイズ信号が発生する恐れがある。これ
によってＱ２のコレクタに接続された負荷回路７を制御
するために加えられている発振信号を発生させる。
まる電圧レベルに上昇するとき、Ｑ２のコレクタ電流を
広く変化させるノイズ信号が発生する恐れがある。これ
によってＱ２のコレクタに接続された負荷回路７を制御
するために加えられている発振信号を発生させる。
【０００８】２．電源電圧がＶＯＶの近くで変化する
と、Ｒ２にかかる電圧とそれに伴うＱ２の導通レベルが
変化する。Ｖｓが除々に変化すると、Ｑ４のコレクタに
接続された負荷回路７はオフになるか、あるいは、数ミ
リボルトの範囲で除々にオンする。この範囲でノイズ信
号が制御下にある回路の動作をもたらす。
と、Ｒ２にかかる電圧とそれに伴うＱ２の導通レベルが
変化する。Ｖｓが除々に変化すると、Ｑ４のコレクタに
接続された負荷回路７はオフになるか、あるいは、数ミ
リボルトの範囲で除々にオンする。この範囲でノイズ信
号が制御下にある回路の動作をもたらす。
【０００９】これらの問題点は、本発明を実施する回路
でなくならない場合は有意義に減少させられる。
でなくならない場合は有意義に減少させられる。
【００１０】
【発明の概要】本発明を実施する過電圧検出回路は、過
電圧検出回路をラッチ状態にして過電圧状態の発生によ
りはっきりした過電圧指示を発生させる正帰還手段を含
む。本発明を実施する回路は、更に、電源電圧の１つの
値のときに、その回路をラッチ・アップさせ、電源電圧
の他の値のときに、ラッチ状態から外すヒステリシスを
含む。
電圧検出回路をラッチ状態にして過電圧状態の発生によ
りはっきりした過電圧指示を発生させる正帰還手段を含
む。本発明を実施する回路は、更に、電源電圧の１つの
値のときに、その回路をラッチ・アップさせ、電源電圧
の他の値のときに、ラッチ状態から外すヒステリシスを
含む。
【００１１】
【実施例】図２の回路は大地電位が加えられる第１の電
源端子２０と、電源電圧Ｖｓが加えられる第２の電源端
子２２を含む。ＰＮＰトランジスタＱ１はエミッタで端
子２２に、ベースとコレクタでノード２４に接続され
る。Ｑ１は正電源と大地が入れ換えられるとき、逆電流
を阻止するように作用する。抵抗Ｒ１はノード２４と２
６の間に接続される。ツェナーダイオードＺ１はカソー
ドでノード２６に、アノードでノード２８に接続され
る。抵抗Ｒ２はノード２８と３０の間に接続される。Ｎ
ＰＮトランジスタＱ２はベースでノード２８に、エミッ
タでノード３０に、コレクタでノード２３に接続され、
ノード２３にＰＮＰトランジスタＱ３のベースが接続さ
れる。Ｑ２はＲ２を流れる電流レベルを検出し、ベース
をエミッタにかかる電圧がＶＢＥ２として定義される電
圧を越えるときコレクタ電流を引く。ノード３０と接地
端子２０の間に接続された抵抗Ｒ３はＱ１，Ｒ１，Ｚ
１，Ｒ２およびＱ２を経てＶｓと大地間に流れる電流を
制限するように作用する。ＰＮＰトランジスタＱ３のエ
ミッタはノード２４に接続され、コレクタ（ＣＯ１）は
ノード２６に接続され、他のコレクタ（ＣＯ２）はＮＰ
ＮトランジスタＱ４のベースに接続される。Ｚ１を介し
たＱ３のＣＯ１によるＱ２のベースへの接続とＱ２のコ
レクタによるＱ３のベースへの接続はＱ２が導通すると
きシリコン制御整流器（ＳＣＲ）のように機能するラッ
チ回路を形成する。抵抗Ｒ４はＱ３のエミッタとベース
の間の接続され、Ｑ２および（あるいは）Ｑ３を流れる
漏洩電流の存在でＱ３がオフになるのを保証する。Ｑ４
のエミッタは大地電位に戻される。Ｑ４のベースとエミ
ッタ間に接続された抵抗Ｒ５はＱ２とＱ３を流れる漏洩
電流の存在においてオフのままである。Ｑ４はＣＯ２で
Ｑ３によって発生させられる制御信号を増幅する機能を
有し、増幅信号をコレクタに接続された負荷回路７Ａに
結合する。負荷回路は他の構造であっても良い。図示の
ために３つの型の負荷がＱ４のコレクタに接続されるよ
うに示されている。これらの負荷は、事実、集積回路の
多くの他の素子あるいは部分を含んでも良い。
源端子２０と、電源電圧Ｖｓが加えられる第２の電源端
子２２を含む。ＰＮＰトランジスタＱ１はエミッタで端
子２２に、ベースとコレクタでノード２４に接続され
る。Ｑ１は正電源と大地が入れ換えられるとき、逆電流
を阻止するように作用する。抵抗Ｒ１はノード２４と２
６の間に接続される。ツェナーダイオードＺ１はカソー
ドでノード２６に、アノードでノード２８に接続され
る。抵抗Ｒ２はノード２８と３０の間に接続される。Ｎ
ＰＮトランジスタＱ２はベースでノード２８に、エミッ
タでノード３０に、コレクタでノード２３に接続され、
ノード２３にＰＮＰトランジスタＱ３のベースが接続さ
れる。Ｑ２はＲ２を流れる電流レベルを検出し、ベース
をエミッタにかかる電圧がＶＢＥ２として定義される電
圧を越えるときコレクタ電流を引く。ノード３０と接地
端子２０の間に接続された抵抗Ｒ３はＱ１，Ｒ１，Ｚ
１，Ｒ２およびＱ２を経てＶｓと大地間に流れる電流を
制限するように作用する。ＰＮＰトランジスタＱ３のエ
ミッタはノード２４に接続され、コレクタ（ＣＯ１）は
ノード２６に接続され、他のコレクタ（ＣＯ２）はＮＰ
ＮトランジスタＱ４のベースに接続される。Ｚ１を介し
たＱ３のＣＯ１によるＱ２のベースへの接続とＱ２のコ
レクタによるＱ３のベースへの接続はＱ２が導通すると
きシリコン制御整流器（ＳＣＲ）のように機能するラッ
チ回路を形成する。抵抗Ｒ４はＱ３のエミッタとベース
の間の接続され、Ｑ２および（あるいは）Ｑ３を流れる
漏洩電流の存在でＱ３がオフになるのを保証する。Ｑ４
のエミッタは大地電位に戻される。Ｑ４のベースとエミ
ッタ間に接続された抵抗Ｒ５はＱ２とＱ３を流れる漏洩
電流の存在においてオフのままである。Ｑ４はＣＯ２で
Ｑ３によって発生させられる制御信号を増幅する機能を
有し、増幅信号をコレクタに接続された負荷回路７Ａに
結合する。負荷回路は他の構造であっても良い。図示の
ために３つの型の負荷がＱ４のコレクタに接続されるよ
うに示されている。これらの負荷は、事実、集積回路の
多くの他の素子あるいは部分を含んでも良い。
【００１２】負荷Ｌ１は端子２２とＱ４のコレクタの間
に接続されている。Ｑ４がオンすると、負荷Ｌ１および
Ｑ４のコレクタ対エミッタ通路を経てＶｓと大地間に電
流が流れる。Ｑ４がオフになると、Ｌ１に電流が流れな
くなり、負荷Ｌ１は電源電圧に等しいか、あるいは電源
電圧に近い電位で浮く。Ｑ４のコレクタは、また、抵抗
Ｒ９を介してＰＮＰトランジスタＱ５に接続され、その
エミッタは抵抗Ｒ８により端子２２に接続され、抵抗Ｒ
８はＱ５のベースとエミッタ間に接続され、漏洩電流の
存在において導通しないようにする。負荷Ｌ２はＱ５の
コレクタと大地電位の間に接続される。Ｑ４がオンにな
ると、Ｖｓと負荷Ｌ２の間に電流通路を提供するＱ５を
オンにする。Ｑ４がオフになると、Ｑ５はオフになって
Ｖｓと負荷Ｌ２の間の電流通路が除かれる。Ｑ４のコレ
クタは、また、Ｑ６のようなＮＰＮトランジスタのベー
スに接続され、Ｑ４がオンになると、Ｑ６はオフになっ
て負荷回路Ｌ３がＱ６のコレクタにおいて大地との接続
が断たれ、作動を停止させられる。
に接続されている。Ｑ４がオンすると、負荷Ｌ１および
Ｑ４のコレクタ対エミッタ通路を経てＶｓと大地間に電
流が流れる。Ｑ４がオフになると、Ｌ１に電流が流れな
くなり、負荷Ｌ１は電源電圧に等しいか、あるいは電源
電圧に近い電位で浮く。Ｑ４のコレクタは、また、抵抗
Ｒ９を介してＰＮＰトランジスタＱ５に接続され、その
エミッタは抵抗Ｒ８により端子２２に接続され、抵抗Ｒ
８はＱ５のベースとエミッタ間に接続され、漏洩電流の
存在において導通しないようにする。負荷Ｌ２はＱ５の
コレクタと大地電位の間に接続される。Ｑ４がオンにな
ると、Ｖｓと負荷Ｌ２の間に電流通路を提供するＱ５を
オンにする。Ｑ４がオフになると、Ｑ５はオフになって
Ｖｓと負荷Ｌ２の間の電流通路が除かれる。Ｑ４のコレ
クタは、また、Ｑ６のようなＮＰＮトランジスタのベー
スに接続され、Ｑ４がオンになると、Ｑ６はオフになっ
て負荷回路Ｌ３がＱ６のコレクタにおいて大地との接続
が断たれ、作動を停止させられる。
【００１３】回路動作 以下の説明において、過電圧状態ＶＯＶはＱ２が導電状
態にさせられる電圧状態として定義される。Ｒ２を流れ
る電流がＱ２のＶＢＥを越える電圧をもたらしてＱ２を
導通にするとき過電圧状態が発生する。
態にさせられる電圧状態として定義される。Ｒ２を流れ
る電流がＱ２のＶＢＥを越える電圧をもたらしてＱ２を
導通にするとき過電圧状態が発生する。
【００１４】電源電圧レベルＶｓがＶＯＶよりずっと低
いとき、漏洩を除くとＱ１，Ｒ１，Ｚ１，Ｒ２およびＲ
３を経て大地に実質的な電流が流れない。抵抗Ｒ２は、
Ｚ１を流れる通常予期される漏洩電流値がＱ２のベース
・エミッタ接合にかかる電圧を作り出さない値に選択さ
れ、その電圧はＱ２を順方向動作領域に入らせる十分大
きな値である。それ故、ＶｓがＶＯＶより小なるとき、
Ｑ２は遮断領域にある。同様に、Ｒ４とＲ５の値は、Ｑ
３とＱ４がそれぞれこの状態下で遮断領域にあるのを保
証するように選択される。
いとき、漏洩を除くとＱ１，Ｒ１，Ｚ１，Ｒ２およびＲ
３を経て大地に実質的な電流が流れない。抵抗Ｒ２は、
Ｚ１を流れる通常予期される漏洩電流値がＱ２のベース
・エミッタ接合にかかる電圧を作り出さない値に選択さ
れ、その電圧はＱ２を順方向動作領域に入らせる十分大
きな値である。それ故、ＶｓがＶＯＶより小なるとき、
Ｑ２は遮断領域にある。同様に、Ｒ４とＲ５の値は、Ｑ
３とＱ４がそれぞれこの状態下で遮断領域にあるのを保
証するように選択される。
【００１５】電源電圧レベルＶｓがＺ１のツェナーブレ
ークダウン電圧ＶｚとＱ１の順方向電圧Ｖｆの合計を越
える値に増加すると、電流ＩｘがＱ１，Ｒ１，Ｚ１，Ｒ
２およびＲ３を経て、大地に流れる。ＶｓがＶＯＶに達
すると、電流Ｉｘは十分な大きさになってＲ２にかかる
電圧降下によって順方向動作領域に入るようにＱ２のベ
ース・エミッタ接合を十分に順方向にバイアスする。そ
の結果生じるＱ２のコレクタ電流はＱ３のベース・エミ
ッタ接合を順方向にバイアスする極性を有する電圧降下
をＲ４にかけて発生させる。Ｑ３に加えられる電圧がＶ
ＢＥ３を越えると、Ｑ３が導通し始める。次いで、ＣＯ
１を経てノード２６へ追加の電流が流れると、Ｚ１に流
れ、Ｒ２とＱ２のベースの並列組み合わせに流れ込む。
Ｒ２にかかる電圧降下が増加すると、それより大きな電
流がＱ２のベースへ流れ、Ｑ２の導通レベルを増加させ
る。Ｑ２のコレクタ電流の増加はＱ３のベース電流の増
加をもたらし、Ｑ３をもっと深く導通させてそれより大
きな電流をＱ２のベースへ供給する。明らかに、Ｚ１に
接続されたＱ３のコレクタＣＯ１から流れる電流はＺ１
を経てＱ２のベースに流れ、Ｚ１，Ｑ２およびＱ3 によ
って形成されるループを再生させるように正帰還を提供
する。この正帰還はＳＣＲに類似してＱ２およびＱ３が
ラッチ・アップするまで続く。
ークダウン電圧ＶｚとＱ１の順方向電圧Ｖｆの合計を越
える値に増加すると、電流ＩｘがＱ１，Ｒ１，Ｚ１，Ｒ
２およびＲ３を経て、大地に流れる。ＶｓがＶＯＶに達
すると、電流Ｉｘは十分な大きさになってＲ２にかかる
電圧降下によって順方向動作領域に入るようにＱ２のベ
ース・エミッタ接合を十分に順方向にバイアスする。そ
の結果生じるＱ２のコレクタ電流はＱ３のベース・エミ
ッタ接合を順方向にバイアスする極性を有する電圧降下
をＲ４にかけて発生させる。Ｑ３に加えられる電圧がＶ
ＢＥ３を越えると、Ｑ３が導通し始める。次いで、ＣＯ
１を経てノード２６へ追加の電流が流れると、Ｚ１に流
れ、Ｒ２とＱ２のベースの並列組み合わせに流れ込む。
Ｒ２にかかる電圧降下が増加すると、それより大きな電
流がＱ２のベースへ流れ、Ｑ２の導通レベルを増加させ
る。Ｑ２のコレクタ電流の増加はＱ３のベース電流の増
加をもたらし、Ｑ３をもっと深く導通させてそれより大
きな電流をＱ２のベースへ供給する。明らかに、Ｚ１に
接続されたＱ３のコレクタＣＯ１から流れる電流はＺ１
を経てＱ２のベースに流れ、Ｚ１，Ｑ２およびＱ3 によ
って形成されるループを再生させるように正帰還を提供
する。この正帰還はＳＣＲに類似してＱ２およびＱ３が
ラッチ・アップするまで続く。
【００１６】再生が発生すると、Ｑ３の導通レベルが迅
速にかつ劇的に増加する。コレクタＣＯ２を経てＲ５に
供給されるＱ３のコレクタ電流はＱ４を順方向動作流域
に入らせるように十分である電圧の増加をＱ４のベース
・エミッタ接合にかけてもたらす。Ｑ４の導通レベル
は、再生が発生して十分なオフから十分なオンの状態へ
移行すると、急に変化する。Ｖｓの増加がたとえ除々で
あっても、一端Ｑ２とＱ３の再生ループが付勢される
と、Ｑ４のオンが速くなり、Ｑ４が同じように速い形で
そのコレクタに接続された負荷回路７Ａをスイッチす
る。
速にかつ劇的に増加する。コレクタＣＯ２を経てＲ５に
供給されるＱ３のコレクタ電流はＱ４を順方向動作流域
に入らせるように十分である電圧の増加をＱ４のベース
・エミッタ接合にかけてもたらす。Ｑ４の導通レベル
は、再生が発生して十分なオフから十分なオンの状態へ
移行すると、急に変化する。Ｖｓの増加がたとえ除々で
あっても、一端Ｑ２とＱ３の再生ループが付勢される
と、Ｑ４のオンが速くなり、Ｑ４が同じように速い形で
そのコレクタに接続された負荷回路７Ａをスイッチす
る。
【００１７】ラッチの一部としての機能に加えて、Ｑ３
はその回路にヒステリシスを提供するように機能する。
Ｑ３がもっと導通すると、Ｑ３のコレクタＣＯ１は飽和
状態になり、Ｒ１にかかる電圧降下は減少して電圧の有
効的な増加をもたらしてＺ１，Ｒ２，Ｒ３およびＱ２に
よって電流が引かれる。
はその回路にヒステリシスを提供するように機能する。
Ｑ３がもっと導通すると、Ｑ３のコレクタＣＯ１は飽和
状態になり、Ｒ１にかかる電圧降下は減少して電圧の有
効的な増加をもたらしてＺ１，Ｒ２，Ｒ３およびＱ２に
よって電流が引かれる。
【００１８】再生がオンする直前に、ＶｓがＶＯＶ以下
になると、Ｒ２にかかる電圧降下はＶＢＥ２より小にな
る。Ｒ２およびＲ１に流れる電流はほぼ等しいので（Ｑ
２のベース電流を無視）、Ｒ１にかかる電圧降下は、 ＶＲ１≒〔Ｒ１／Ｒ２〕（ＶＢＥ２） に等しい。
になると、Ｒ２にかかる電圧降下はＶＢＥ２より小にな
る。Ｒ２およびＲ１に流れる電流はほぼ等しいので（Ｑ
２のベース電流を無視）、Ｒ１にかかる電圧降下は、 ＶＲ１≒〔Ｒ１／Ｒ２〕（ＶＢＥ２） に等しい。
【００１９】再生が発生すると、トランジスタＱ３は飽
和にさせられ、Ｒ１にかかる電圧降下をＶCESAT （Ｑ
３）に等しくする。再生のセット直前から直後のＲ１に
かかる電圧降下はＶHYSTとして次のように定義される。 ＶHYST≒｛〔Ｒ１／Ｒ２〕（ＶＢＥ２）｝− ＶCESAT （Ｑ３） その結果生じるＲ１にかかる電圧減少は、Ｑ２のベース
・エミッタ接合およびＲ３と並列にＺ１，Ｒ２によって
形成される直列回路に加えられる電圧を増加させる。コ
レクタＣＯ１を包含するＱ３の飽和によって、電源電圧
は、Ｑ２のベース・エミッタ接合に加えられる電圧がＶ
ＢＥ２以下に減じられる以前に、ＶＯＶ以下に減じられ
る。再生が発生した後、ＶＢＥ２に等しいＲ２にかかる
電圧降下のために加えられる供給電圧はＶＯＮにする
と、 ＶＯＮ＝ＶＯＶ−ＶHYST となる。
和にさせられ、Ｒ１にかかる電圧降下をＶCESAT （Ｑ
３）に等しくする。再生のセット直前から直後のＲ１に
かかる電圧降下はＶHYSTとして次のように定義される。 ＶHYST≒｛〔Ｒ１／Ｒ２〕（ＶＢＥ２）｝− ＶCESAT （Ｑ３） その結果生じるＲ１にかかる電圧減少は、Ｑ２のベース
・エミッタ接合およびＲ３と並列にＺ１，Ｒ２によって
形成される直列回路に加えられる電圧を増加させる。コ
レクタＣＯ１を包含するＱ３の飽和によって、電源電圧
は、Ｑ２のベース・エミッタ接合に加えられる電圧がＶ
ＢＥ２以下に減じられる以前に、ＶＯＶ以下に減じられ
る。再生が発生した後、ＶＢＥ２に等しいＲ２にかかる
電圧降下のために加えられる供給電圧はＶＯＮにする
と、 ＶＯＮ＝ＶＯＶ−ＶHYST となる。
【００２０】供給電圧をＶＯＮに等しくすると、Ｑ２と
Ｑ３の導通は実質的に減じられる。Ｒ３とＺ１の接合に
供給されるＱ３のコレクタ電流は最早再生を継続するの
に十分な電流を供給できない。それ故、Ｑ３は遮断モー
ドに戻り、Ｒ１にかかる電圧降下はＶHYSTに等しい量だ
け増加する。Ｑ３が遮断領域に入ると、Ｒ５にかかる電
圧降下はＱ４が動作領域にとどまる値以下に減じる。そ
れ故、Ｑ４は遮断領域に入り、それが制御する回路はＶ
ｓがＶＯＶに増加する前に存在した通常の動作状態に戻
される。
Ｑ３の導通は実質的に減じられる。Ｒ３とＺ１の接合に
供給されるＱ３のコレクタ電流は最早再生を継続するの
に十分な電流を供給できない。それ故、Ｑ３は遮断モー
ドに戻り、Ｒ１にかかる電圧降下はＶHYSTに等しい量だ
け増加する。Ｑ３が遮断領域に入ると、Ｒ５にかかる電
圧降下はＱ４が動作領域にとどまる値以下に減じる。そ
れ故、Ｑ４は遮断領域に入り、それが制御する回路はＶ
ｓがＶＯＶに増加する前に存在した通常の動作状態に戻
される。
【００２１】この回路の再生性により、Ｑ４のオンおよ
びオフ特性は、従来技術のように除々ではなく、電源電
圧に対して鋭敏である。また、ＶHYSTの適切な選択値に
よって、供給電圧がＶＯＶに近いとき、発振が減じられ
る。
びオフ特性は、従来技術のように除々ではなく、電源電
圧に対して鋭敏である。また、ＶHYSTの適切な選択値に
よって、供給電圧がＶＯＶに近いとき、発振が減じられ
る。
【００２２】上述したように、本発明を実施する回路は
以下の特徴の１つ以上を有する。 １．ヒステリシスを有する過電圧の沈静は制御電圧に近
いノイズによる発振を伴わない動作を提供する。 ２．ヒステリシスが回路の動作点を変える再生作用によ
って提供される。 ３．ヒステリシスが主としてツェナーあるいは他の基準
ダイオードによって作動させられる再生作用によって提
供される。 ４．電源電圧が所定の制御電圧より低いとき回路は漏洩
電流のみを引く。
以下の特徴の１つ以上を有する。 １．ヒステリシスを有する過電圧の沈静は制御電圧に近
いノイズによる発振を伴わない動作を提供する。 ２．ヒステリシスが回路の動作点を変える再生作用によ
って提供される。 ３．ヒステリシスが主としてツェナーあるいは他の基準
ダイオードによって作動させられる再生作用によって提
供される。 ４．電源電圧が所定の制御電圧より低いとき回路は漏洩
電流のみを引く。
【００２３】図２の回路で、基準設定素子はツェナーダ
イオードであった。しかし、ツェナーダイオードは多く
の順方向バイアスダイオードあるいはツェナーダイオー
ド状特性を有する回路によって置換され得ることは自明
である。
イオードであった。しかし、ツェナーダイオードは多く
の順方向バイアスダイオードあるいはツェナーダイオー
ド状特性を有する回路によって置換され得ることは自明
である。
【００２４】他の型のトランジスタおよび相補型トラン
ジスタの他の配置が本発明を実施するのに使用されるこ
とも自明である。
ジスタの他の配置が本発明を実施するのに使用されるこ
とも自明である。
【図１】従来技術の回路図。
【図２】本発明を実施したヒステリシスを有する回路の
回路図。
回路図。
７Ａ……負荷回路 ２０……第１の電源端子 ２２……第２の電源端子 ２４，２６，２８，３０……ノード Ｚ１……ツェナーダイオード ＱＮ（Ｎ＝１，２，・・・）……トランジスタ ＲＮ（Ｎ＝１，２，・・・）……抵抗 Ｌ１，Ｌ２，Ｌ３……負荷 ＣＯ１，ＣＯ２……コレクタ
Claims (8)
- 【請求項１】 動作電位の第１および第２の点の間でツ
ェナーダイオードと直列に接続された第１および第２の
抵抗と、 それぞれ主導電路の端部を定義するエミッタおよびコレ
クタ、およびその主導電路の導電率を制御するベースを
有し、かつ、それぞれそのコレクタ電極で信号を発生す
るためにベースとエミッタの間に加えられる電位に応答
する第１および第２のトランジスタと、 前記第１および第２の抵抗と前記ツェナーダイオードの
前記直列組み合わせを流れる電流を検知するために前記
第１の抵抗にかけて前記第１のトランジスタのベース対
エミッタを接続する手段と、 前記第２の抵抗にかけて前記第２のトランジスタの導電
路を接続し、前記第１のトランジスタのコレクタに前記
第２のトランジスタのベースを接続して前記第２のトラ
ンジスタをオンし、前記第１のトランジスタがオンした
とき前記第２の抵抗にかかる電圧降下を減じる手段と、
を含むことを特徴とするヒステリシスを有する過電圧セ
ンサー。 - 【請求項２】 前記第２のトランジスタのオンが前記ツ
ェナーダイオードと前記第１の抵抗に追加の電流を流さ
せる請求項第１項記載のヒステリシスを有する過電圧セ
ンサー。 - 【請求項３】 前記第１のトランジスタが第１の導電型
であり、前記第２のトランジスタが第２の導電型であ
り、前記第１および第２のトランジスタが導電性にさせ
られるとき、再生的帰還がそれらをラッチ状態にする請
求項第１項記載のヒステリシスを有する過電圧センサ
ー。 - 【請求項４】 前記第２のトランジスタが、前記第１の
トランジスタのベースに結合された第１のコレクタ電極
と、第３のトランジスタのベースに結合された第２のコ
レクタ電極の２つのコレクタ電極を含む請求項第３項記
載のヒステリシスを有する過電圧センサー。 - 【請求項５】 前記第３のトランジスタが動作電位の前
記第１および第２の点の１つに接続されたエミッタと、
負荷回路の導電率を制御する前記負荷回路に結合された
コレクタを含む請求項第４項記載のヒステリシスを有す
る過電圧センサー。 - 【請求項６】 動作電位の第１および第２の点と、第１
および第２の抵抗および基準素子と、動作電位の第１お
よび第２の点の間で直列に前記第１および第２の抵抗
と、前記基準素子を接続する手段と、 それぞれ主導電路の端部を定義するエミッタおよびコレ
クタ、およびその主導電路の導電率を制御するベースを
有し、かつ、それぞれそのコレクタ電極で信号を発生す
るためにベースとエミッタの間に加えられる電位に応答
する第１および第２のトランジスタと、 前記第１および第２の抵抗と前記基準素子の前記直列組
み合わせを流れる電流を検知するために前記第１の抵抗
にかけて前記第１のトランジスタのベース対エミッタを
接続す手段と、 前記第２の抵抗にかけて前記第２のトランジスタの導電
路を接続し、前記第１のトランジスタのコレクタに前記
第２のトランジスタのベースを接続して前記第２のトラ
ンジスタをオンし、前記第１のトランジスタがオンした
とき前記第２の抵抗にかかる電圧降下を減じる手段と、
を含むことを特徴とするヒステリシスを有する過電圧セ
ンサー。 - 【請求項７】 前記基準素子がツェナーダイオードであ
る請求項第６項記載のヒステリシスを有する過電圧セン
サー。 - 【請求項８】 前記第１のトランジスタがＮＰＮ導電型
であり、前記第２のトランジスタがＰＮＰ導電型である
請求項第７項記載のヒステリシスを有する過電圧センサ
ー。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/716,488 | 1991-06-17 | ||
| US07/716,488 US5335132A (en) | 1991-06-17 | 1991-06-17 | Overvoltage sensor with hysteresis |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05196663A true JPH05196663A (ja) | 1993-08-06 |
| JP3237676B2 JP3237676B2 (ja) | 2001-12-10 |
Family
ID=24878189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10212492A Expired - Fee Related JP3237676B2 (ja) | 1991-06-17 | 1992-03-27 | ヒステリシスを有する過電圧センサー |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5335132A (ja) |
| EP (1) | EP0519658B1 (ja) |
| JP (1) | JP3237676B2 (ja) |
| DE (1) | DE69222693T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268588A (en) * | 1992-09-30 | 1993-12-07 | Texas Instruments Incorporated | Semiconductor structure for electrostatic discharge protection |
| US5463520A (en) * | 1994-05-09 | 1995-10-31 | At&T Ipm Corp. | Electrostatic discharge protection with hysteresis trigger circuit |
| US6731486B2 (en) | 2001-12-19 | 2004-05-04 | Fairchild Semiconductor Corporation | Output-powered over-voltage protection circuit |
| US20050041350A1 (en) * | 2003-08-22 | 2005-02-24 | Sunonwealth Electric Machine Industry Co., Ltd. | Overvoltage protective circuit for a brushless DC motor |
| US7420355B2 (en) * | 2006-07-11 | 2008-09-02 | Artesyn Technologies, Inc. | DC-DC converter with over-voltage protection |
| US20110096446A1 (en) * | 2009-10-28 | 2011-04-28 | Intersil Americas Inc. | Electrostatic discharge clamp with controlled hysteresis including selectable turn on and turn off threshold voltages |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3585453A (en) * | 1968-06-27 | 1971-06-15 | Nippon Denso Co | Device for protecting electrical load of automotive vehicles |
| DE2638178C2 (de) * | 1976-08-25 | 1986-01-02 | Robert Bosch Gmbh, 7000 Stuttgart | Schutzvorrichtung für integrierte Schaltungen gegen Überspannungen |
| US4573099A (en) * | 1984-06-29 | 1986-02-25 | At&T Bell Laboratories | CMOS Circuit overvoltage protection |
| JPH082918Y2 (ja) * | 1987-09-14 | 1996-01-29 | 三菱電機株式会社 | しゃ断器の不足電圧引はずし制御装置 |
| US4868703A (en) * | 1989-02-06 | 1989-09-19 | Northern Telecom Limited | Solid state switching device |
| IT1230289B (it) * | 1989-06-15 | 1991-10-18 | Sgs Thomson Microelectronics | Dispositivo di protezione contro le sovratensioni per circuiti elettronici integrati, particolarmente per applicazioni in campo automobilistico. |
-
1991
- 1991-06-17 US US07/716,488 patent/US5335132A/en not_active Expired - Lifetime
-
1992
- 1992-03-27 JP JP10212492A patent/JP3237676B2/ja not_active Expired - Fee Related
- 1992-06-15 EP EP92305460A patent/EP0519658B1/en not_active Expired - Lifetime
- 1992-06-15 DE DE69222693T patent/DE69222693T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0519658A2 (en) | 1992-12-23 |
| DE69222693D1 (de) | 1997-11-20 |
| US5335132A (en) | 1994-08-02 |
| EP0519658A3 (en) | 1993-06-09 |
| DE69222693T2 (de) | 1998-04-30 |
| JP3237676B2 (ja) | 2001-12-10 |
| EP0519658B1 (en) | 1997-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4158866A (en) | Protection circuit for transistorized switch | |
| EP0142177A1 (en) | Transistor protection circuit | |
| EP0106953B1 (en) | Amplifier | |
| JPH05196663A (ja) | ヒステリシスを有する過電圧センサー | |
| US4513241A (en) | Foldback current limiting driver | |
| JPH0143279B2 (ja) | ||
| US4587442A (en) | Current threshold detector | |
| US4381484A (en) | Transistor current source | |
| JPH09508247A (ja) | 集積回路 | |
| JP2656297B2 (ja) | ウインド回路 | |
| JP3380308B2 (ja) | 光半導体リレー装置 | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| JP3314696B2 (ja) | 電源電圧検出回路 | |
| JPH0546097Y2 (ja) | ||
| JPH0434585Y2 (ja) | ||
| JPH0262050B2 (ja) | ||
| JPH0316644B2 (ja) | ||
| JPH0262052B2 (ja) | ||
| JPH04223508A (ja) | 定電圧回路 | |
| JP2000165218A (ja) | 近接スイッチの負荷短絡保護回路 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPH0260092B2 (ja) | ||
| JPH0718892B2 (ja) | 電子スイツチの過電流検出回路 | |
| JPH0260090B2 (ja) | ||
| JPH0262051B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |