JPH05196663A - ヒステリシスを有する過電圧センサー - Google Patents

ヒステリシスを有する過電圧センサー

Info

Publication number
JPH05196663A
JPH05196663A JP10212492A JP10212492A JPH05196663A JP H05196663 A JPH05196663 A JP H05196663A JP 10212492 A JP10212492 A JP 10212492A JP 10212492 A JP10212492 A JP 10212492A JP H05196663 A JPH05196663 A JP H05196663A
Authority
JP
Japan
Prior art keywords
transistor
base
collector
resistor
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10212492A
Other languages
English (en)
Other versions
JP3237676B2 (ja
Inventor
Jr Thomas R Deshazo
トーマス・ライアン・デサゾ,ジュニア
Original Assignee
Harris Corp
ハリス・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US07/716,488 priority Critical
Priority to US07/716,488 priority patent/US5335132A/en
Application filed by Harris Corp, ハリス・コーポレーション filed Critical Harris Corp
Publication of JPH05196663A publication Critical patent/JPH05196663A/ja
Application granted granted Critical
Publication of JP3237676B2 publication Critical patent/JP3237676B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/571Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector

Abstract

(57)【要約】 (修正有) 【目的】回路に加えられる動作電圧が所定レベルを越え
るときを検出して、過電圧状態に応答する制御信号を発
生する回路を提供する。 【構成】第1および第2の抵抗Rが動作電位の第
124および第2の点30の間にツェナーダイオードZ
と直列に接続されている。NPNトランジスタQ
ベース・エミッタは第2の抵抗Rにかかるように接続
され、直列通路を流れる電流を検出する。PNPトラン
ジスタQのコレクタ・エミッタは第1の抵抗Rにか
けて接続され、PNPトランジスタQがオンして飽和
になると第1の抵抗Rにかかる電圧降下が減じる。N
PNトランジスタQのコレクタはPNPトランジスタ
のベースに接続され、過電圧状態が存在するとき、
また、ツェナーダイオードZがブレークダウンすると
き、2つのトランジスタQが再生的に駆動されて
ラッチを形成し、かつ、回路の動作点がシフトする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は回路に加えられる動作電
圧が所定レベルを越えるときを検出して過電圧状態に応
答する制御信号を発生する回路に関する。
【0002】
【技術の背景】例えば、自動システムのような多くの用
途において、供給電圧が広い範囲で変化する。電源電圧
によってエネルギーを与えられる回路は、供給電圧があ
る過電圧レベル(VOV)を越えると損傷を受ける。回
路が損傷を受けるのを防ぐために、過電圧状態の検出が
必要であり、電力が回路から除去されるか、あるいは、
回路の作動を停止しなければならない。
【0003】過電圧状態を検出するための公知の回路が
図1に示されている。図1の回路は電源と大地の接続が
入れ換えられたときに正の電源ライン(Vs)と大地の
間に流れる電流を防ぐために使用されるダイオードとし
て接続されたPNPトランジスタQ1を含む。過電圧状
態を検出するために使用されるツェナーダイオードZ1
はVsと大地の間でQ1と抵抗R1およびR2と直列に
接続されている。抵抗R1はQ1とZ1を流れる電流を
制御するために使用され、抵抗R2の値はZ1が非導通
のときにR2にかかる電圧が0.5あるいは0.6ボル
ト以下になるように選択される。ベース対エミッタ接合
がR2を介して接続されるNPNトランジスタQ2はZ
1がブレークダウンしてQ2を導通にするとき負荷回路
7を制御するために使用される。
【0004】第1図の回路の動作は以下に簡単に説明さ
れる。
【0005】Z1のブレークダウン電圧がVzであり、
Q1がVfの順方向電圧を有すると仮定する。Vz+V
f以下の電源電圧(Vs)にとって、漏洩電流だけがQ
1,Z1,R1およびR2を流れる。VsがVz+Vf
を越えると、電流IxがQ1,Z1,R1およびR2を
流れる。VOVはVsの値であり、その値においてVs
はVz+Vfを越えるQ2を導通にする電流Ixを発生
する。トランジスタQ2はVBE2に等しい電圧降下が
そのベースとエミッタ端子間に発生したとき導通する。
VBE2降下はQ1,Z1,R1およびR2を流れる電
流Ixがあるレベルを越えてIx・R2がQ2のVBE
を越えたとき発生する。VOVよりずっと小なるVsの
値にとって、Z1を流れる電流はR2にかかるVBE2
よりずっと小さい電圧を発生する小さな(漏洩)であ
る。Vsが増加してVOVに達すると、Z1はブレーク
ダウンし、Z1を流れる電流は増加してR2にかかる電
圧を上昇させる。VsがVOVに等しくなると、R2に
かかる発生電圧はVBE2に等しくなり、電流がQ2の
ベースへ流れ、Q2のコレクタ電流はQ2のコレクタに
接続された負荷をオフ(あるいは非作動状態)にするの
に十分である。
【0006】図1の回路は有用な機能を果すが、以下の
問題点を有する。
【0007】1.Vsがツェナーダイオードの導通の始
まる電圧レベルに上昇するとき、Q2のコレクタ電流を
広く変化させるノイズ信号が発生する恐れがある。これ
によってQ2のコレクタに接続された負荷回路7を制御
するために加えられている発振信号を発生させる。
【0008】2.電源電圧がVOVの近くで変化する
と、R2にかかる電圧とそれに伴うQ2の導通レベルが
変化する。Vsが除々に変化すると、Q4のコレクタに
接続された負荷回路7はオフになるか、あるいは、数ミ
リボルトの範囲で除々にオンする。この範囲でノイズ信
号が制御下にある回路の動作をもたらす。
【0009】これらの問題点は、本発明を実施する回路
でなくならない場合は有意義に減少させられる。
【0010】
【発明の概要】本発明を実施する過電圧検出回路は、過
電圧検出回路をラッチ状態にして過電圧状態の発生によ
りはっきりした過電圧指示を発生させる正帰還手段を含
む。本発明を実施する回路は、更に、電源電圧の1つの
値のときに、その回路をラッチ・アップさせ、電源電圧
の他の値のときに、ラッチ状態から外すヒステリシスを
含む。
【0011】
【実施例】図2の回路は大地電位が加えられる第1の電
源端子20と、電源電圧Vsが加えられる第2の電源端
子22を含む。PNPトランジスタQ1はエミッタで端
子22に、ベースとコレクタでノード24に接続され
る。Q1は正電源と大地が入れ換えられるとき、逆電流
を阻止するように作用する。抵抗R1はノード24と2
6の間に接続される。ツェナーダイオードZ1はカソー
ドでノード26に、アノードでノード28に接続され
る。抵抗R2はノード28と30の間に接続される。N
PNトランジスタQ2はベースでノード28に、エミッ
タでノード30に、コレクタでノード23に接続され、
ノード23にPNPトランジスタQ3のベースが接続さ
れる。Q2はR2を流れる電流レベルを検出し、ベース
をエミッタにかかる電圧がVBE2として定義される電
圧を越えるときコレクタ電流を引く。ノード30と接地
端子20の間に接続された抵抗R3はQ1,R1,Z
1,R2およびQ2を経てVsと大地間に流れる電流を
制限するように作用する。PNPトランジスタQ3のエ
ミッタはノード24に接続され、コレクタ(CO1)は
ノード26に接続され、他のコレクタ(CO2)はNP
NトランジスタQ4のベースに接続される。Z1を介し
たQ3のCO1によるQ2のベースへの接続とQ2のコ
レクタによるQ3のベースへの接続はQ2が導通すると
きシリコン制御整流器(SCR)のように機能するラッ
チ回路を形成する。抵抗R4はQ3のエミッタとベース
の間の接続され、Q2および(あるいは)Q3を流れる
漏洩電流の存在でQ3がオフになるのを保証する。Q4
のエミッタは大地電位に戻される。Q4のベースとエミ
ッタ間に接続された抵抗R5はQ2とQ3を流れる漏洩
電流の存在においてオフのままである。Q4はCO2で
Q3によって発生させられる制御信号を増幅する機能を
有し、増幅信号をコレクタに接続された負荷回路7Aに
結合する。負荷回路は他の構造であっても良い。図示の
ために3つの型の負荷がQ4のコレクタに接続されるよ
うに示されている。これらの負荷は、事実、集積回路の
多くの他の素子あるいは部分を含んでも良い。
【0012】負荷L1は端子22とQ4のコレクタの間
に接続されている。Q4がオンすると、負荷L1および
Q4のコレクタ対エミッタ通路を経てVsと大地間に電
流が流れる。Q4がオフになると、L1に電流が流れな
くなり、負荷L1は電源電圧に等しいか、あるいは電源
電圧に近い電位で浮く。Q4のコレクタは、また、抵抗
R9を介してPNPトランジスタQ5に接続され、その
エミッタは抵抗R8により端子22に接続され、抵抗R
8はQ5のベースとエミッタ間に接続され、漏洩電流の
存在において導通しないようにする。負荷L2はQ5の
コレクタと大地電位の間に接続される。Q4がオンにな
ると、Vsと負荷L2の間に電流通路を提供するQ5を
オンにする。Q4がオフになると、Q5はオフになって
Vsと負荷L2の間の電流通路が除かれる。Q4のコレ
クタは、また、Q6のようなNPNトランジスタのベー
スに接続され、Q4がオンになると、Q6はオフになっ
て負荷回路L3がQ6のコレクタにおいて大地との接続
が断たれ、作動を停止させられる。
【0013】回路動作 以下の説明において、過電圧状態VOVはQ2が導電状
態にさせられる電圧状態として定義される。R2を流れ
る電流がQ2のVBEを越える電圧をもたらしてQ2を
導通にするとき過電圧状態が発生する。
【0014】電源電圧レベルVsがVOVよりずっと低
いとき、漏洩を除くとQ1,R1,Z1,R2およびR
3を経て大地に実質的な電流が流れない。抵抗R2は、
Z1を流れる通常予期される漏洩電流値がQ2のベース
・エミッタ接合にかかる電圧を作り出さない値に選択さ
れ、その電圧はQ2を順方向動作領域に入らせる十分大
きな値である。それ故、VsがVOVより小なるとき、
Q2は遮断領域にある。同様に、R4とR5の値は、Q
3とQ4がそれぞれこの状態下で遮断領域にあるのを保
証するように選択される。
【0015】電源電圧レベルVsがZ1のツェナーブレ
ークダウン電圧VzとQ1の順方向電圧Vfの合計を越
える値に増加すると、電流IxがQ1,R1,Z1,R
2およびR3を経て、大地に流れる。VsがVOVに達
すると、電流Ixは十分な大きさになってR2にかかる
電圧降下によって順方向動作領域に入るようにQ2のベ
ース・エミッタ接合を十分に順方向にバイアスする。そ
の結果生じるQ2のコレクタ電流はQ3のベース・エミ
ッタ接合を順方向にバイアスする極性を有する電圧降下
をR4にかけて発生させる。Q3に加えられる電圧がV
BE3を越えると、Q3が導通し始める。次いで、CO
1を経てノード26へ追加の電流が流れると、Z1に流
れ、R2とQ2のベースの並列組み合わせに流れ込む。
R2にかかる電圧降下が増加すると、それより大きな電
流がQ2のベースへ流れ、Q2の導通レベルを増加させ
る。Q2のコレクタ電流の増加はQ3のベース電流の増
加をもたらし、Q3をもっと深く導通させてそれより大
きな電流をQ2のベースへ供給する。明らかに、Z1に
接続されたQ3のコレクタCO1から流れる電流はZ1
を経てQ2のベースに流れ、Z1,Q2およびQ3 によ
って形成されるループを再生させるように正帰還を提供
する。この正帰還はSCRに類似してQ2およびQ3が
ラッチ・アップするまで続く。
【0016】再生が発生すると、Q3の導通レベルが迅
速にかつ劇的に増加する。コレクタCO2を経てR5に
供給されるQ3のコレクタ電流はQ4を順方向動作流域
に入らせるように十分である電圧の増加をQ4のベース
・エミッタ接合にかけてもたらす。Q4の導通レベル
は、再生が発生して十分なオフから十分なオンの状態へ
移行すると、急に変化する。Vsの増加がたとえ除々で
あっても、一端Q2とQ3の再生ループが付勢される
と、Q4のオンが速くなり、Q4が同じように速い形で
そのコレクタに接続された負荷回路7Aをスイッチす
る。
【0017】ラッチの一部としての機能に加えて、Q3
はその回路にヒステリシスを提供するように機能する。
Q3がもっと導通すると、Q3のコレクタCO1は飽和
状態になり、R1にかかる電圧降下は減少して電圧の有
効的な増加をもたらしてZ1,R2,R3およびQ2に
よって電流が引かれる。
【0018】再生がオンする直前に、VsがVOV以下
になると、R2にかかる電圧降下はVBE2より小にな
る。R2およびR1に流れる電流はほぼ等しいので(Q
2のベース電流を無視)、R1にかかる電圧降下は、 VR1≒〔R1/R2〕(VBE2) に等しい。
【0019】再生が発生すると、トランジスタQ3は飽
和にさせられ、R1にかかる電圧降下をVCESAT (Q
3)に等しくする。再生のセット直前から直後のR1に
かかる電圧降下はVHYSTとして次のように定義される。 VHYST≒{〔R1/R2〕(VBE2)}− VCESAT (Q3) その結果生じるR1にかかる電圧減少は、Q2のベース
・エミッタ接合およびR3と並列にZ1,R2によって
形成される直列回路に加えられる電圧を増加させる。コ
レクタCO1を包含するQ3の飽和によって、電源電圧
は、Q2のベース・エミッタ接合に加えられる電圧がV
BE2以下に減じられる以前に、VOV以下に減じられ
る。再生が発生した後、VBE2に等しいR2にかかる
電圧降下のために加えられる供給電圧はVONにする
と、 VON=VOV−VHYST となる。
【0020】供給電圧をVONに等しくすると、Q2と
Q3の導通は実質的に減じられる。R3とZ1の接合に
供給されるQ3のコレクタ電流は最早再生を継続するの
に十分な電流を供給できない。それ故、Q3は遮断モー
ドに戻り、R1にかかる電圧降下はVHYSTに等しい量だ
け増加する。Q3が遮断領域に入ると、R5にかかる電
圧降下はQ4が動作領域にとどまる値以下に減じる。そ
れ故、Q4は遮断領域に入り、それが制御する回路はV
sがVOVに増加する前に存在した通常の動作状態に戻
される。
【0021】この回路の再生性により、Q4のオンおよ
びオフ特性は、従来技術のように除々ではなく、電源電
圧に対して鋭敏である。また、VHYSTの適切な選択値に
よって、供給電圧がVOVに近いとき、発振が減じられ
る。
【0022】上述したように、本発明を実施する回路は
以下の特徴の1つ以上を有する。 1.ヒステリシスを有する過電圧の沈静は制御電圧に近
いノイズによる発振を伴わない動作を提供する。 2.ヒステリシスが回路の動作点を変える再生作用によ
って提供される。 3.ヒステリシスが主としてツェナーあるいは他の基準
ダイオードによって作動させられる再生作用によって提
供される。 4.電源電圧が所定の制御電圧より低いとき回路は漏洩
電流のみを引く。
【0023】図2の回路で、基準設定素子はツェナーダ
イオードであった。しかし、ツェナーダイオードは多く
の順方向バイアスダイオードあるいはツェナーダイオー
ド状特性を有する回路によって置換され得ることは自明
である。
【0024】他の型のトランジスタおよび相補型トラン
ジスタの他の配置が本発明を実施するのに使用されるこ
とも自明である。
【図面の簡単な説明】
【図1】従来技術の回路図。
【図2】本発明を実施したヒステリシスを有する回路の
回路図。
【符号の説明】
7A……負荷回路 20……第1の電源端子 22……第2の電源端子 24,26,28,30……ノード Z1……ツェナーダイオード QN(N=1,2,・・・)……トランジスタ RN(N=1,2,・・・)……抵抗 L1,L2,L3……負荷 CO1,CO2……コレクタ

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 動作電位の第1および第2の点の間でツ
    ェナーダイオードと直列に接続された第1および第2の
    抵抗と、 それぞれ主導電路の端部を定義するエミッタおよびコレ
    クタ、およびその主導電路の導電率を制御するベースを
    有し、かつ、それぞれそのコレクタ電極で信号を発生す
    るためにベースとエミッタの間に加えられる電位に応答
    する第1および第2のトランジスタと、 前記第1および第2の抵抗と前記ツェナーダイオードの
    前記直列組み合わせを流れる電流を検知するために前記
    第1の抵抗にかけて前記第1のトランジスタのベース対
    エミッタを接続する手段と、 前記第2の抵抗にかけて前記第2のトランジスタの導電
    路を接続し、前記第1のトランジスタのコレクタに前記
    第2のトランジスタのベースを接続して前記第2のトラ
    ンジスタをオンし、前記第1のトランジスタがオンした
    とき前記第2の抵抗にかかる電圧降下を減じる手段と、
    を含むことを特徴とするヒステリシスを有する過電圧セ
    ンサー。
  2. 【請求項2】 前記第2のトランジスタのオンが前記ツ
    ェナーダイオードと前記第1の抵抗に追加の電流を流さ
    せる請求項第1項記載のヒステリシスを有する過電圧セ
    ンサー。
  3. 【請求項3】 前記第1のトランジスタが第1の導電型
    であり、前記第2のトランジスタが第2の導電型であ
    り、前記第1および第2のトランジスタが導電性にさせ
    られるとき、再生的帰還がそれらをラッチ状態にする請
    求項第1項記載のヒステリシスを有する過電圧センサ
    ー。
  4. 【請求項4】 前記第2のトランジスタが、前記第1の
    トランジスタのベースに結合された第1のコレクタ電極
    と、第3のトランジスタのベースに結合された第2のコ
    レクタ電極の2つのコレクタ電極を含む請求項第3項記
    載のヒステリシスを有する過電圧センサー。
  5. 【請求項5】 前記第3のトランジスタが動作電位の前
    記第1および第2の点の1つに接続されたエミッタと、
    負荷回路の導電率を制御する前記負荷回路に結合された
    コレクタを含む請求項第4項記載のヒステリシスを有す
    る過電圧センサー。
  6. 【請求項6】 動作電位の第1および第2の点と、第1
    および第2の抵抗および基準素子と、動作電位の第1お
    よび第2の点の間で直列に前記第1および第2の抵抗
    と、前記基準素子を接続する手段と、 それぞれ主導電路の端部を定義するエミッタおよびコレ
    クタ、およびその主導電路の導電率を制御するベースを
    有し、かつ、それぞれそのコレクタ電極で信号を発生す
    るためにベースとエミッタの間に加えられる電位に応答
    する第1および第2のトランジスタと、 前記第1および第2の抵抗と前記基準素子の前記直列組
    み合わせを流れる電流を検知するために前記第1の抵抗
    にかけて前記第1のトランジスタのベース対エミッタを
    接続す手段と、 前記第2の抵抗にかけて前記第2のトランジスタの導電
    路を接続し、前記第1のトランジスタのコレクタに前記
    第2のトランジスタのベースを接続して前記第2のトラ
    ンジスタをオンし、前記第1のトランジスタがオンした
    とき前記第2の抵抗にかかる電圧降下を減じる手段と、
    を含むことを特徴とするヒステリシスを有する過電圧セ
    ンサー。
  7. 【請求項7】 前記基準素子がツェナーダイオードであ
    る請求項第6項記載のヒステリシスを有する過電圧セン
    サー。
  8. 【請求項8】 前記第1のトランジスタがNPN導電型
    であり、前記第2のトランジスタがPNP導電型である
    請求項第7項記載のヒステリシスを有する過電圧センサ
    ー。
JP10212492A 1991-06-17 1992-03-27 ヒステリシスを有する過電圧センサー Expired - Fee Related JP3237676B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US07/716,488 1991-06-17
US07/716,488 US5335132A (en) 1991-06-17 1991-06-17 Overvoltage sensor with hysteresis

Publications (2)

Publication Number Publication Date
JPH05196663A true JPH05196663A (ja) 1993-08-06
JP3237676B2 JP3237676B2 (ja) 2001-12-10

Family

ID=24878189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10212492A Expired - Fee Related JP3237676B2 (ja) 1991-06-17 1992-03-27 ヒステリシスを有する過電圧センサー

Country Status (4)

Country Link
US (1) US5335132A (ja)
EP (1) EP0519658B1 (ja)
JP (1) JP3237676B2 (ja)
DE (1) DE69222693T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268588A (en) * 1992-09-30 1993-12-07 Texas Instruments Incorporated Semiconductor structure for electrostatic discharge protection
US5463520A (en) * 1994-05-09 1995-10-31 At&T Ipm Corp. Electrostatic discharge protection with hysteresis trigger circuit
US6731486B2 (en) 2001-12-19 2004-05-04 Fairchild Semiconductor Corporation Output-powered over-voltage protection circuit
US20050041350A1 (en) * 2003-08-22 2005-02-24 Sunonwealth Electric Machine Industry Co., Ltd. Overvoltage protective circuit for a brushless DC motor
US7420355B2 (en) * 2006-07-11 2008-09-02 Artesyn Technologies, Inc. DC-DC converter with over-voltage protection
US20110096446A1 (en) * 2009-10-28 2011-04-28 Intersil Americas Inc. Electrostatic discharge clamp with controlled hysteresis including selectable turn on and turn off threshold voltages

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585453A (en) * 1968-06-27 1971-06-15 Nippon Denso Co Device for protecting electrical load of automotive vehicles
DE2638178C2 (de) * 1976-08-25 1986-01-02 Robert Bosch Gmbh, 7000 Stuttgart Schutzvorrichtung für integrierte Schaltungen gegen Überspannungen
US4573099A (en) * 1984-06-29 1986-02-25 At&T Bell Laboratories CMOS Circuit overvoltage protection
JPH082918Y2 (ja) * 1987-09-14 1996-01-29 三菱電機株式会社 しゃ断器の不足電圧引はずし制御装置
US4868703A (en) * 1989-02-06 1989-09-19 Northern Telecom Limited Solid state switching device
IT1230289B (it) * 1989-06-15 1991-10-18 Sgs Thomson Microelectronics Dispositivo di protezione contro le sovratensioni per circuiti elettronici integrati, particolarmente per applicazioni in campo automobilistico.

Also Published As

Publication number Publication date
DE69222693D1 (de) 1997-11-20
EP0519658A3 (en) 1993-06-09
DE69222693T2 (de) 1998-04-30
JP3237676B2 (ja) 2001-12-10
EP0519658B1 (en) 1997-10-15
US5335132A (en) 1994-08-02
EP0519658A2 (en) 1992-12-23

Similar Documents

Publication Publication Date Title
US4158866A (en) Protection circuit for transistorized switch
US4086503A (en) Control circuit initiating conduction of an opto-isolator unit
JPH0642179B2 (ja) 短絡保護機能を改良した電力トランジスタ駆動回路
US4322634A (en) Device for protection in the case of d.c. supply-voltage drop
EP0142177A1 (en) Transistor protection circuit
EP0106953B1 (en) Amplifier
JPH05196663A (ja) ヒステリシスを有する過電圧センサー
US4513241A (en) Foldback current limiting driver
US5105145A (en) Voltage control circuit
US4587442A (en) Current threshold detector
JPH06236890A (ja) 集積バイポーラトランジスタの飽和制御方法
JPH0823780B2 (ja) トランジスタ回路
US4381484A (en) Transistor current source
JPH09508247A (ja) 集積回路
JP2656297B2 (ja) ウインド回路
JP3380308B2 (ja) 光半導体リレー装置
JP3314696B2 (ja) 電源電圧検出回路
KR930003257B1 (ko) 논리회로
JP3019039B2 (ja) 内燃機関点火装置
JP3094653B2 (ja) 過電流防止回路
JPH0683045B2 (ja) スイツチングアンプ
SU905805A1 (ru) Стабилизатор посто нного напр жени
JP3074036B2 (ja) 定電圧回路
JPH073692Y2 (ja) クランプ回路
JPH0724907Y2 (ja) 入力保護回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees