JPS63219223A

JPS63219223A - 駆動回路

Info

Publication number: JPS63219223A
Application number: JP24793486A
Authority: JP
Inventors: Kazuhisa Ishiguro; 和久石黒; Mikio Yamagishi; 山岸　幹夫
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1986-10-17
Filing date: 1986-10-17
Publication date: 1988-09-12
Anticipated expiration: 2012-01-16
Also published as: JP2572974B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、パイロットランプ等の負荷を駆動するのに適
した駆動回路に関し、特にヒステリシス特性を有し、Ｉ
Ｃ（集積回路）化に際して安定に動作する駆動回路に関
する。

（ロ）従来の技術特公昭５５−５０４１８号公報には、第２図に示す如き
ヒステリシス特性を有する駆動回路が記載されている。

第２図において、電流源トランジスタ（１）のコレクタ
電流を工。、制御トランジスタ（２）のコレクタ電流を
Ｉ＋とすれば、無信号時に差動増幅段（塁）を構成する
第１及び第２トランジスタ（４）及び（５）に流れるコ
レクタ電流は等しくＩ０／２となり、電流ミラー回路印
）を構成するダイオード接続型の第３トランジスタ（７
）のコレクタ電流は、ＩＯ／２＋Ｉｌとなる。（ただし
、ベース電流は省略）。その場合、電流ミラー回路（す
）を構成する第４トランジスタ（８）のコレクタ電流も
■。／２＋Ｌになろうとするが、第２トランジスタ（５
）のコレクタ電流が１゜／２の為、前記第４トランジス
タ（８）のコレクタ電流はＩ。／２に保たれる。従って
、差動増幅段（多）は、無信号時においては、Ｉ、のオ
フセット電流を持った状態となり、第１、第２及び第３
出力トランジスタ（９）。

（１０）及びり１１）がオフの状態になって、出力端子
（１２）の出力信号はｒＨ」レベルとなる。その状態で
、入力端子（１３）に差動入力△Ｖを印加すると、第１
トランジスタ（４）のコレクタ電流が減少し、第２トラ
ンジスタ（５）のコレクタ電流が増大する。また、前記
第１トランジスタ（４）のコレクタ電流の減少に応じて
第３トランジスタ（７）のコレクタ電流も減少する。前
記差動入力△Ｖが増大していき、第２トランジスタ（５
）のコレクタ電流がオフセット電流■１を吸収して第４
トランジスタ〈８）のコレクタ電流よりも大になると、
第１出力トランジスタ（９）のベース電流が流れ始めて
オンし、それに応じて第２及び第３出力トランジスタ（
１０）及び（１１）もオンになって、出力端子（１２）
の出力信号がｒ　Ｌ　、レベルになる。第２出力トラン
ジスタ（１０）がオンすると、直列接続された第１、第
２及び第３抵抗（１４）　、　（１５）及び（１６）に
電流が流れ、第２及び第３抵抗＜１５）及び＜１６）の
接続点の電圧が上昇する。その為、制御トランジスタ（
２〉のエミッタ電圧も上昇し、前記制御トランジスタ（
２）のコレクタ電流がＩ、からＩ！（＜Ｉ＋）に変化す
る。その結果、差動増幅段（β）のオフセット電流も■
、から■２に変化し、差動入力ΔＶを減少さけたとき、
第２トランジスタ（５）のコレクタ電流が工。／　２　
＋　Ｉ　２に減少する迄第１乃至第３出力トランジスタ
（９）乃至（１１）がオン状態を保ち、その後オフにな
る。そして、出力端子（１２〉の出力信号は、その時「
Ｌ」レベルから「Ｈ」レベルに変化する。第２図の駆動
回路の場合、差動増幅段（β）のオフセット電流を制御
トランジスタ（２〉に流れる電流により切換えているの
で、出力信号が「Ｈ」レベルから「Ｌ」レベルに切換わ
るときの差動入力、すなわち動作開始レベルと、出力信
号が「Ｌ」レベルからｒＨ」レベルに切換わるときの差
動入力、すなわち動作停止レベルとを異ならしめること
が出来、ヒステリシス特性を有する駆動回路として、例
えばＦＭステレオ受信機のステレオ表示回路に利用する
ことが出来る。

（ハ）発明が解決しようとする問題点第２図の駆動回路の動作開始レベル■。、は、電流源ト
ランジスタ（１）のエミッタ電流を工。とすれば、となる。また、電流源トランジスタ（１）と制御トラン
ジスタ（２）とはベースが共通接続されているので、次
式の関係が成り立つ。

Ｖｉ！＋＋Ｒ＋・Ｉｏ＝Ｖ＋＋！ｘ＋（Ｒｚ＋Ｒｓ）・
■１−・・・−（２）前記第（１）式及び第（２）式よ
り、動作開始レベルＶＯＮは、となる。

また、動作停止レベル■。□は、同様の計算により、・・・・・・・・・（５）となる。

前記第（４）及び第（５）式から明らかな如く、第２図
の駆動回路の動作開始レベル及び動作停止レベルは、主
にＲ１／　（Ｒｘ　＋　Ｒｘ　）によって決まるが、前
記Ｒ，と（Ｒｚ　＋Ｒ３）とは、その値が大きく異なる
為、ＩＣ化に際して精度を出しにくいという問題があっ
た。

また、前記第り４）式の第２項と、第（５〉式の第２項
及び第３項は、温度依存性を有するが、■、１とｖ、ア
、との値が大きく異なり、■ｌｌ！、１とＶ、□゛との
値も大きく異なるので、無視することが出来ず、第２図
の駆動回路は温度変化に対して不安定であるという問題
があった。

（ニ）問題点を解決するための手段本発明は、」二連の点に鑑み成されたもので、第１及び
第２トランジスタから成る差動増幅段と、コレクタが前
記第１及び第２トランジスタのコレクタとそれぞれ接続
された第３及び第４トランジスタから成る電流ミラー回
路と、該電流ミラー回路のミラー比を設定する第１及び
第２抵抗と、前記差動増幅段の出力信号に応じて動作す
る出力段と、該出力段に発生する出力信号に応じて前記
第１抵抗に並列接続される第３抵抗とを備える点を特徴
とする。

（ホ）作用本発明に依れば、駆動回路の動作開始レベルを第１抵抗
と第２抵抗との比によって主に設定することが出来る。

また動作停止レベルを第１抵抗と第２抵抗との比及び第
２抵抗と第３抵抗との比によって主に設定することが出
来る。その為、ＩＣ化に際して、安定なヒステリシス特
性が得られる。

（へ）実施例第１図は、本発明の一実施例を示す回路図で、（坊）は
差動接続され、ベースに差動入力が印加される第１及び
第２トランジスタ（２０）及び（２１）から成る差動増
幅段、（襲）はダイオード接続され、コレクタが前記第
１トランジスタ（２０）のコレクタに接続された第３ト
ランジスタ（２３）及びコレクタが前記第２トランジス
タ（２１）のコレクタに接続きれ、前記第３トランジス
タ（２３）と電流ミラー関係に接続された第４トランジ
スタ（２４〉から成る電流ミラー回路、（２５）及び（
２６）は前記電流ミラー回路（η）のミラー比を定める
為、それぞれ前記第３及び第４トランジスタ（２３）及
び（２４）のコレクタに接続された第１及び第２抵抗、
（２７）は入力端が前記第２トランジスタ（２１）のコ
レクタに接続された出力増幅段、り２８〉はコレクタに
出力端子（２９）が接続された出力トランジスタ、（３
０）はベースが前記出力増幅段（２７）に接続された制
御トランジスタ、（３１）は一端が前記第３トランジス
タ（２３）のコレクタに、他端が前記制御トランジスタ
（３０）のコレクタにそれぞれ接続された第３抵抗であ
る。

いま、電流源（３２）に流れる電流をＩ。とすれば、無
信号時の第１及び第２トランジスタ（２０）及び（２１
）のコレクタ電流は等しく工。／２となる。

一方、第１及び第２抵抗（２５）及び（２６）の値をそ
れぞれＲ１、Ｒ２（ただし、Ｒ＋＞Ｒａ）とすれば、電
流ミラー回路（η）のミラー比はＲ，／Ｒ，となり、第
１トランジスタ（２０）のコレクタ電流Ｉ。／２が第３
トランジスタ（２３）に流れるとき、第４トランジスタ
（２４）には（工。Ｒ１）／（２Ｒｔ）のコレクタ電流
を流す能力が発生する。その場合、第２トランジスタ（
２１〉＝８− のコレクタ電流と第４トランジスタ（２４）の許容コレ
クタ電流との間には、の差電流が生じ、これが差動増幅段（１９）のオフセッ
トとなる。尚、無信号時においては、上述のオフセット
が存在する為に、出力増幅段（２７）が作動せず、出力
トランジスタ（２８）及び制御トランジスタ（３０）が
オフになり、第３抵抗（３１）は動作に関係しない。

入力端子（３３）に差動入力が印加されると、第１トラ
ンジスタ（２０）のコレクタ電流が減少し、それに応じ
て第４トランジスタ（２４）の許容コレクタ電流が減少
するとともに、第２トランジスタ（２１）のコレクタ電
流が増加する。そして、第２トランジスタ（２１）のコ
レクタ電流が第４トランジスタ（２４）の許容コレクタ
電流を越えると、出力増幅段（２７〉に電流が流れ始め
、前記出力増幅段り２７）の出力が発生して出力トラン
ジスタ（２８）及び制御トランジスタ（３０）がオンす
る。前記制御トランジスタ（３０）がオンすると、第１
抵抗（２５）に抵抗値Ｒ３の第３抵抗（３１）が並列接
続され、電流ミラー回路（η）のミラー比がＲｉ／（Ｒ
＋十Ｒｓ）に変化する。

所定の差動入力が印加され、出力増幅段（２７）が動作
を開始するとき、第１トランジスタ（２０〉のコレクタ
電流は、１．／２−ｘとなり、第２トランジスタ（２１
）のコレクタ電流はＩ。／２＋Ｘとなる（ただし、又は
差動入力に応じて流れる差動電流）。従って、駆動回路
の動作開始レベルＶ。Ｎは、となる。一方、電流ミラー回路（η）と第１及び第２抵
抗（２５）及び（２６）の接続関係から、次式が成立す
る。

従って、第（６）及び第（７〉式より、動作開始レベル
■。Ｎは、となる。

また、動作停止レベル■。ＦＦも、Ｒ，／　Ｒ３＝　Ｒ
（ただし、Ｒ８は第３抵抗（３１）の抵抗値）と仮定す
れば、全く同じ計算により求めることが出来、となる。

第（８）及び第（９）式から明らかな如く、駆動回路の
動作開始レベルＶ。Ｎ及び動作停止レベル■。２１は、
主に第１乃至第３抵抗（２５）乃至（３１）の比によっ
て定まり、ＩＣ化した場合抵抗の比は精度良く設定出来
るので、ヒステリシス特性が安定な駆動回路を得ること
が出来る。

また、第（８）及び第（９）式の第２項は、温度依存性
を有するものであるが、第３及び第４トランジスタ（２
３）及び（２４）のベース・エミッタ間電圧は略等しい
値となる為、前記第２項は極めて小になり、その結果温
度に対して安定なヒステリシス特性を有する駆動回路を
得ることが出来る。

（ト）発明の効果以上述べた如く、本発明に依れば、極めて安定なヒステ
リシス特性を有する駆動回路を提供出来る。特に、本考
案に依れば、温度変化に対しても特性が変化しないＩＣ
化に適した駆動回路を提供出来る。

【図面の簡単な説明】第１図は、本発明の一実施例を示す回路図、及び第２図
は従来の駆動回路を示す回路図である。（す）・・・差動増幅段、　（２ｏ）・・・第１トラン
ジスタ、　（２１）・・・第２トランジスタ、　（η）
・・・電流ミラー回路、（２３）・・・第３トランジス
タ、（２４）・・・第４トランジスタ、（２５）・・・
第１抵抗、（２６）・・・第２抵抗、　（３１）・・・
第３抵抗。

Claims

【特許請求の範囲】

（１）差動接続された第１及び第２トランジスタから成
る差動増幅段と、入力端が前記第１トランジスタに、出
力端が前記第２トランジスタにそれぞれ接続される電流
ミラー回路と、前記差動増幅段の出力信号に応じて動作
する出力段と、前記電流ミラー回路のミラー比を設定す
る為の第１及び第２抵抗と、前記出力段に発生する出力
信号に応じて前記第１抵抗に並列接続される第３抵抗と
を備え、前記第１及び第２抵抗の比によって動作開始レ
ベルを設定するとともに前記第１及び第３抵抗の並列抵
抗と前記第２抵抗との比によって動作停止レベルを設定
することによりヒステリシス特性を得る様にした駆動回
路。