JP2613266B2

JP2613266B2 - 電圧・電流変換回路

Info

Publication number: JP2613266B2
Application number: JP63166772A
Authority: JP
Inventors: 義孝阿部; 薫有田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-07-06
Filing date: 1988-07-06
Publication date: 1997-05-21
Anticipated expiration: 2012-05-21
Also published as: JPH0217704A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は電圧信号を電流信号に変換する電圧・電流変
換回路に係り、特に電圧・電流変換の周波数応答の劣化
を防ぐに好適な電圧・電流変換回路に関する。

〔従来の技術〕

従来の電圧・電流変換回路は、特公昭60−59765号公
報の第１図に示される抵抗とカレント・ミラー回路より
構成される回路が知られており、このトランジスタで構
成されるカレント・ミラー回路に流れる電流は入力端子
に加えられる電圧のみで決まっていた。

〔発明が解決しようとする課題〕

上記従来技術は、トランジスタ端子の電流依存性によ
る利得帯域幅積の変動が問題となり、印加される直流電
圧が小さくなった場合にはカレント・ミラー回路を構成
するトランジスタのコレクタ電流が減少するために、利
得帯域幅積_Ｔも低下して電圧・電流変換における入力
電圧に対する周波数応答が劣化するという問題があっ
た。

本発明の目的は、印加される直流電圧が小さくなって
も電圧・電流変換の周波数応答の劣化を防ぎうる電圧・
電流変換回路を提供するにある。

〔課題を解決するための手段〕

上記目的は、トランジスタ等で構成され入力端子に抵
抗を介して信号入力端子を接続して出力端子を信号出力
端子とするカレント・ミラー回路の上記入力端子にバイ
アス用の第１の定電流源を接続し、上記カレント・ミラ
ー回路の出力端子にバイアス電流分を補正する第２の定
電流源を接続した電圧・電流変換回路により達成され、
また第１および第２の電圧・電流変換回路の入力電圧間
の同相および差動電流と差動電圧を出力する電圧・電流
変換回路の第１および第２のカレント・ミラー回路の入
力端子間に定電流源を接続した電圧・電流変換回路によ
り達成される。

〔作用〕

上記電圧・電流変換回路のカレント・ミラー回路を構
成するトランジスタには上記カレント・ミラー回路の入
力端子に接続した第１の定電流源によってバイアス電流
が流れるため、信号入力端子に印加される直流電圧が小
さくなっても上記カレント・ミラー回路を構成するトラ
ンジスタにはバイアス電流にほぼ等しい電流が流れるの
で、利得帯域幅積の低下する下限がバイアス電流によっ
て決まる値に抑制されて周波数応答の劣化を防ぎ、上記
カレント・ミラー回路の出力端子に接続した第２の定電
流源によってバイアス電流分を打ち消すように電流を流
すので、信号出力端子には信号入力端子の入力電圧に応
じた電流が得られ、また、第１および第２の電圧・電流
回路の入力電圧間の同相および差動電流と差動電圧を出
力する電圧・電流変換回路の第１および第２のカレント
・ミラー回路の入力端子間に接続した定電流源によって
同様な作用から利得帯域幅積の低下を抑制して周波応答
の劣化を防ぐことができる。

〔実施例〕

以下に本発明の実施例を第１図から第６図により説明
する。

第１図は本発明による電圧・電流変換回路の第１の実
施例を示す回路図である。第１図において、１はnpnト
ランジスタQ₁,Q₂で構成されるカレント・ミラー回路、
２はカレント・ミラー回路１を構成するトランジスタ
Q₁,Q₂をバイアスするためのバイアス用定電流源、３は
定電流源２により発生するバイアス電流分を補正する定
電流源、４は電圧・電流変換回路の信号出力端子、５は
同じく信号入力端子、R₁は電圧・電流変換係数を決定す
る抵抗である。

この構成において、いま信号入力端子５に直流電圧V_I
と交流電圧v_iが印加された場合の入出力特性を求める。
まず交流成分の入出力特性は次式のようになる。

ここでi₀は電圧・電流変換回路の出力電流の交流成
分、i_C1,i_C2はトランジスタQ₁,Q₂のコレクタ電流の交流
成分、R₁は抵抗R₁の抵抗値、r_e1はトランジスタQ₁のエ
ミッタ抵抗、ｈ _ｅはトランジスタQ₁,Q₂の電流増幅率
である。エミッタ抵抗r_e1はトランジスタＱ_1.のコレク
タ電流の直流成分をI_C1とすると一般に次式のようにな
る。

r_e126mV/I_C1 （２）また、電流増幅率ｈ _ｅは6dB/ocで低下する周波数
領域において一般に次式の関係がある。

ｈ _ｅ _T/ （３）ここで_Ｔは利得帯域幅積、は使用周波数である。
さらに利得帯域幅積_Ｔは一般に第２図に示すトランジ
スタの_Ｔ−I_Cの特性例図のようにコレクタ電流I_Cが小
さくなると、利得帯域幅積_Ｔも小さくなる傾向にあ
る。このためコレクタ電流の直流成分I_C1が小さくなる
と、電流増幅率ｈ _ｅも小さくなる。そこで（１）式に
（２），（３）式を代入すると次式となる。

（４）式より、トランジスタQ₁のコレクタ電流の直流
成分I_C1が小さくなると、（４）式の分母のエミッタ抵
抗分26mV/I_C1が大きくなるとともに、２／_Ｔも大き
くなって電圧・電流変換の周波数応答が劣化する。

つぎに直流成分の入出力特性は次式のようになる。

ここでI_C1,I_C2はトランジスタQ₁,Q₂のコレクタ電流の
直流成分、V_BE1はトランジスタQ₁のベース・エミッタ間
電圧、Ibiasは定電流源２に流れる電流である。（５）
式から明らかなように定電流源２のバイアス電流Ibias
により、直流入力電圧V₁が小さくなっても（但しV_I≧V
_BE1）、次式が常に成り立つ。

したがって直流入力電圧V_Iが小さくなっても、トラン
ジスタQ₁,Q₂のコレクタ電流の直流成分I_C1,I_C2が（６）
式の値よりも小さくなることがないので、利得帯域幅積
_Ｔの最小値も（６）式のコレクタ電流I_C1（min）,I_C2
（min）の時の利得帯域幅積_Ｔ（min）に抑制され、そ
れ以下に小さくなることがない。これにより周波数応答
の劣化を防ぐことができる。さらに定電流源３は電圧・
電流変換回路の出力端子４に現れるオフセット電流の補
正を次のように行う。すなわち定電流源３の電流I_rを次
式のように設定する。

このときは出力端子４に流れる出力電流の直流成分I₀
は（７）式と（５）式により次式のようになる。

（８）式により抵抗R₁で決まる直流成分の入出力特性
が得られる。

このように本実施例によれば、カレント・ミラー回路
１の入力にバイアス用定電流源２を接続することによ
り、トランジスタQ₁,Q₂の利得帯域幅積_Ｔの低下を抑
制し、電圧・電流変換回路の周波数応答の劣化を防ぐこ
とができる。

第３図は本発明による電圧・電流変換回路の第２の実
施例を示す回路図である。第３図は第１図のカレント・
ミラー回路１を構成するnpnトランジスタQ₁,Q₂をそれぞ
れnpnトランジスタQ₃とQ₄,Q₅とQ₆にダーリントン化する
ことにより、カレント・ミラー回路1Aの直流的な精度の
向上をはかった例であり、その他は第１図と同様であ
る。

この構成において、トランジスタQ₃,Q₄のベース・エ
ミッタ間電圧をV_BE2,V_BE4とし、トランジスタQ₃,Q₄,Q₅,
Q₆の電流増幅率ｈ _ｅとすると、直流成分の入出力特性
は次式のようになる。

ここで定電流源３の電流I_rを次式のように設定する。

このとき次式のような抵抗R₁できまる直流成分の入出
力特性が得られる。

（11）式に示されるように（８）式に対してダーリン
トン化により入出力特性に掛ける項が次のように変わ
り、その値が１により近づいて精度が向上する。

また第１図と同様に定電流源２により、カレント・ミ
ラー回路1AのトランジスタQ₃,Q₅がバイアス電流Ibiasに
バイアスされ、トランジスタQ₄,Q₆がバイアス電流Ibias
の1/h _ｅにバイアスされる。これにより入力端子５へ
の直流電圧V_Iが小さくなっても、トランジスタQ₃,Q₄,
Q₅,Q₆はバイアスにより利得帯域幅積_Ｔの低下が抑制
され、周波数応答の劣化を防ぐことができる。

第４図は本発明による電圧・電流変換回路の第３の実
施例を示す回路図である。第４図は第３図のカレント・
ミラー回路１を構成するnpnトランジスタQ₃,Q₄,Q₅,Q₅の
ダーリントン化に加えて、エミッタ抵抗R₂,R₃を挿入す
ることにより、さらにカレント・ミラー回路1Bの直流的
な精度の向上をはかり、電圧・電流変換回路の直流成分
について高精度化を行った例であり、その他は第３図と
同様である。

第５図は本発明による電圧・電流変換回路の第４の実
施例を示す回路図である。第５図において、1Cは入力電
流と同方向に電流を流す２つの出力端子を持つカレント
・ミラー回路で、ダーリントン接続したnpnトランジス
タQ₃〜Q₈と抵抗R₂〜R₄により高精度なカレント・ミラー
回路を構成している。６は入力電流と、同方向および逆
方向に電流を流す２つの出力端子を持つカレント・ミラ
ー回路で、ダーリントン接続したnpnトランジスタQ₉〜Q
₁₂およびnpnトランジスタQ₁₃〜Q₁₆と抵抗R₅,R₆により高
精度なカレント・ミラー回路を構成している。２はカレ
ント・ミラー回路1C,6のバイアス用定電流源、5,8は電
圧・電流変換回路の信号入力端子、９は電源（V_BB）、1
0はnpnトランジスタQ₁₉,Q₂₀と抵抗R₉で構成された電流
・電圧変換回路、11はpnpトランジスタQ₁₇,Q₁₈と抵抗R₈
とコンデンサC₁で構成された電源フィルタ、12は定電流
源、13は差動電圧出力端子、７は同相電流出力端子、14
は差動電流出力端子、R₁,R₇は電圧・電流変換係数を決
定する抵抗である。

この構成において、まず信号入力端子５および信号入
力端子８に交流差動電圧v_dと同相電圧v_cが印加された場
合の交流成分の入出力特性を求める。ここで入力端子５
の交流印加電圧v_Aをv_A＝v_c−v_d/2とし、入力端子８の交
流印加電圧v_Bをv_B＝v_c＋v_d/2とする。またnpn,pnpトラ
ンジスタQ₃〜Q₁₆の電流増幅率を説明の簡単化のために
同じｈ _ｅとし、ダーリントン化したnpn,pnpトランジ
スタQ₃〜Q₁₆の後段のトランジスタのエミッタ抵抗を同
じく簡単化のために同じr_eとする。また後段のトランジ
スタのエミッタ抵抗をr_eとした場合に、前段のトランジ
スタだけのエミッタ抵抗はｈ _ｅ・r_eとなり、ダーリン
トン・トランジスタを１つのトランジスタと考えた場合
のエミッタ抵抗はおよそ2r_eとなるとする。そうすると
交流成分の入出力特性は次式のようになる。

ここでi_A,i_Bは入力端子5,8の電流の交流成分、i_C3〜i
_C14はトランジスタQ₃〜Q₁₄のコレクタ電流の交流成分、
R₁,R₂,R₇,R₅は抵抗R₁,R₂,R₇,R₅の抵抗値、ωは交流周波
数、C₁はコンデンサC₁の容量値である。（13）式の分母
において、の状態となるように抵抗R₁,R₂,R₅,R₇,コンテンサC₁を選
択すると、同相電流出力端子７に流れる同相電流の交流
成分i_Cは次式のようになる。

（17）式より入力端子５−８間に印加された同相電圧
の交流成分v_Cに比例した同相電流の交流成分i_Cが得られ
る。同様に差動電流出力端子14に流れる差動電流の交流
成分はi_dは次式のようになる。

（18）式より入力端子５−８間に印加された差動電圧
の交流成分v_dに比例した差動電流の交流成分i_dが得られ
る。さらに電圧・電流変換回路10を構成するトランジス
タQ₁₉,Q₂₀と抵抗_９のインピーダンスと、カレント・ミ
ラー回路６を構成するトランジスタQ₁₃,Q₁₄と抵抗_５の
インピーダンスとが、トランジスタQ₁₉,Q₂₀とトランジ
スタQ₁₃,Q₁₄がそれぞれ１つのトランジスタと考えた場
合のエミッタ抵抗2r_eと考えて、次式のように設定す
る。

R₅＋2r_e＝R₉＋2r_e （19）このとき差動電圧出力端子13に出力される差動電圧の
交流成分v₀は次式のようになる。

（20）式より明らかなように、入力端子５−８間に印
加された差動電圧の交流成分v_dに比例した差動電流の交
流成分v₀が差動電圧出力端子13に出力される。

つぎに直流成分の入出力特性を求める。入力端子5,8
への直流印加電圧をそれぞれV_A,V_Bとし、入力端子５−
８間の直流差動電圧をV_d,同相電圧をV_eとして、まず直
流成分の入出力特性を求めると次式のようになる。

ここで、I_B,I_Aは入力端子8,5の直流入力電流、V_BEは
トランジスタのベース・エミッタ間電圧、Ibiasは定電
流源２のバイアス電流である。ここでV_B＜0,V_BB＜V_A＜
０で、抵抗R₈の電圧降下は極めて小さいものとする。
（21），（22）式より同相電流出力端子７に流れる直流
出力電流I_Cは抵抗値R₂＝R₅,R₁＝R₇となるように選択す
ることにより次式のようになる。

ここで入力端子5,8の直流印加電圧V_A,V_Bを次式のよう
に表す。

V_A＝V_c−V_d/2 （24） V_B＝V_c＋V_d/2 （25）すると（23）式は次式となる。

（26）式より明らかなように同相電流出力端子７には
入力端子５−８間の直流同相電圧V_cに比例した同送電流
I_Cが得られる。同用に差動電流出力端子14に流れる電流
I_dは定電流源12に流れる電流をI_rとすると次式のように
なる。

ここで定電流源12に流れる電流I_rを次式のように設定
する。

すると（27）式は次式となる。

（29）式のように差動電流出力端子14には入力端子５
−８間の直流差動電圧V_dに比例した差動電流I_dが得られ
る。

このように本実施例によれば、上記には定電流源２に
よるバイアス電流Ibiasについては特に説明しなかった
が、第１図で説明したのと同様に定電流源２のバイアス
電流Ibiasにより入力端子5,8への直流印加電圧V_A,V_Bが
それぞれV_AV_BB＋4V_BE,V_B−4V_BEとなって、カレント
・ミラー回路1C,6を構成するトランジスタのコレクタ電
流の減少によりトランジスタの利得帯域幅積_Ｔの低下
を抑制して、電圧・電流変換回路の周波数応答の劣化を
防ぐことができる。

なお第５図ではカレント・ミラー回路６のトランジス
タQ₉〜Q₁₆の段数が４段であり、差動電圧出力端子13に
出力される電圧v₀は（20）式で示される通りであった。
そこでエミッタ抵抗r_eはr_e＝（hT/g）/I_Cで一般的に示
されることから明らかなように温度Ｔにより変動するの
で、（20）式の場合にR₇＝R₅と設定することによって次
式のように温度Ｔの影響を受けにくくすることができ
る。

しかしこの場合には差動電圧出力端子13への電圧・電
圧変換率は1/2と固定される。このため第５図と電圧・
電圧変換率は同じにして電圧変換率を1/4とした場合の
例を次に示す。

第６図は本発明による電圧・電流変換回路の第５の実
施例を示す回路図である。この回路は上記した第５図の
（30）式の場合の差動電圧出力端子13への電圧・電圧変
換率が1/2と固定されてしまうため、第５図と電圧・電
流変換率は同じにして電圧・電圧変換率を1/4とした場
合の例を示す。第６図において、Q₂₁はnpnトランジスタ
で、カレント・ミラー回路６および電流・電圧変換回路
10のトランジスタ構成が第５図と異なるほか、第５図と
同様の構成である。

この構成において、第５図の（20）式を導くのと同様
に差動電圧出力端子に出力される電圧v₀を求めると次式
となる。

ここでR₅＋r_e＝R₉＋r_e,R₇＝3R₅,R₁＝3R₂,R₇＋R₅＋4r_e
＝R₁＋R₂＋4r_eと設定することにより次式となる。

（32）式より電圧・電圧変換率が1/4の差動電圧v₀が
得られる。また電圧・電流変換率については上記の第５
図の（17），（18），（26），（29）と同じである。こ
のようにしてカレント・ミラー回路を構成するトランジ
スタの利得帯域幅積_Ｔの低下を抑制して、周波数応答
の劣化を防ぐことができる。

〔発明の効果〕

本発明によれば、入力端子に印加された直流電圧が小
さくなってもカレント・ミラー回路を構成するトランジ
スタの利得帯域幅積_Ｔの低下が抑制されるので、周波
数応答の劣化を防ぎうる電圧・電流変換回路を提供でき
る効果がある。

【図面の簡単な説明】

第１図は本発明による電圧・電流変換回路の第１の実施
例を示す回路図、第２図は第１図のトランジスタの_Ｔ
−I_C特性図、第３図は本発明による電圧・電流変換回路
の第２の実施例を示す回路図、第４図は同じく第３の実
施例を示す回路図、第５図は同じく第４の実施例を示す
回路図、第６図は同じく第５の実施例を示す回路図であ
る。 1,1A,1B,1C……カレント・ミラー回路、 2,3,12……定電流源、４……信号出力端子、5,8……信号入力端子、７……同相電流出力端子、９……電源、10……電流・電圧変換回路、 11……電源フィルタ、13……差動電圧出力端子、 14……差動電流出力端子、 R₁〜R₉……抵抗、 Q₁〜Q₂₁……トランジスタ、 C₁……コンデンサ。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭59−181802（ＪＰ，Ａ) 特開平１−311706（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】トランジスタ素子等で構成され入力端子の
入力電流と同方向の出力電流を流す２つの出力端子をも
つ第１のカレント・ミラー回路の上記入力端子に第１の
抵抗を介して第１の信号入力端子を接続した第１の電圧
・電流変換回路と、上記第１のカレント・ミラー回路と
入力端子の入力電流が逆方向でかつ入力電流と同方向お
よび逆方向の出力電流を流す２つの出力端子をもつ第２
のカレント・ミラー回路の上記入力端子に第２の抵抗を
介して第２の信号入力端子を接続した第２の電圧・電流
変換回路と、入出力端子間に流れる電流を電圧に変換す
る電流・電圧変換回路とを備え、上記第１のカレント・
ミラー回路の一方の出力端子を上記第２のカレント・ミ
ラー回路の入力電流と同方向の出力電流を流す出力端子
に接続し、前記第２のカレント・ミラー回路に生じる電
圧を基準にして電圧を発生するように上記電流・電圧変
換回路を接続し、上記第１のカレント・ミラー回路の他
方の出力端子を上記電流・電圧変換回路を通して上記第
２のカレント・ミラー回路の入力電流と逆方向の出力電
流を流す出力端子に接続し、上記第１と第２の電圧・電
流変換回路の第１と第２の信号入力端子の入力電圧間の
同相電流と差動電流と差動電圧をそれぞれ上記第１のカ
レント・ミラー回路の一方の出力端子と上記第２のカレ
ント・ミラー回路の入力電流と逆方向の出力電流を流す
出力端子と上記第１のカレント・ミラー回路の他方の出
力端子から出力する構成の電圧・電流変換回路におい
て、上記第１と第２のカレント・ミラー回路の入力端子
間に定電流源を接続したことを特徴とする電圧・電流変
換回路。