TWI445306B - Power supply voltage monitoring circuit - Google Patents

Description

電源電壓監視電路

本發明的實施形態係關於電源電壓監視電路。

先前，有內藏有在IC的內部電路可動作之電源電壓以下時，使異常動作不會進行之電壓過低鎖定(UVLO：Under Voltage Lock Out)功能的電源電壓監視電路。具體來說，監視位於IC內部的恆定電壓電路，電源電壓Vcc成為恆定電壓電路的輸出以下時則閉鎖恆定電壓電路的動作，在恆定電壓電路的輸出以上時則解除UVLO而進行正常動作的電路。

圖5係先前的電源電壓監視電路之一例。從恆定電壓電路1輸出之恆定電壓Vref係以電阻R1與R2進行電阻分壓，於電阻R1與R2的連接點a中成為電壓V1。另一方面，電源電壓Vcc係以電阻R3與R4進行電阻分壓，於電阻R3與R4的連接點b中成為電壓V2。比較器2係輸出藉由比較此電壓V1與電壓V2而檢測出電源電壓Vcc之降低的輸出訊號Vo，輸出身為數位訊號的RST訊號。

在前述之先前的電源電壓監視電路中有以下之問題點。圖6(a)係揭示使電源電壓Vcc從0V上升時之電壓V1與電壓V2的上揚特性，(b)係揭示RST的時序圖。如圖6(a)所示，V2伴隨電源電壓Vcc的上升而以略正比例上升之外，V1係受到恆定電壓電路1具有之n個電晶體電壓特性的影響，在電源電壓Vcc成為基極‧射極間電壓Vbe的n倍(n為整數)時上揚(A點)。為此，使電源電壓Vcc從0V上升時，在電壓V1穩定(C點)之前，電壓V1超過電壓V2(B點)，從A點至B點中RST會產生錯誤輸出。產生此錯誤輸出時，電源電壓監視電路會使UVLO功能錯誤動作，而使系統整體的動作不穩定。

在此，考慮檢測出電壓V1穩定之C點，控制比較器2的輸出訊號，但是，恆定電壓電路1因為製造的誤差而每一產品不同，故難以正確捕捉電壓V1穩定之C點。

在此，提供即使V1的上揚遲緩之狀況，與即使恆定電壓電路有偏差之狀況，也可利用簡易電路來進行正確輸出的電源電壓監視電路。

關於本發明的實施形態之電源電壓監視電路，其特徵為具有：恆定電壓電路，係輸入電源電壓，輸出第1恆定電壓；位準移位電路，係輸入前述第1恆定電壓，輸出使前述第1恆定電壓位準移位的第2恆定電壓；箝位電路，係輸入前述第1恆定電壓，並可利用箝位電壓來固定此第1恆定電壓；第1差動電路，係具有接受從電流源供給之恆定電流，因應電阻分壓前述第2恆定電壓之第1輸入電壓與電阻分壓前述電源電壓之第2輸入電壓的電位差來輸出輸出電壓的差動部，與因應前述第1差動電路之前述輸出電壓來輸出矩形訊號的輸出部；第2差動電路，係在前述箝位電路未固定前述第1恆定電壓時，根據前述第1恆定電壓與前述第1輸入電壓的電位差，使前述差動部的前述電流源關閉，控制前述輸出部的輸出，在前述箝位電路固定前述第1恆定電壓時，根據前述箝位電壓與前述第1輸出電壓的電位差，使前述差動部的前述電流源開啓。

依據本發明的實施形態，可取得利用簡易電路來進行正確之輸出的電源電壓監視電路。

以下，一邊參照圖面一邊說明發明的實施形態。

(第1實施形態)

圖1係揭示關於第1實施形態的電源電壓監視電路100之構造的電路圖。電源電壓監視電路100係具有：輸出恆定電壓Vref1的恆定電壓電路11、連接於恆定電壓電路11的位準移位電路12、輸入電阻分壓位準移位電路12之輸出恆定電壓Vref2的電壓V1與電阻分壓電源電壓Vcc的電壓V2，輸出RST訊號的第1差動電路13、一方連接於恆定電壓電路11，另一方接地的分壓電路14、一方連接於分壓電路14，另一方接地的箝位電路15、及輸入電壓V1與以分壓電路14分壓之一部份的電壓之第2差動電路16。

恆定電壓電路11係亦可為具有1以上之齊納二極體與集極‧基極短路之電晶體的公知之恆定電壓電路。此恆定電壓電路11係對於被輸入之電源電壓Vcc，輸出施加電路動作之穩定化的恆定電壓Vref1。

位準移位電路12係由1以上的電晶體所構成，使從恆定電壓電路11輸出之恆定電壓Vref1位準移位至恆定電壓Vref2的電路。在本實施形態中，為了說明的便利，揭示具有1個電晶體Q1的電路，但是，例如使兩個電晶體作達林頓(Darlington)方式連接者亦可。或者，亦可為集極接地之構造的電路。如本實施形態，在位準移位電路12具有1個電晶體時，被輸出之恆定電壓Vref2係比被輸入之恆定電壓Vref1，多位準移位1×Vbe份量。此係電晶體之電流電壓特性的影響所致者。

第1差動電路13係輸入電阻分壓恆定電壓Vref2的電壓V1與電阻分壓電源電壓Vcc的電壓V2，辨識電壓V1與電壓V2的電位差，放大因應此電位差的電壓Vo，並進行數位轉換之後，因應比較之結果而輸出H位準或L位準的RST訊號。在本實施形態中，第1差動電路13係由兩個NPN型電晶體Q2與Q3及電阻R5所成之差動部13a，與NPN型電晶體Q4與恆定電流源I1所成之輸出部13b所構成。具體來說，差動部13a係具有：以集極電極與位準移位電路12的輸出端子連接，以基極電極在電阻R1與R2的連接點a共通連接之電晶體Q2、以射極電極與Q2共通連接，以基極電極在電阻R3與R4的連接點b共通連接之電晶體Q3、及一方連接於Q3的集極電極，另一方與位準移位電路12的輸出端子連接之電阻R5。輸出部13b係具有：以基極電極與電晶體Q3的集極電極連接，以集極電極與位準移位電路12的輸出端子連接之電晶體Q4、及一方與電晶體Q4的射極電極連接，另一方接地的恆定電流源I1。在本實施形態中，想定具有UVLO功能的電源電壓監視電路，故在V1＞V2時輸出L位準，在V1＜V2時則輸出H位準的RST訊號者。又，設為在恆定電流源I1並未產生尾電流時也輸出L位準的RST訊號者。

再者，在圖1中，為了說明的便利，使電阻R5與電晶體Q4的基極電極連接，但是，為了利用簡易電路構造保持穩定之輸出，使用構成電晶體Q4與鏡電路的電晶體來代替電阻R5亦可。又，在圖1中，作為輸出RST訊號的輸出電路，例示具有電晶體Q4與恆定電流源I1的簡易電路，但是，例如，利用連接軌對軌(Rail to Rail)的放大器，將微小的電壓Vo到接近電源電壓程度來作取出亦可。進而，恆定電流源I1係作為電阻值較大之電阻亦可。

分壓電路14係具有電阻R6、R7、R8，在本實施形態中於R6與R7的連接點連接有箝位電路15，於R7與R8的連接點c連接有後述之第2差動電路16的一方之輸入端子。以下將此連接點c的電壓設為電壓V3。

箝位電路15係在從恆定電壓電路11輸出之電壓Vref1成為所定電壓以上時，以該當電壓(以下稱箝位電壓)固定並保持電壓的電路，例如，以耦合用的電容器、箝位用而為電路的負載之二極體、放電電阻構成亦可，串聯連接複數二極體亦可。如前述般，箝位電路15係共通連接於電阻R6與R7的連接點，以下將此電阻R6與R7之連接點的電壓設為電壓Vcl。

第2差動電路16係輸入以電阻R7與R8來電阻分壓電壓V1與電壓Vcl的電壓V3，辨識電壓V1與電壓V3的電位差，因應此電位差，將恆定電流源I2切換為開啓或關閉，藉此將第1差動電路13的輸出切換為開啓或關閉。具體來說，第2差動電路16係由身為n型MOS電晶體的第1MOS電晶體M1與第2MOS電晶體M2及恆定電流源I2構成。此第1電晶體M1及第2電晶體M2任一皆為NPN型電晶體亦可。在本實施形態中，第1電晶體M1的閘極電極係連接於電阻R1與R2的連接點a，汲極電極係共通連接於電晶體Q2與Q3的射極電極。第2電晶體M2的閘極電極係連接於分壓電路14之電阻R7與R8的連接點c，汲極電極係連接於位準移位電路12的輸出端子。

以下，針對用以使第2差動電路16之第1MOS電晶體M1與第2電晶體M2開啓或關閉的所定條件進行說明。

首先，對於為了使第1電晶體M1關閉，使第2電晶體M2開啓，並使恆定電流源I2的恆定電流流動於第2電晶體M2側來說，必須以V1＜V3之方式設定各電阻值。首先，從恆定電壓電路11輸出之電壓Vref1係藉由位準移位電路12而位準移位至恆定電壓Vref2。具體來說，因電晶體Q1的電流電壓特性之影響，恆定電壓Vref2係比Vref1小1×Vbe。所以，Vref1與Vref2的關係在理論上成為：

Vref1=Vref2+Vbe

亦即，成為：

Vref1＞Vref2

施加於第1電晶體M1之閘極電極的電壓V1為：

V1=Vref2×{R2/(R1+R2)}

輸入至第2電晶體M2之閘極電極的電壓V3為：

V3=Vcl×{R8/(R7+R8)}

=Vref1×{R8/(R6+R7+R8)}

=(Vref2+Vbe)×{R8/(R6+R7+R8)}

為了使V1＜V3而預先設定電阻R1至R8之值。

又，電壓Vcl為：

Vcl=Vref1×{(R7+R8)/(R6+R7+R8)}

電壓Vcl係對於恆定電壓Vref1成為略比例的關係。所以，V1＜V3之間，電壓Vcl未藉由箝位電路15固定為條件。如此一來，第2電晶體M2成為開啓，恆定電流源I2的恆定電流係流動於第2電晶體M2側。為此，結果因輸入至電晶體Q3及Q4的集極電流僅為微量，故RST訊號輸出L位準。

接著，對於為了使第1電晶體M1開啓，使第2電晶體M2關閉，並使恆定電流源I2的恆定電流流動於第1電晶體M1側來說，必須以V1＞V3之方式設定各電阻值的條件。然而，因為經常維持Vref1＞Vref2的關係，利用使箝位電路15作用，將電壓Vcl之值設為不依存於恆定電壓Vref1的箝位電壓之值。亦即，為了成為V1＞V3，利用

Vref1＞Vref2

Vref2×{R2/(R1+R2)}＞Vref1×{R8/(R6+R7+R8)}

Vref2×{R2/(R1+R2)}＞Vcl×{R8/(R7+R8)}

任一皆同時成立之關係，以箝位電壓固定電壓Vcl，設定各電阻。如此一來，第2電晶體M2成為關閉狀態，第1電晶體M1使恆定電流源I2成為開啓狀態。在此，輸入至第1差動電路13之電晶體Q2的V1與輸入至電晶體Q3之V2為：

V1=Vref2×{R2/(R1+R2)}

V2=Vcc×{R4/(R3+R4)}

第1差動電路13係比較此V2與V1，輸出RST訊號。具體來說，V1＞V2時，電晶體Q4成為關閉，輸出L位準的RST訊號。另一方面，V1＜V2時，電晶體Q4成為開啓，輸出H位準的RST訊號。

圖2係揭示關於本發明一實施形態的電源電壓監視電路100之輸出特性的波形圖，(a)係揭示使電源電壓Vcc從0V上升時之電壓V1與電壓V2的上揚特性，(b)係揭示RST訊號的時序圖。

一邊參照圖1及圖2，一邊說明具有圖1構造之電源電壓監視電路100的動作。在電源電壓Vcc從0V開始上升之後，電壓V2係伴隨電源電壓Vcc而以略正比例上升。另一方面，電阻分壓恆定電壓Vref2的電壓V1不會馬上上揚，在電源電壓Vcc成為基極‧射極間電壓Vbe的n倍(n為整數)時上揚(A點)。此係因為相對於V1是分壓電源電壓Vcc者，V2是受到恆定電壓電路11及位準移位電路12等所具有之電晶體之電流電壓特性的影響之電壓電位。如上所述，恆定電壓電路11係為了對於機外溫渡、電阻等之元件特性的偏差，使恆定電壓Vref1成為一定電壓，而具備複數電晶體之複雜構造，但是，電壓V2以Vbe的n倍上揚之狀況不變。

針對電壓V1＜電壓V2之間，亦即，針對圖2(a)所示之A點至B點為止之間進行說明。在此，電阻R6、R7、R8的分壓電路14係直接連接於恆定電壓電路11，故被施加比從電晶體Q1輸出之恆定電壓Vref2僅高1×Vbe的電壓Vref1。所以，於電壓V2開始上升之時間點(A點)中，C點的電壓V3已經開始上升，故成為電壓V1＜電壓V2，第2MOS電晶體M2成為開啓，恆定電流源I2的恆定電流係流動於第2電晶體M2側。因此，雖然第1差動電路13的電晶體Q3及Q4成為開啓，但是因為被輸入之集極電流僅為微量，故RST訊號成為L位準。

接著，針對電壓V1＞電壓V2之間，亦即，針對圖2(a)所示之B點至D點為止之間進行說明。電源電壓Vcc上升時，電壓V1與電壓V2的電位在B點交叉，成為電壓V1＞電壓V2。另一方面，注意電壓V1與電壓V3的關係時，如果電壓V1＜電壓V3，亦即從B點到E點之間，則維持為第2電晶體M2開啓，第1電晶體M1關閉，故RST訊號維持L位準之狀態，並無變化。然而，進而電源電壓Vcc上升時，藉由箝位電路15，電壓V3的電位被固定於電阻分壓箝位電壓Vcl之值(F點)。為此，電壓V1與電壓V3的電位差切換(E點)成為電壓V1＞電壓V3，第2電晶體M2成為關閉，第1電晶體M1成為開啓。因此，第1差動電路13動作，輸出RST訊號。

在此，注意電壓V1與電壓V2的關係時，因為電壓V1＞電壓V2，電晶體Q3及Q4成為關閉，RST訊號被維持為L位準之狀態。又，身為電壓V1與電壓V3之交叉點的E點係經常存在於電壓V1的B點與C點之間，故易於檢測出電壓V1穩定之C點。

電壓V1＜電壓V2，亦即D點之後，維持電壓V2＞電壓V1＞電壓V3的關係。所以，恆定電流源I2的恆定電流係流動於第1MOS電晶體M1，M1成為開啓，電壓被供給至第1差動電路13。在此，注意電壓V1與電壓V2的關係時，因為電壓V1＜電壓V2，電晶體Q3及Q4成為開啓，RST訊號成為H位準。

如上所述，依據本實施形態，在以箝位電路15而電壓被箝位之前，因第1恆定電壓Vref1與第2恆定電壓Vref2之兩系統的電位差，使第1差動電路13強制關閉，輸出L位準的RST訊號，但是，在以箝位電路15而電壓被箝位之後，可利用第1差動電路13比較第1恆定電壓Vref1與電源電壓Vcc的電位差，輸出H位準或L位準的RST訊號。藉此，可利用簡易電路來防止第1差動電路13的錯誤輸出。又，藉由監視電阻分壓箝位電路15所致之箝位電壓的電壓V3，可易於檢測出V1穩定之地點。為此，關於本實施形態的電源電壓監視電路係不依存於電源電路之波形的傾斜之不穩定變化，又也可減少此時之對電源電壓Vcc的依存。進而，可取得具有設計之高自由度，高信賴性的電源電壓監視電路。

再者，在本實施形態中，因位準移位電路12設為具有1個電晶體Q1，恆定電壓Vref1與恆定電壓Vref2的電位差為1×Vbe，但是，例如在位準移位電路12具有兩個電晶體時，則恆定電壓Vref1與恆定電壓Vref2的電位差為2×Vbe。此電晶體數量及各種電阻值、箝位二極體的數量係利用與伴隨電源電壓Vcc的上升之電壓V1、V2、V3的傾斜之相互關係來適切調整。

(第2實施形態)

圖3係揭示關於本發明第2實施形態的電源電壓監視電路100之構造的電路圖。在本實施形態中，使電阻R5與R6的連接點S連接第2電晶體M2的閘極電極，使電阻R7與R8的連接點連接二極體D1。以下，將此電阻R6與R7的連接點d之電壓設為電壓V4，將電阻R7與電阻R8之連接點的電壓設為Vd。

到對二極體D1供給一定電壓為止，亦即，在維持恆定電壓Vref1＞恆定電壓Vref2的關係之間，V4的電壓電位被保持為：

V4=Vref1×{(R7+R8)/(R6+R7+R8)}

然而，因二極體D1之電壓電流特性的影響，恆定電壓Vref1成為所定值時，V4的電壓電位則成為：

V4=(Vref1-Vd)×{R7/(R6+R7)}

一邊參照圖3及圖4，一邊說明具有圖3構造之電源電壓監視電路100的動作。在電源電壓Vcc從0V開始上升之後，電壓V2係伴隨Vcc而以略正比例上升。另一方面，電壓V1不會馬上上揚，在電源電壓Vcc成為基極‧射極間電壓Vbe的n倍(n為整數)時上揚(A點)。

針對V1＜V2之間，亦即，針對A點至B點為止之間進行說明。在此，具有電阻R5、R6、R7的分壓電路14係串聯連接於恆定電壓電路11，故對於分壓電路14施加比內部恆定電壓Vref2僅高1×Vbe的電壓電位。所以，於V2開始上升之A點中，電壓V4已經開始上升，故成為電壓V2＜V4，第2電晶體M2成為開啓。因此，被輸入至第1差動電路13的電晶體Q3及Q4之集極電流僅為微量，RST訊號成為L位準。

在此，本實施形態之電壓V4係位於電阻R6與R7的連接點d，故受到連接於R7與R8的連接點之二極體D1的電壓Vd之影響。所以，雖然二極體D1在F點穩定而成為開啓，但是，電源電壓Vcc更持續上升時，因二極體D1的電壓特性，電壓V4的傾斜趨緩，形成與電壓V2的交叉點E點。與電壓V2在C點成為一定相同，電壓V4也成為一定。之後的電壓V1與V2的上揚特性係與實施例1相同。

在本實施形態中，實施例的優點係E點與C點的電位差依存僅Vbe×1的溫度變化，且可使E點與C點接近。為此，可利用零件數量較少之簡單電路，更正確檢測出V1穩定之地點。

再者，本發明並不完全限定於前述實施形態，在實施階段中可在不脫出其要旨的範圍，改變構成要件而具體化。又，可藉由前述實施形態所揭示之複數構成要件的適切組合，形成各種發明。例如，從實施形態所示之整體構成要件刪除幾個構成要件亦可。進而，適切組合涵蓋不同實施形態之構成要件亦可。

100．．．電源電壓監視電路

11．．．恆定電壓電路

12．．．位準移位電路

13．．．第1差動電路

14．．．分壓電路

15．．．箝位電路

16．．．第2差動電路

[圖1]揭示關於第1實施形態的電源電壓監視電路之構造的電路圖。

[圖2]揭示第1實施形態的電源電壓監視電路之動作的圖，(a)係揭示使關於第1實施形態的電源電壓Vcc從0V上升時之基準電壓V1與恆定電壓V2的上揚特性的特性圖，(b)係揭示關於第1實施形態的RST訊號之時序圖的波形圖。

[圖3]揭示關於第2實施形態的電源電壓監視電路之構造的電路圖。

[圖4]揭示第2實施形態的電源電壓監視電路之動作的圖，(a)係揭示使關於第2實施形態的電源電壓Vcc從0V上升時之基準電壓V1與恆定電壓V2的上揚特性的特性圖，(b)係揭示關於第2實施形態的RST訊號之時序圖的波形圖。

[圖5]揭示具備先前之電路的電源電壓監視電路之一例的電路圖。

[圖6]揭示先前的電源電壓監視電路之動作的圖，(a)係揭示使先前的電路之電源電壓Vcc從0V上升時之V1與V2的上揚特性的特性圖，(b)係揭示先前的電路之輸出RST之時序圖的波形圖。

100．．．電源電壓監視電路

11．．．恆定電壓電路

12．．．位準移位電路

13．．．第1差動電路

13a．．．差動部

13b．．．輸出部

14．．．分壓電路

15．．．箝位電路

16．．．第2差動電路

I1，I2．．．恆定電流源

Q1～4．．．電晶體

M1．．．第1電晶體

M2．．．第2電晶體

R1～8．．．電阻

V1，V2，Vo．．．電壓

Vcc．．．電源電壓

Vref1，Vref2．．．恆定電壓

Claims (6)

1. 一種電源電壓監視電路，其特徵為具有：恆定電壓電路，係輸入電源電壓，輸出第1恆定電壓；位準移位電路，係輸入前述第1恆定電壓，輸出使前述第1恆定電壓位準移位的第2恆定電壓；箝位電路，係輸入前述第1恆定電壓，並可利用箝位電壓來固定此第1恆定電壓；第1差動電路，係具有接受從電流源供給之恆定電流，因應電阻分壓前述第2恆定電壓之第1輸入電壓與電阻分壓前述電源電壓之第2輸入電壓的電位差來輸出輸出電壓的差動部，與因應前述第1差動電路之前述輸出電壓來輸出矩形訊號的輸出部；第2差動電路，係在前述箝位電路未固定前述第1恆定電壓時，根據前述第1恆定電壓與前述第1輸入電壓的電位差，使前述差動部的前述電流源關閉，控制前述輸出部的輸出，在前述箝位電路固定前述第1恆定電壓時，根據前述箝位電壓與前述第1輸出電壓的電位差，使前述差動部的前述電流源開啓。
2. 如申請專利範圍第1項所記載之電源電壓監視電路，其中，在前述箝位電路未固定前述第1恆定電壓時，前述第2差動電路係根據前述第1恆定電壓與前述第1輸入電壓的電位差，使前述差動部的前述電流源關閉，並使從前述輸出部輸出之前述矩形訊號成為L位準。
3. 如申請專利範圍第1項所記載之電源電壓監視電路，其中，在前述箝位電路固定前述第1恆定電壓時，且第1輸入電壓小於第2輸入電壓時，前述第2差動電路係根據前述箝位電壓與前述第1輸出電壓的電位差，使前述差動部的前述電流源開啓，而前述第1差動電路係使從前述輸出部輸出之前述矩形訊號成為H位準。
4. 如申請專利範圍第1項所記載之電源電壓監視電路，其中，在前述箝位電路固定前述第1恆定電壓時，且第1輸入電壓大於第2輸入電壓時，前述第2差動電路係根據前述箝位電壓與前述第1輸出電壓的電位差，使前述差動部的前述電流源開啓，而前述第1差動電路係使從前述輸出部輸出之前述矩形訊號成為L位準。
5. 一種電源電壓監視電路，其特徵為具有：恆定電壓電路，係輸入電源電壓，輸出第1恆定電壓；位準移位電路，係在輸入端子從前述恆定電壓電路輸入第1恆定電壓，從輸出端子輸出位準移位之第2恆定電壓；第1差動電路，係具有：集極電極與前述位準移位電路的前述輸出端子連接，基極電極在電阻R1與電阻R2的連接點共通連接之第1電晶體、射極電極與第1電晶體的射極電極共通連接，基極電極在電阻R3與電阻R4的連接點共通連接之第2電晶體、具有一方連接於第2電晶體的集極電極，另一方與位準移位電路12的前述輸出端子連接之電阻R5的前述差動部、基極電極與第2電晶體的集極電極連接，集極電極與前述位準移位電路12的前述輸出端子連接之第3電晶體、及具有一方與第3電晶體的射極電極連接，另一方接地之第1恆定電流源的輸出部；分壓電路，係具有：一方連接於前述位準移位電路的前述輸入端子，另一方與電阻R7連接的電阻R6、一方與電阻R6連接，另一方與電阻R8連接的電阻R7、及一方與電阻R7連接，另一方接地的電阻R8；箝位電路，係共通連接於前述電阻R6與前述電阻R7的連接點；及第2差動電路，係具有：閘極電極連接於前述第1電晶體的閘極電極，汲極電極共通連接於第1電晶體與第2電晶體的射極電極之第1MOS電晶體、閘極電極共通連接於前述電阻R7與前述電阻R8的連接點，汲極電極連接於前述位準移位電路的前述輸出端子之第2MOS電晶體、及共通連接於此第1MOS電晶體與此第2MOS電晶體的源極電極之第2恆定電流源。
6. 如申請專利範圍第5項所記載之電源電壓監視電路，其中，前述箝位電路，係由共通連接於前述電阻R7與前述電阻R8的連接點之至少一個二極體所構成；前述第2MOS電晶體的前述閘極電極，係共通連接於前述電阻R6與前述電阻R7的連接點。