JP3589032B2 - 起動回路 - Google Patents
起動回路 Download PDFInfo
- Publication number
- JP3589032B2 JP3589032B2 JP18737998A JP18737998A JP3589032B2 JP 3589032 B2 JP3589032 B2 JP 3589032B2 JP 18737998 A JP18737998 A JP 18737998A JP 18737998 A JP18737998 A JP 18737998A JP 3589032 B2 JP3589032 B2 JP 3589032B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- control power
- terminal
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、定電圧回路を起動する起動回路に関するものである。
【０００２】
【従来の技術】
従来、出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路として図８に示すような構成のものがある。この定電圧回路１は、制御電源（直流電源）Ｅと、制御電源Ｅからの電力供給を受けて動作する増幅器（オペアンプ）ＯＰと、カソードが制御電源Ｅの負極側に接続されるとともにアノードが第１の抵抗Ｒ１を介して増幅器ＯＰの出力端に接続された第１のダイオードＤ１と、カソードが制御電源Ｅの負極側に接続されるとともにアノードが第２及び第３の抵抗Ｒ２，Ｒ３の直列回路を介して増幅器ＯＰの出力端に接続された第２のダイオードＤ２とを具備し、第１の抵抗Ｒ１と第１のダイオードＤ１のアノードとの接続点が増幅器ＯＰの非反転入力端に接続され、第２及び第３の抵抗Ｒ２，Ｒ３の接続点が増幅器ＯＰの反転入力端に接続されて成る、いわゆるバンドギャップ定電圧回路である。すなわち、定常状態においては、増幅器ＯＰの出力電圧Ｖｏにより抵抗Ｒ１を介して順方向バイアスされた第１のダイオードＤ１のバンドギャップ電圧を基準電圧として増幅器ＯＰの非反転入力端に入力し、この基準電圧を、増幅器ＯＰにて第２及び第３の抵抗Ｒ２，Ｒ３並びに第２のダイオードＤ２で決まる所定の増幅度で増幅することで所定の定電圧Ｖｏを出力するものであり、温度変動や制御電源Ｅの電源電圧変動に依存しない出力電圧Ｖｏが得られるという特徴を有するものである。
【０００３】
ところで、このような定電圧回路１においては、起動時（制御電源Ｅが投入された時）には増幅器ＯＰの出力電圧Ｖｏが略ゼロであるために第１のダイオードＤ１が順方向にバイアスされない。したがって、起動時に第１のダイオードＤ１を順方向にバイアスするために定電圧回路１に電力を供給する起動回路２０が必要となる。このような起動回路２０として、図８に示すように制御電源Ｅの正極側にドレイン端子が接続されるとともに抵抗Ｒ１と第１のダイオードＤ１のアノードとの接続点にソース端子が接続されたスイッチング素子（Ｎ型ＭＯＳＦＥＴ）Ｑ１と、制御電源Ｅの両極間に接続されたＰ型のＭＯＳＦＥＴＱ６及びＮ型のＭＯＳＦＥＴＱ７の直列回路とを備え、Ｐ型のＭＯＳＦＥＴＱ６のゲート端子が制御電源Ｅの負極側に接続されるとともにＮ型のＭＯＳＦＥＴＱ７のゲート端子が２つのＭＯＳＦＥＴＱ６，Ｑ７の接続点及びスイッチング素子Ｑ１のゲート端子に接続されて構成されるものがある。
【０００４】
すなわち、制御電源Ｅが投入されると２種類のＭＯＳＦＥＴＱ６，Ｑ７の直列回路から供給されるゲート電圧Ｖｇがスイッチング素子Ｑ１のゲート端子に印加されてスイッチング素子Ｑ１がターンオンするため、スイッチング素子Ｑ１を介して制御電源Ｅから電圧（起動電圧）Ｖｄが定電圧回路１に与えられる。その結果、第１のダイオードＤ１が順方向にバイアスされて増幅器ＯＰの出力電圧Ｖｏが所定値まで上昇する（定電圧回路１が起動する）。一方、起動電圧Ｖｄが所定値まで達するとスイッチング素子Ｑ１のゲート−ソース間電圧Ｖｇｓが低下してスイッチング素子Ｑ１のしきい値電圧を下回るとスイッチング素子Ｑ１がターンオフし、起動回路２０からの電力供給が停止する。つまり、この起動回路２０におけるスイッチング素子Ｑ１のオンオフはスイッチング素子Ｑ１のゲート−ソース間電圧Ｖｇｓによって制御されるのである。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の起動回路２０では、温度の変動によりスイッチング素子Ｑ１のしきい値電圧が変動し、且つ、Ｐ型のＭＯＳＦＥＴＱ６とＮ型のＭＯＳＦＥＴＱ７の直列回路からスイッチング素子Ｑ１のゲート端子に与えられるゲート電圧Ｖｇも変動するため、スイッチング素子Ｑ１のゲート−ソース間電圧Ｖｇｓも変動してスイッチング素子Ｑ１のオンオフ制御が不完全になる。このため、定電圧回路１に出力される起動回路２０の出力電圧（起動電圧）Ｖｄが所定の電位に達してもスイッチング素子Ｑ１がターンオフせず、起動回路２０から定電圧回路１に電力を供給し続けることになる。バンドギャップ定電圧回路１は上述のように温度変動、電源電圧変動に依存しないのが特徴の回路であるにもかかわらず、起動回路２０により定電圧回路１に電力が供給し続けられるため、温度変動、電源電圧変動に大きく影響され、定電圧回路１の出力電圧Ｖｏが変動してしまい、定電圧回路１からの電圧供給を受ける周辺回路に誤動作が生じるという問題があった。
【０００６】
本発明は上記問題に鑑みて為されたものであり、その目的とするところは、定電圧回路に温度変動、電源電圧変動の影響を及ぼさない起動回路を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路に対して起動時に基準電圧を与えて定電圧回路を起動する起動回路であって、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路に供給するスイッチング素子と、定電圧回路の出力電圧を検知して出力電圧が所定値を越えれば前記スイッチング素子をオフさせる制御回路とを備え、前記定電圧回路は、制御電源と、制御電源からの電力供給を受けて動作する増幅器と、カソードが制御電源の負極側に接続されるとともにアノードが第１の抵抗を介して増幅器の出力端に接続された第１のダイオードと、カソードが制御電源の負極側に接続されるとともにアノードが第２及び第３の抵抗の直列回路を介して増幅器の出力端に接続された第２のダイオードとを具備し、第１の抵抗と第１のダイオードのアノードとの接続点が増幅器の非反転入力端に接続され、第２及び第３の抵抗の接続点が増幅器の反転入力端に接続されて成り、前記起動回路は、制御電源の正極側にドレイン端子が接続されるとともに増幅器の出力端にツェナーダイオードを介してソース端子が接続され且つ制御電源の負極側に抵抗を介してソース端子が接続されたＮ型ＭＯＳＦＥＴから成る前記スイッチング素子と、制御電源の両極間に接続された第４〜第６の抵抗の直列回路の第４及び第５の抵抗の接続点とスイッチング素子のソース端子とが各々入力端に接続されるとともに前記スイッチング素子のゲート端子に出力端が接続されたコンパレータ、第５及び第６の抵抗の接続点にドレイン端子が接続されるとともに制御電源の負極側にソース端子が接続されたＮ型ＭＯＳＦＥＴ、コンパレータの出力端とＮ型ＭＯＳＦＥＴのゲート端子との間に抵抗を介して接続されたインバータを具備した制御回路とから成ることを特徴とし、定電圧回路の出力電圧が所定値を越えれば制御回路によってスイッチング素子が確実にオフされて起動回路から定電圧回路への電力供給が停止するため、起動回路の温度変動、電源電圧変動の影響が定電圧回路に及ぶことがなく、しかも、第５及び第６の抵抗の接続点にドレイン端子が接続されるとともに制御電源の負極側にソース端子が接続されたＮ型ＭＯＳＦＥＴ、コンパレータの出力端とＮ型ＭＯＳＦＥＴのゲート端子との間に抵抗を介して接続されたインバータによってコンパレータのしきい値電圧にヒステリシスを与えることができ、ノイズなどによる制御回路の誤動作を防止することができる。
【００１１】
請求項２の発明は、上記目的を達成するために、出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路に対して起動時に基準電圧を与えて定電圧回路を起動する起動回路であって、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路に供給するスイッチング素子と、定電圧回路の出力電圧を検知して出力電圧が所定値を越えれば前記スイッチング素子をオフさせる制御回路とを備え、前記定電圧回路は、制御電源と、制御電源からの電力供給を受けて動作する増幅器と、カソードが制御電源の負極側に接続されるとともにアノードが第１の抵抗を介して増幅器の出力端に接続された第１のダイオードと、カソードが制御電源の負極側に接続されるとともにアノードが第２及び第３の抵抗の直列回路を介して増幅器の出力端に接続された第２のダイオードとを具備し、第１の抵抗と第１のダイオードのアノードとの接続点が増幅器の非反転入力端に接続され、第２及び第３の抵抗の接続点が増幅器の反転入力端に接続されて成り、前記起動回路は、制御電源の正極側にソース端子が接続されるとともに増幅器の出力端にドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成る前記スイッチング素子と、制御電源の両極間に接続された第４及び第５の抵抗の接続点と増幅器の出力端とが各々入力端に接続されるとともに前記スイッチング素子のゲート端子にインバータを介して出力端が接続されたコンパレータを具備した制御回路とから成ることを特徴とし、定電圧回路の出力電圧が所定値を越えれば制御回路によってスイッチング素子が確実にオフされて起動回路から定電圧回路への電力供給が停止するため、起動回路の温度変動、電源電圧変動の影響が定電圧回路に及ぶことがなく、しかも、電力供給用のスイッチング素子をＰ型のＭＯＳＦＥＴで構成しているため、定電圧回路及び起動回路を集積化する場合にスイッチング素子の基板バイアス効果を考慮する必要がなく、集積回路の設計が容易になる。
【００１４】
請求項３の発明は、上記目的を達成するために、出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路に対して起動時に基準電圧を与えて定電圧回路を起動する起動回路であって、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路に供給するスイッチング素子と、定電圧回路の出力電圧を検知して出力電圧が所定値を越えれば前記スイッチング素子をオフさせる制御回路とを備え、前記定電圧回路が、制御電源と、制御電源からの電力供給を受けて動作する増幅器と、カソードが制御電源の負極側に接続されるとともにアノードが第１の抵抗を介して増幅器の出力端に接続された第１のダイオードと、カソードが制御電源の負極側に接続されるとともにアノードが第２及び第３の抵抗の直列回路を介して増幅器の出力端に接続された第２のダイオードとを具備し、第１の抵抗と第１のダイオードのアノードとの接続点が増幅器の非反転入力端に接続され、第２及び第３の抵抗の接続点が増幅器の反転入力端に接続されて成り、前記起動回路が、制御電源の正極側にソース端子が接続されるとともに増幅器の出力端にドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成る前記スイッチング素子と、該スイッチング素子のドレイン端子と制御電源の負極との間にカソードを負極側にして順方向に直列接続された第３及び第４のダイオード、第３のダイオードのアノードとスイッチング素子のドレイン端子との間に接続された第４の抵抗、第３のダイオードと第４の抵抗の接続点にベースが接続されるとともに制御電源の正極側に抵抗を介してコレクタが接続され且つカソードが制御電源の負極側に接続された第５のダイオードのアノードにエミッタが接続された第１のＮＰＮ型のバイポーラトランジスタ、第１のバイポーラトランジスタのコレクタにベースが接続されるとともにスイッチング素子のゲート端子にコレクタが接続され且つ制御電源の負極側にエミッタが接続された第２のＮＰＮ型のバイポーラトランジスタ、第２のバイポーラトランジスタのコレクタと制御電源の正極側の間に接続される第５の抵抗を具備した制御回路とから成ることを特徴とし、定電圧回路の出力電圧が所定値を越えれば制御回路によってスイッチング素子が確実にオフされて起動回路から定電圧回路への電力供給が停止するため、起動回路の温度変動、電源電圧変動の影響が定電圧回路に及ぶことがなく、しかも、電力供給用のスイッチング素子をＰ型のＭＯＳＦＥＴで構成しているため、定電圧回路及び起動回路を集積化する場合にスイッチング素子の基板バイアス効果を考慮する必要がなく、集積回路の設計が容易になる。
【００１５】
【発明の実施の形態】
（参考例１）
本発明の参考例１を図１並びに図２を参照して詳細に説明する。但し、本参考例における定電圧回路１の構成は従来例と共通であるので説明は省略し、起動回路２についてのみ説明する。
【００１６】
本参考例の起動回路２は、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路１に供給するスイッチング素子Ｑ１と、定電圧回路１の出力電圧Ｖｏを検知して出力電圧Ｖｏが所定値Ｖｒを越えればスイッチング素子Ｑ１をオフさせる制御回路２とを備えている。スイッチング素子Ｑ１は制御電源Ｅの正極側にドレイン端子が接続されるとともに定電圧回路１の増幅器ＯＰの出力端にソース端子が接続されたＮ型ＭＯＳＦＥＴから成る。また、制御回路３は、制御電源Ｅの両極間に接続された第４及び第５の抵抗Ｒ４，Ｒ５の直列回路と、これら第４及び第５の抵抗Ｒ４，Ｒ５で制御電源Ｅを分圧して得られるしきい値電圧Ｖｒを増幅器ＯＰの出力電圧Ｖｏと比較し、比較結果に応じてスイッチング素子Ｑ１のゲート端子にオンオフ制御用の制御信号を出力する比較回路３ａとを具備する。
【００１７】
比較回路３ａは、例えば図２に示すように、プラス側の入力端が第４及び第５の抵抗Ｒ４，Ｒ５の接続点に接続されるとともにマイナス側の入力端が増幅器ＯＰの出力端と接続され、且つ出力端がスイッチング素子Ｑ１のゲート端子に接続されたコンパレータＣＰによって構成される。
【００１８】
次に本参考例の起動回路２の動作を説明する。
【００１９】
起動時に制御電源Ｅが投入されると第４及び第５の抵抗Ｒ４，Ｒ５で分圧されたしきい値電圧Ｖｒが比較回路３ａ（コンパレータＣＰ）に入力されるが、定電圧回路１はまだ起動していないのでその出力電圧Ｖｏは非常に低いかあるいは略ゼロである。ゆえに出力電圧Ｖｏがしきい値電圧Ｖｒを下回るために比較回路３ａ（コンパレータＣＰ）の出力がＨレベルとなり、スイッチング素子Ｑ１のゲート端子にＨレベルの制御信号が入力されてターンオンする。スイッチング素子Ｑ１がオン状態のときには制御電源Ｅからスイッチング素子Ｑ１を介して定電圧回路１の抵抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ１，Ｄ２に電力が供給され、抵抗Ｒ１を介して第１のダイオードＤ１が順方向にバイアスされるために増幅器ＯＰの出力電圧Ｖｏが上昇する。
【００２０】
このように定電圧回路１が起動すればその出力電圧（増幅器ＯＰの出力電圧）Ｖｏが上昇し、やがて比較回路３ａ（コンパレータＣＰ）のしきい値電圧Ｖｒを越えると比較回路３ａ（コンパレータＣＰ）の出力がＨレベルからＬレベルに変化し、スイッチング素子Ｑ１のゲート端子にＬレベルの制御信号が入力される。これによりスイッチング素子Ｑ１がターンオフし、制御電源Ｅからスイッチング素子Ｑ１を介して行われていた電力供給が停止する。
【００２１】
すなわち、定電圧回路１が起動した後は制御回路３によってスイッチング素子Ｑ１を確実にオフ状態にすることができるので、従来例のように定電圧回路１の起動後に起動回路２からの電力供給が継続されることがなく、起動回路２の温度変動や電源電圧変動の影響が定電圧回路１に及ぶことがないものである。
【００２２】
（実施形態１）
本発明の実施形態１を図３を参照して詳細に説明する。但し、本実施形態における定電圧回路１の構成は従来例と共通であるので説明は省略し、本発明に係る起動回路４についてのみ説明する。
【００２３】
本実施形態の起動回路４は、制御電源Ｅの正極側にドレイン端子が接続されるとともに定電圧回路１の増幅器ＯＰの出力端にツェナーダイオードＺＤを介してソース端子が接続され且つ制御電源Ｅの負極側に抵抗Ｒ７を介してソース端子が接続されたＮ型ＭＯＳＦＥＴから成るスイッチング素子Ｑ１と、制御電源Ｅの両極間に接続された第４〜第６の抵抗Ｒ４〜Ｒ６の直列回路の第４及び第５の抵抗Ｒ４，Ｒ５の接続点とスイッチング素子Ｑ１のソース端子とが各々入力端に接続されるとともにスイッチング素子Ｑ１のゲート端子に出力端が接続されたコンパレータＣＰ、第５及び第６の抵抗Ｒ５，Ｒ６の接続点にドレイン端子が接続されるとともに制御電源Ｅの負極側にソース端子が接続されたＮ型ＭＯＳＦＥＴＱ２、コンパレータＣＰの出力端とＮ型ＭＯＳＦＥＴＱ２のゲート端子との間に抵抗Ｒ８を介して接続されたインバータＩＮＶを具備した制御回路５とを備えている。なお、ツェナーダイオードＺＤはカソード側がスイッチング素子Ｑ１のソース端子に接続され、アノード側が増幅器ＯＰの出力端（抵抗Ｒ１，Ｒ２の一端と増幅器ＯＰの出力端との接続点）に接続されている。
【００２４】
次に本実施形態の起動回路４の動作を説明する。
【００２５】
起動時に制御電源Ｅが投入されると第４〜第６の抵抗Ｒ４〜Ｒ６で分圧されたしきい値電圧Ｖｒ１がコンパレータＣＰのプラス側の入力端に入力されるが、定電圧回路１はまだ起動していないので、その出力電圧Ｖｏは非常に低いかあるいは略ゼロである。ゆえに抵抗Ｒ７の両端に生じる出力電圧Ｖｏの検出電圧がしきい値電圧Ｖｒ１を下回るためにコンパレータＣＰの出力がＨレベルとなり、スイッチング素子Ｑ１のゲート端子にＨレベルの制御信号が入力されてターンオンする。スイッチング素子Ｑ１がオン状態のときには制御電源Ｅからスイッチング素子Ｑ１を介してツェナーダイオードＺＤに逆方向の電圧が印加され、抵抗Ｒ１と第１のダイオードＤ１の直列回路及び抵抗Ｒ２，Ｒ３と第２のダイオードＤ２の直列回路にそれぞれツェナーダイオードＺＤのツェナー電圧が印加される。よって、ツェナー電圧により抵抗Ｒ１を介して第１のダイオードＤ１が順方向にバイアスされるために増幅器ＯＰの出力電圧Ｖｏが上昇する。
【００２６】
ここでコンパレータＣＰの出力がＨレベルの場合にはＮ型ＭＯＳＦＥＴＱ２のゲート端子にはインバータＩＮＶで反転されたＬレベルの信号が抵抗Ｒ８を介して入力されるため、Ｎ型ＭＯＳＦＥＴＱ２はオフ状態である。そのため、抵抗Ｒ６がＮ型ＭＯＳＦＥＴＱ２でバイパスされず、上述したようにコンパレータＣＰのしきい値電圧Ｖｒ１は制御電源Ｅの電源電圧を第４〜第６の抵抗Ｒ４〜Ｒ６で分圧した値となる。
【００２７】
このように定電圧回路１が起動すればその出力電圧（増幅器ＯＰの出力電圧）Ｖｏが上昇し、やがてツェナーダイオードＺＤに印加される逆方向の電圧が低下してツェナー電圧が定電圧回路１に印加されなくなる。それと同時に抵抗Ｒ７の両端電圧（検出電圧）が上昇してコンパレータＣＰのしきい値電圧Ｖｒ１を越えるとコンパレータＣＰの出力がＨレベルからＬレベルに変化し、スイッチング素子Ｑ１のゲート端子にＬレベルの制御信号が入力される。これによりスイッチング素子Ｑ１がターンオフし、制御電源Ｅからスイッチング素子Ｑ１を介して行われていた電力供給が停止する。
【００２８】
一方、コンパレータＣＰの出力がＬレベルになるとＮ型ＭＯＳＦＥＴＱ２のゲート端子にはインバータＩＮＶで反転されたＨレベルの信号が入力され、Ｎ型ＭＯＳＦＥＴＱ２がターンオンする。その結果、抵抗Ｒ６がＮ型ＭＯＳＦＥＴＱ２によってバイパスされるので、コンパレータＣＰのプラス側の入力端には制御電源Ｅを２つの抵抗Ｒ４，Ｒ５で分圧したしきい値電圧Ｖｒ２（＜Ｖｒ１）が入力されることになる。つまり、本実施形態ではＮ型ＭＯＳＦＥＴＱ２とインバータＩＮＶと抵抗Ｒ８とでコンパレータＣＰのしきい値電圧にヒステリシスを持たせるヒステリシス回路を構成しているので、一旦コンパレータＣＰの出力がＨレベルからＬレベルに変化した後に制御電源Ｅの電源電圧変動やノイズ等によって定電圧回路１の出力電圧Ｖｏに変動があってもコンパレータＣＰの出力が誤って変化してしまうことを防止できる。
【００２９】
而して、定電圧回路１が起動した後は制御回路５によってスイッチング素子Ｑ１を確実にオフ状態にすることができるので、従来例のように定電圧回路１の起動後に起動回路４からの電力供給が継続されることがなく、起動回路４の温度変動や電源電圧変動の影響が定電圧回路１に及ぶことがないものである。
【００３０】
（実施形態２）
本発明の実施形態２を図４を参照して詳細に説明する。但し、本実施形態における定電圧回路１の構成は従来例と共通であるので説明は省略し、本発明に係る起動回路６についてのみ説明する。
【００３１】
本実施形態の起動回路６は、制御電源Ｅの正極側にソース端子が接続されるとともに定電圧回路１の増幅器ＯＰの出力端にドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成るスイッチング素子Ｑ１’と、制御電源Ｅの両極間に接続された第４及び第５の抵抗Ｒ４，Ｒ５の接続点と増幅器ＯＰの出力端とが各々入力端に接続されるとともにスイッチング素子Ｑ１’のゲート端子にインバータＩＮＶを介して出力端が接続されたコンパレータＣＰを具備した制御回路７とを備えている。
【００３２】
次に本実施形態の起動回路６の動作を説明する。
【００３３】
起動時に制御電源Ｅが投入されると第４及び第５の抵抗Ｒ４，Ｒ５で分圧されたしきい値電圧ＶｒがコンパレータＣＰに入力されるが、定電圧回路１はまだ起動していないのでその出力電圧Ｖｏは非常に低いかあるいは略ゼロである。ゆえに出力電圧Ｖｏがしきい値電圧Ｖｒを下回るためにコンパレータＣＰの出力がＨレベルとなり、スイッチング素子Ｑ１’のゲート端子にはインバータＩＮＶで反転されたＬレベルの制御信号が入力されてスイッチング素子Ｑ１’がターンオンする。スイッチング素子Ｑ１’がオン状態のときには制御電源Ｅからスイッチング素子Ｑ１’を介して定電圧回路１の抵抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ１，Ｄ２に電力が供給され、抵抗Ｒ１を介して第１のダイオードＤ１が順方向にバイアスされるために増幅器ＯＰの出力電圧Ｖｏが上昇する。
【００３４】
このように定電圧回路１が起動すればその出力電圧（増幅器ＯＰの出力電圧）Ｖｏが上昇し、やがてコンパレータＣＰのしきい値電圧Ｖｒを越えるとコンパレータＣＰの出力がＨレベルからＬレベルに変化し、スイッチング素子Ｑ１’のゲート端子にはインバータＩＮＶで反転されたＨレベルの制御信号が入力される。これによりスイッチング素子Ｑ１’がターンオフし、制御電源Ｅからスイッチング素子Ｑ１’を介して行われていた電力供給が停止する。
【００３５】
すなわち、定電圧回路１が起動した後は制御回路７によってスイッチング素子Ｑ１’を確実にオフ状態にすることができるので、従来例のように定電圧回路１の起動後に起動回路６からの電力供給が継続されることがなく、起動回路６の温度変動や電源電圧変動の影響が定電圧回路１に及ぶことがないものである。なお、実施形態１及び２ではスイッチング素子Ｑ１をＮ型ＭＯＳＦＥＴで構成しているため、定電圧回路１及び起動回路２，４を集積化したＩＣデバイスの設計を行う場合に、制御電源Ｅの正極側（高電位側）からの電力供給となるのでトランジスタの基板バイアス効果を考慮したＮ型ＭＯＳＦＥＴのデバイス設計が必要となる。それに対して本実施形態では、電力供給用のスイッチング素子Ｑ１’をＰ型ＭＯＳＦＥＴにより構成しているので、定電圧回路１及び起動回路６を集積化する場合にスイッチング素子Ｑ１’の基板バイアス効果を考慮する必要がなく、ＩＣデバイスの設計が容易になるという利点がある。
【００３６】
（参考例２）
本発明の参考例２を図５を参照して詳細に説明する。但し、本参考例における定電圧回路１の構成は従来例と共通であるので説明は省略し、起動回路８についてのみ説明する。
【００３７】
本参考例の起動回路８は、制御電源Ｅの正極側にドレイン端子が接続されるとともに定電圧回路１の増幅器ＯＰの出力端にソース端子が接続されたＮ型ＭＯＳＦＥＴから成るスイッチング素子Ｑ１と、スイッチング素子Ｑ１のソース端子と制御電源Ｅの負極との間にカソードを負極側にして順方向に直列接続された第３及び第４のダイオードＤ３，Ｄ４、第３のダイオードＤ３のアノードとスイッチング素子Ｑ１のソース端子との間に接続された第４の抵抗Ｒ４、第３及び第４のダイオードＤ３，Ｄ４の接続点にベースが接続されるとともにスイッチング素子Ｑ１のゲート端子にコレクタが接続され且つ制御電源Ｅの負極側にエミッタが接続されたＮＰＮ型のバイポーラトランジスタＱ３、このバイポーラトランジスタＱ３のコレクタと制御電源Ｅの正極側の間に接続される第５の抵抗Ｒ５を具備した制御回路９とを備えている。
【００３８】
次に本参考例の起動回路８の動作を説明する。
【００３９】
起動時に制御電源Ｅが投入されても定電圧回路１がまだ起動していないので、その出力電圧Ｖｏは非常に低いかあるいは略ゼロであり、抵抗Ｒ４とダイオードＤ３，Ｄ４の直列回路にもほとんど電圧が印加されず、バイポーラトランジスタＱ３はオフのままである。そのため、スイッチング素子Ｑ１のゲート端子には抵抗Ｒ５を介して制御電源Ｅから高電圧が印加されてターンオンする。スイッチング素子Ｑ１がオン状態のときには制御電源Ｅからスイッチング素子Ｑ１を介して定電圧回路１の抵抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ１，Ｄ２に電力が供給され、抵抗Ｒ１を介して第１のダイオードＤ１が順方向にバイアスされるために増幅器ＯＰの出力電圧Ｖｏが抵抗Ｒ４とダイオードＤ３，Ｄ４の直列回路で決定される所定の電圧まで上昇する。
【００４０】
このように定電圧回路１が起動すればその出力電圧（増幅器ＯＰの出力電圧）Ｖｏが上昇し、やがて抵抗Ｒ４とダイオードＤ３，Ｄ４の直列回路で決定される所定の電圧まで達するとダイオードＤ３，Ｄ４が導通状態となり、バイポーラトランジスタＱ３がオンとなる。これによりスイッチング素子Ｑ１のゲート端子には高電圧が印加されなくなってターンオフし、制御電源Ｅからスイッチング素子Ｑ１を介して行われていた電力供給が停止する。
【００４１】
すなわち、定電圧回路１が起動した後は制御回路９によってスイッチング素子Ｑ１を確実にオフ状態にすることができるので、従来例のように定電圧回路１の起動後に起動回路８からの電力供給が継続されることがなく、起動回路８の温度変動や電源電圧変動の影響が定電圧回路１に及ぶことがないものである。
【００４２】
（参考例３）
本発明の参考例３を図６を参照して詳細に説明する。但し、本参考例における定電圧回路１の構成は従来例と共通であるので説明は省略し、起動回路１０についてのみ説明する。
【００４３】
本参考例の起動回路１０は、制御電源Ｅの正極側にドレイン端子が接続されるとともに定電圧回路１の増幅器ＯＰの出力端にソース端子が接続されたＮ型ＭＯＳＦＥＴから成るスイッチング素子Ｑ１と、スイッチング素子Ｑ１のソース端子と制御電源Ｅの負極との間に抵抗Ｒ４を介して接続されたコンデンサＣ、抵抗Ｒ４とコンデンサＣの接続点にベースが接続されるとともにスイッチング素子Ｑ１のソース端子にコレクタが接続され且つ抵抗Ｒ６を介して制御電源Ｅの負極側にエミッタが接続されたＮＰＮ型のバイポーラトランジスタＱ３、このバイポーラトランジスタＱ３のエミッタに抵抗Ｒ７を介してベースが接続されるとともにスイッチング素子Ｑ１のゲート端子にコレクタが接続され且つエミッタが制御電源Ｅの負極側に接続されたＮＰＮ型のバイポーラトランジスタＱ２、このバイポーラトランジスタＱ２のコレクタと制御電源Ｅの正極側の間に接続される抵抗Ｒ５を具備した制御回路１１とを備えている。
【００４４】
次に本参考例の起動回路１０の動作を説明する。
【００４５】
起動時に制御電源Ｅが投入されても定電圧回路１がまだ起動していないので、その出力電圧Ｖｏは非常に低いかあるいは略ゼロであり、バイポーラトランジスタＱ２，Ｑ３がともにオフのままである。そのため、スイッチング素子Ｑ１のゲート端子には抵抗Ｒ５を介して制御電源Ｅから高電圧が印加されてターンオンする。スイッチング素子Ｑ１がオン状態のときには制御電源Ｅからスイッチング素子Ｑ１を介して定電圧回路１の抵抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ１，Ｄ２に電力が供給され、抵抗Ｒ１を介して第１のダイオードＤ１が順方向にバイアスされるために増幅器ＯＰの出力電圧Ｖｏが抵抗Ｒ４，Ｒ６，Ｒ７とバイポーラトランジスタＱ２，Ｑ３のベース−エミッタ間電圧で決定される所定の電圧まで上昇する。
【００４６】
一方、定電圧回路１の出力電圧Ｖｏが上記所定電圧まで達するまでの期間内で、抵抗Ｒ４の両端に生じる電圧降下によってバイポーラトランジスタＱ３がオンとなり、バイポーラトランジスタＱ３を介してバイポーラトランジスタＱ２がバイアスされてオンとなる。これによりスイッチング素子Ｑ１のゲート端子には高電圧が印加されなくなってターンオフし、制御電源Ｅからスイッチング素子Ｑ１を介して行われていた電力供給が停止する。
【００４７】
すなわち、定電圧回路１が起動した後は制御回路１１によってスイッチング素子Ｑ１を確実にオフ状態にすることができるので、従来例のように定電圧回路１の起動後に起動回路１０からの電力供給が継続されることがなく、起動回路１０の温度変動や電源電圧変動の影響が定電圧回路１に及ぶことがないものである。
【００４８】
（実施形態３）
本発明の実施形態３を図７を参照して詳細に説明する。但し、本実施形態における定電圧回路１の構成は従来例と共通であるので説明は省略し、本発明に係る起動回路１２についてのみ説明する。
【００４９】
本実施形態の起動回路１２は、制御電源Ｅの正極側にソース端子が接続されるとともに定電圧回路１の増幅器ＯＰの出力端にドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成るスイッチング素子Ｑ１’と、このスイッチング素子Ｑ１’のドレイン端子と制御電源Ｅの負極との間にカソードを負極側にして順方向に直列接続されたダイオードＤ５，Ｄ６、ダイオードＤ５のアノードとスイッチング素子Ｑ１’のドレイン端子との間に接続された抵抗Ｒ９、ダイオードＤ５と抵抗Ｒ９の接続点にベースが接続されるとともに制御電源Ｅの正極側に抵抗Ｒ１０を介してコレクタが接続され且つカソードが制御電源Ｅの負極側に接続されたダイオードＤ７のアノードにエミッタが接続されたＮＰＮ型のバイポーラトランジスタＱ３、このバイポーラトランジスタＱ３のコレクタにベースが接続されるとともにスイッチング素子Ｑ１’のゲート端子にコレクタが接続され且つ制御電源Ｅの負極側にエミッタが接続されたＮＰＮ型のバイポーラトランジスタＱ２、このバイポーラトランジスタＱ２のコレクタと制御電源Ｅの正極側の間に接続される抵抗Ｒ５を具備した制御回路１３とを備えている。
【００５０】
次に本実施形態の起動回路１２の動作を説明する。
【００５１】
起動時に制御電源Ｅが投入されると抵抗Ｒ１０を介してバイポーラトランジスタＱ２がバイアスされてオンとなるため、スイッチング素子Ｑ１’がターンオンする。なお、このときには定電圧回路１がまだ起動されていないから出力電圧Ｖｏが低く、バイポーラトランジスタＱ３がバイアスされずにオフのままとなり、バイポーラトランジスタＱ２のオン状態が保持される。スイッチング素子Ｑ１’がオン状態のときには制御電源Ｅからスイッチング素子Ｑ１’を介して定電圧回路１の抵抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ１，Ｄ２に電力が供給され、抵抗Ｒ１を介して第１のダイオードＤ１が順方向にバイアスされるために増幅器ＯＰの出力電圧Ｖｏが抵抗Ｒ９とダイオードＤ５，Ｄ６で決定される所定の電圧まで上昇する。
【００５２】
一方、定電圧回路１の出力電圧Ｖｏが上記所定電圧まで達するとダイオードＤ５，Ｄ６が導通状態となり、バイポーラトランジスタＱ３がバイアスされてオンとなる。バイポーラトランジスタＱ３がオンすればバイポーラトランジスタＱ２がバイアスされなくなってオフとなるため、スイッチング素子Ｑ１’のゲート端子が逆バイアスされてスイッチング素子Ｑ１’がターンオフし、制御電源Ｅからスイッチング素子Ｑ１’を介して行われていた電力供給が停止する。
【００５３】
すなわち、定電圧回路１が起動した後は制御回路１３によってスイッチング素子Ｑ１’を確実にオフ状態にすることができるので、従来例のように定電圧回路１の起動後に起動回路１３からの電力供給が継続されることがなく、起動回路１２の温度変動や電源電圧変動の影響が定電圧回路１に及ぶことがないものである。また、本実施形態も実施形態３と同様に電力供給用のスイッチング素子Ｑ１’をＰ型ＭＯＳＦＥＴにより構成しているので、定電圧回路１及び起動回路１２を集積化する場合にスイッチング素子Ｑ１’の基板バイアス効果を考慮する必要がなく、ＩＣデバイスの設計が容易になるという利点がある。
【００５４】
【発明の効果】
請求項１の発明は、出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路に対して起動時に基準電圧を与えて定電圧回路を起動する起動回路であって、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路に供給するスイッチング素子と、定電圧回路の出力電圧を検知して出力電圧が所定値を越えれば前記スイッチング素子をオフさせる制御回路とを備え、前記定電圧回路は、制御電源と、制御電源からの電力供給を受けて動作する増幅器と、カソードが制御電源の負極側に接続されるとともにアノードが第１の抵抗を介して増幅器の出力端に接続された第１のダイオードと、カソードが制御電源の負極側に接続されるとともにアノードが第２及び第３の抵抗の直列回路を介して増幅器の出力端に接続された第２のダイオードとを具備し、第１の抵抗と第１のダイオードのアノードとの接続点が増幅器の非反転入力端に接続され、第２及び第３の抵抗の接続点が増幅器の反転入力端に接続されて成り、前記起動回路は、制御電源の正極側にドレイン端子が接続されるとともに増幅器の出力端にツェナーダイオードを介してソース端子が接続され且つ制御電源の負極側に抵抗を介してソース端子が接続されたＮ型ＭＯＳＦＥＴから成る前記スイッチング素子と、制御電源の両極間に接続された第４〜第６の抵抗の直列回路の第４及び第５の抵抗の接続点とスイッチング素子のソース端子とが各々入力端に接続されるとともに前記スイッチング素子のゲート端子に出力端が接続されたコンパレータ、第５及び第６の抵抗の接続点にドレイン端子が接続されるとともに制御電源の負極側にソース端子が接続されたＮ型ＭＯＳＦＥＴ、コンパレータの出力端とＮ型ＭＯＳＦＥＴのゲート端子との間に抵抗を介して接続されたインバータを具備した制御回路とから成るので、定電圧回路の出力電圧が所定値を越えれば制御回路によってスイッチング素子が確実にオフされて起動回路から定電圧回路への電力供給が停止するため、起動回路の温度変動、電源電圧変動の影響が定電圧回路に及ぶことがなく、しかも、第５及び第６の抵抗の接続点にドレイン端子が接続されるとともに制御電源の負極側にソース端子が接続されたＮ型ＭＯＳＦＥＴ、コンパレータの出力端とＮ型ＭＯＳＦＥＴのゲート端子との間に抵抗を介して接続されたインバータによってコンパレータのしきい値電圧にヒステリシスを与えることができ、ノイズなどによる制御回路の誤動作を防止することができる。
【００５８】
請求項２の発明は、出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路に対して起動時に基準電圧を与えて定電圧回路を起動する起動回路であって、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路に供給するスイッチング素子と、定電圧回路の出力電圧を検知して出力電圧が所定値を越えれば前記スイッチング素子をオフさせる制御回路とを備え、前記定電圧回路が、制御電源と、制御電源からの電力供給を受けて動作する増幅器と、カソードが制御電源の負極側に接続されるとともにアノードが第１の抵抗を介して増幅器の出力端に接続された第１のダイオードと、カソードが制御電源の負極側に接続されるとともにアノードが第２及び第３の抵抗の直列回路を介して増幅器の出力端に接続された第２のダイオードとを具備し、第１の抵抗と第１のダイオードのアノードとの接続点が増幅器の非反転入力端に接続され、第２及び第３の抵抗の接続点が増幅器の反転入力端に接続されて成り、前記起動回路が、制御電源の正極側にソース端子が接続されるとともに増幅器の出力端にドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成る前記スイッチング素子と、制御電源の両極間に接続された第４及び第５の抵抗の接続点と増幅器の出力端とが各々入力端に接続されるとともに前記スイッチング素子のゲート端子にインバータを介して出力端が接続されたコンパレータを具備した制御回路とから成るので、定電圧回路の出力電圧が所定値を越えれば制御回路によってスイッチング素子が確実にオフされて起動回路から定電圧回路への電力供給が停止するため、起動回路の温度変動、電源電圧変動の影響が定電圧回路に及ぶことがなく、しかも、電力供給用のスイッチング素子をＰ型のＭＯＳＦＥＴで構成しているため、定電圧回路及び起動回路を集積化する場合にスイッチング素子の基板バイアス効果を考慮する必要がなく、集積回路の設計が容易になる。
【００６１】
請求項３の発明は、出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路に対して起動時に基準電圧を与えて定電圧回路を起動する起動回路であって、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路に供給するスイッチング素子と、定電圧回路の出力電圧を検知して出力電圧が所定値を越えれば前記スイッチング素子をオフさせる制御回路とを備え、前記定電圧回路が、制御電源と、制御電源からの電力供給を受けて動作する増幅器と、カソードが制御電源の負極側に接続されるとともにアノードが第１の抵抗を介して増幅器の出力端に接続された第１のダイオードと、カソードが制御電源の負極側に接続されるとともにアノードが第２及び第３の抵抗の直列回路を介して増幅器の出力端に接続された第２のダイオードとを具備し、第１の抵抗と第１のダイオードのアノードとの接続点が増幅器の非反転入力端に接続され、第２及び第３の抵抗の接続点が増幅器の反転入力端に接続されて成り、前記起動回路が、制御電源の正極側にソース端子が接続されるとともに増幅器の出力端にドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成る前記スイッチング素子と、該スイッチング素子のドレイン端子と制御電源の負極との間にカソードを負極側にして順方向に直列接続された第３及び第４のダイオード、第３のダイオードのアノードとスイッチング素子のドレイン端子との間に接続された第４の抵抗、第３のダイオードと第４の抵抗の接続点にベースが接続されるとともに制御電源の正極側に抵抗を介してコレクタが接続され且つカソードが制御電源の負極側に接続された第５のダイオードのアノードにエミッタが接続された第１のＮＰＮ型のバイポーラトランジスタ、第１のバイポーラトランジスタのコレクタにベースが接続されるとともにスイッチング素子のゲート端子にコレクタが接続され且つ制御電源の負極側にエミッタが接続された第２のＮＰＮ型のバイポーラトランジスタ、第２のバイポーラトランジスタのコレクタと制御電源の正極側の間に接続される第５の抵抗を具備した制御回路とから成るので、定電圧回路の出力電圧が所定値を越えれば制御回路によってスイッチング素子が確実にオフされて起動回路から定電圧回路への電力供給が停止するため、起動回路の温度変動、電源電圧変動の影響が定電圧回路に及ぶことがなく、しかも、電力供給用のスイッチング素子をＰ型のＭＯＳＦＥＴで構成しているため、定電圧回路及び起動回路を集積化する場合にスイッチング素子の基板バイアス効果を考慮する必要がなく、集積回路の設計が容易になる。
【図面の簡単な説明】
【図１】本発明の参考例１を示す回路図である。
【図２】同上の具体回路図である。
【図３】実施形態１を示す回路図である。
【図４】実施形態２を示す回路図である。
【図５】参考例２を示す回路図である。
【図６】参考例３を示す回路図である。
【図７】実施形態３を示す回路図である。
【図８】従来例を示す回路図である。
【符号の説明】
１ 定電圧回路
２ 起動回路
３ 制御回路
３ａ 比較回路
Ｑ１ スイッチング素子
Ｅ 制御電源
【発明の属する技術分野】
本発明は、定電圧回路を起動する起動回路に関するものである。
【０００２】
【従来の技術】
従来、出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路として図８に示すような構成のものがある。この定電圧回路１は、制御電源（直流電源）Ｅと、制御電源Ｅからの電力供給を受けて動作する増幅器（オペアンプ）ＯＰと、カソードが制御電源Ｅの負極側に接続されるとともにアノードが第１の抵抗Ｒ１を介して増幅器ＯＰの出力端に接続された第１のダイオードＤ１と、カソードが制御電源Ｅの負極側に接続されるとともにアノードが第２及び第３の抵抗Ｒ２，Ｒ３の直列回路を介して増幅器ＯＰの出力端に接続された第２のダイオードＤ２とを具備し、第１の抵抗Ｒ１と第１のダイオードＤ１のアノードとの接続点が増幅器ＯＰの非反転入力端に接続され、第２及び第３の抵抗Ｒ２，Ｒ３の接続点が増幅器ＯＰの反転入力端に接続されて成る、いわゆるバンドギャップ定電圧回路である。すなわち、定常状態においては、増幅器ＯＰの出力電圧Ｖｏにより抵抗Ｒ１を介して順方向バイアスされた第１のダイオードＤ１のバンドギャップ電圧を基準電圧として増幅器ＯＰの非反転入力端に入力し、この基準電圧を、増幅器ＯＰにて第２及び第３の抵抗Ｒ２，Ｒ３並びに第２のダイオードＤ２で決まる所定の増幅度で増幅することで所定の定電圧Ｖｏを出力するものであり、温度変動や制御電源Ｅの電源電圧変動に依存しない出力電圧Ｖｏが得られるという特徴を有するものである。
【０００３】
ところで、このような定電圧回路１においては、起動時（制御電源Ｅが投入された時）には増幅器ＯＰの出力電圧Ｖｏが略ゼロであるために第１のダイオードＤ１が順方向にバイアスされない。したがって、起動時に第１のダイオードＤ１を順方向にバイアスするために定電圧回路１に電力を供給する起動回路２０が必要となる。このような起動回路２０として、図８に示すように制御電源Ｅの正極側にドレイン端子が接続されるとともに抵抗Ｒ１と第１のダイオードＤ１のアノードとの接続点にソース端子が接続されたスイッチング素子（Ｎ型ＭＯＳＦＥＴ）Ｑ１と、制御電源Ｅの両極間に接続されたＰ型のＭＯＳＦＥＴＱ６及びＮ型のＭＯＳＦＥＴＱ７の直列回路とを備え、Ｐ型のＭＯＳＦＥＴＱ６のゲート端子が制御電源Ｅの負極側に接続されるとともにＮ型のＭＯＳＦＥＴＱ７のゲート端子が２つのＭＯＳＦＥＴＱ６，Ｑ７の接続点及びスイッチング素子Ｑ１のゲート端子に接続されて構成されるものがある。
【０００４】
すなわち、制御電源Ｅが投入されると２種類のＭＯＳＦＥＴＱ６，Ｑ７の直列回路から供給されるゲート電圧Ｖｇがスイッチング素子Ｑ１のゲート端子に印加されてスイッチング素子Ｑ１がターンオンするため、スイッチング素子Ｑ１を介して制御電源Ｅから電圧（起動電圧）Ｖｄが定電圧回路１に与えられる。その結果、第１のダイオードＤ１が順方向にバイアスされて増幅器ＯＰの出力電圧Ｖｏが所定値まで上昇する（定電圧回路１が起動する）。一方、起動電圧Ｖｄが所定値まで達するとスイッチング素子Ｑ１のゲート−ソース間電圧Ｖｇｓが低下してスイッチング素子Ｑ１のしきい値電圧を下回るとスイッチング素子Ｑ１がターンオフし、起動回路２０からの電力供給が停止する。つまり、この起動回路２０におけるスイッチング素子Ｑ１のオンオフはスイッチング素子Ｑ１のゲート−ソース間電圧Ｖｇｓによって制御されるのである。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の起動回路２０では、温度の変動によりスイッチング素子Ｑ１のしきい値電圧が変動し、且つ、Ｐ型のＭＯＳＦＥＴＱ６とＮ型のＭＯＳＦＥＴＱ７の直列回路からスイッチング素子Ｑ１のゲート端子に与えられるゲート電圧Ｖｇも変動するため、スイッチング素子Ｑ１のゲート−ソース間電圧Ｖｇｓも変動してスイッチング素子Ｑ１のオンオフ制御が不完全になる。このため、定電圧回路１に出力される起動回路２０の出力電圧（起動電圧）Ｖｄが所定の電位に達してもスイッチング素子Ｑ１がターンオフせず、起動回路２０から定電圧回路１に電力を供給し続けることになる。バンドギャップ定電圧回路１は上述のように温度変動、電源電圧変動に依存しないのが特徴の回路であるにもかかわらず、起動回路２０により定電圧回路１に電力が供給し続けられるため、温度変動、電源電圧変動に大きく影響され、定電圧回路１の出力電圧Ｖｏが変動してしまい、定電圧回路１からの電圧供給を受ける周辺回路に誤動作が生じるという問題があった。
【０００６】
本発明は上記問題に鑑みて為されたものであり、その目的とするところは、定電圧回路に温度変動、電源電圧変動の影響を及ぼさない起動回路を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路に対して起動時に基準電圧を与えて定電圧回路を起動する起動回路であって、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路に供給するスイッチング素子と、定電圧回路の出力電圧を検知して出力電圧が所定値を越えれば前記スイッチング素子をオフさせる制御回路とを備え、前記定電圧回路は、制御電源と、制御電源からの電力供給を受けて動作する増幅器と、カソードが制御電源の負極側に接続されるとともにアノードが第１の抵抗を介して増幅器の出力端に接続された第１のダイオードと、カソードが制御電源の負極側に接続されるとともにアノードが第２及び第３の抵抗の直列回路を介して増幅器の出力端に接続された第２のダイオードとを具備し、第１の抵抗と第１のダイオードのアノードとの接続点が増幅器の非反転入力端に接続され、第２及び第３の抵抗の接続点が増幅器の反転入力端に接続されて成り、前記起動回路は、制御電源の正極側にドレイン端子が接続されるとともに増幅器の出力端にツェナーダイオードを介してソース端子が接続され且つ制御電源の負極側に抵抗を介してソース端子が接続されたＮ型ＭＯＳＦＥＴから成る前記スイッチング素子と、制御電源の両極間に接続された第４〜第６の抵抗の直列回路の第４及び第５の抵抗の接続点とスイッチング素子のソース端子とが各々入力端に接続されるとともに前記スイッチング素子のゲート端子に出力端が接続されたコンパレータ、第５及び第６の抵抗の接続点にドレイン端子が接続されるとともに制御電源の負極側にソース端子が接続されたＮ型ＭＯＳＦＥＴ、コンパレータの出力端とＮ型ＭＯＳＦＥＴのゲート端子との間に抵抗を介して接続されたインバータを具備した制御回路とから成ることを特徴とし、定電圧回路の出力電圧が所定値を越えれば制御回路によってスイッチング素子が確実にオフされて起動回路から定電圧回路への電力供給が停止するため、起動回路の温度変動、電源電圧変動の影響が定電圧回路に及ぶことがなく、しかも、第５及び第６の抵抗の接続点にドレイン端子が接続されるとともに制御電源の負極側にソース端子が接続されたＮ型ＭＯＳＦＥＴ、コンパレータの出力端とＮ型ＭＯＳＦＥＴのゲート端子との間に抵抗を介して接続されたインバータによってコンパレータのしきい値電圧にヒステリシスを与えることができ、ノイズなどによる制御回路の誤動作を防止することができる。
【００１１】
請求項２の発明は、上記目的を達成するために、出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路に対して起動時に基準電圧を与えて定電圧回路を起動する起動回路であって、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路に供給するスイッチング素子と、定電圧回路の出力電圧を検知して出力電圧が所定値を越えれば前記スイッチング素子をオフさせる制御回路とを備え、前記定電圧回路は、制御電源と、制御電源からの電力供給を受けて動作する増幅器と、カソードが制御電源の負極側に接続されるとともにアノードが第１の抵抗を介して増幅器の出力端に接続された第１のダイオードと、カソードが制御電源の負極側に接続されるとともにアノードが第２及び第３の抵抗の直列回路を介して増幅器の出力端に接続された第２のダイオードとを具備し、第１の抵抗と第１のダイオードのアノードとの接続点が増幅器の非反転入力端に接続され、第２及び第３の抵抗の接続点が増幅器の反転入力端に接続されて成り、前記起動回路は、制御電源の正極側にソース端子が接続されるとともに増幅器の出力端にドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成る前記スイッチング素子と、制御電源の両極間に接続された第４及び第５の抵抗の接続点と増幅器の出力端とが各々入力端に接続されるとともに前記スイッチング素子のゲート端子にインバータを介して出力端が接続されたコンパレータを具備した制御回路とから成ることを特徴とし、定電圧回路の出力電圧が所定値を越えれば制御回路によってスイッチング素子が確実にオフされて起動回路から定電圧回路への電力供給が停止するため、起動回路の温度変動、電源電圧変動の影響が定電圧回路に及ぶことがなく、しかも、電力供給用のスイッチング素子をＰ型のＭＯＳＦＥＴで構成しているため、定電圧回路及び起動回路を集積化する場合にスイッチング素子の基板バイアス効果を考慮する必要がなく、集積回路の設計が容易になる。
【００１４】
請求項３の発明は、上記目的を達成するために、出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路に対して起動時に基準電圧を与えて定電圧回路を起動する起動回路であって、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路に供給するスイッチング素子と、定電圧回路の出力電圧を検知して出力電圧が所定値を越えれば前記スイッチング素子をオフさせる制御回路とを備え、前記定電圧回路が、制御電源と、制御電源からの電力供給を受けて動作する増幅器と、カソードが制御電源の負極側に接続されるとともにアノードが第１の抵抗を介して増幅器の出力端に接続された第１のダイオードと、カソードが制御電源の負極側に接続されるとともにアノードが第２及び第３の抵抗の直列回路を介して増幅器の出力端に接続された第２のダイオードとを具備し、第１の抵抗と第１のダイオードのアノードとの接続点が増幅器の非反転入力端に接続され、第２及び第３の抵抗の接続点が増幅器の反転入力端に接続されて成り、前記起動回路が、制御電源の正極側にソース端子が接続されるとともに増幅器の出力端にドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成る前記スイッチング素子と、該スイッチング素子のドレイン端子と制御電源の負極との間にカソードを負極側にして順方向に直列接続された第３及び第４のダイオード、第３のダイオードのアノードとスイッチング素子のドレイン端子との間に接続された第４の抵抗、第３のダイオードと第４の抵抗の接続点にベースが接続されるとともに制御電源の正極側に抵抗を介してコレクタが接続され且つカソードが制御電源の負極側に接続された第５のダイオードのアノードにエミッタが接続された第１のＮＰＮ型のバイポーラトランジスタ、第１のバイポーラトランジスタのコレクタにベースが接続されるとともにスイッチング素子のゲート端子にコレクタが接続され且つ制御電源の負極側にエミッタが接続された第２のＮＰＮ型のバイポーラトランジスタ、第２のバイポーラトランジスタのコレクタと制御電源の正極側の間に接続される第５の抵抗を具備した制御回路とから成ることを特徴とし、定電圧回路の出力電圧が所定値を越えれば制御回路によってスイッチング素子が確実にオフされて起動回路から定電圧回路への電力供給が停止するため、起動回路の温度変動、電源電圧変動の影響が定電圧回路に及ぶことがなく、しかも、電力供給用のスイッチング素子をＰ型のＭＯＳＦＥＴで構成しているため、定電圧回路及び起動回路を集積化する場合にスイッチング素子の基板バイアス効果を考慮する必要がなく、集積回路の設計が容易になる。
【００１５】
【発明の実施の形態】
（参考例１）
本発明の参考例１を図１並びに図２を参照して詳細に説明する。但し、本参考例における定電圧回路１の構成は従来例と共通であるので説明は省略し、起動回路２についてのみ説明する。
【００１６】
本参考例の起動回路２は、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路１に供給するスイッチング素子Ｑ１と、定電圧回路１の出力電圧Ｖｏを検知して出力電圧Ｖｏが所定値Ｖｒを越えればスイッチング素子Ｑ１をオフさせる制御回路２とを備えている。スイッチング素子Ｑ１は制御電源Ｅの正極側にドレイン端子が接続されるとともに定電圧回路１の増幅器ＯＰの出力端にソース端子が接続されたＮ型ＭＯＳＦＥＴから成る。また、制御回路３は、制御電源Ｅの両極間に接続された第４及び第５の抵抗Ｒ４，Ｒ５の直列回路と、これら第４及び第５の抵抗Ｒ４，Ｒ５で制御電源Ｅを分圧して得られるしきい値電圧Ｖｒを増幅器ＯＰの出力電圧Ｖｏと比較し、比較結果に応じてスイッチング素子Ｑ１のゲート端子にオンオフ制御用の制御信号を出力する比較回路３ａとを具備する。
【００１７】
比較回路３ａは、例えば図２に示すように、プラス側の入力端が第４及び第５の抵抗Ｒ４，Ｒ５の接続点に接続されるとともにマイナス側の入力端が増幅器ＯＰの出力端と接続され、且つ出力端がスイッチング素子Ｑ１のゲート端子に接続されたコンパレータＣＰによって構成される。
【００１８】
次に本参考例の起動回路２の動作を説明する。
【００１９】
起動時に制御電源Ｅが投入されると第４及び第５の抵抗Ｒ４，Ｒ５で分圧されたしきい値電圧Ｖｒが比較回路３ａ（コンパレータＣＰ）に入力されるが、定電圧回路１はまだ起動していないのでその出力電圧Ｖｏは非常に低いかあるいは略ゼロである。ゆえに出力電圧Ｖｏがしきい値電圧Ｖｒを下回るために比較回路３ａ（コンパレータＣＰ）の出力がＨレベルとなり、スイッチング素子Ｑ１のゲート端子にＨレベルの制御信号が入力されてターンオンする。スイッチング素子Ｑ１がオン状態のときには制御電源Ｅからスイッチング素子Ｑ１を介して定電圧回路１の抵抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ１，Ｄ２に電力が供給され、抵抗Ｒ１を介して第１のダイオードＤ１が順方向にバイアスされるために増幅器ＯＰの出力電圧Ｖｏが上昇する。
【００２０】
このように定電圧回路１が起動すればその出力電圧（増幅器ＯＰの出力電圧）Ｖｏが上昇し、やがて比較回路３ａ（コンパレータＣＰ）のしきい値電圧Ｖｒを越えると比較回路３ａ（コンパレータＣＰ）の出力がＨレベルからＬレベルに変化し、スイッチング素子Ｑ１のゲート端子にＬレベルの制御信号が入力される。これによりスイッチング素子Ｑ１がターンオフし、制御電源Ｅからスイッチング素子Ｑ１を介して行われていた電力供給が停止する。
【００２１】
すなわち、定電圧回路１が起動した後は制御回路３によってスイッチング素子Ｑ１を確実にオフ状態にすることができるので、従来例のように定電圧回路１の起動後に起動回路２からの電力供給が継続されることがなく、起動回路２の温度変動や電源電圧変動の影響が定電圧回路１に及ぶことがないものである。
【００２２】
（実施形態１）
本発明の実施形態１を図３を参照して詳細に説明する。但し、本実施形態における定電圧回路１の構成は従来例と共通であるので説明は省略し、本発明に係る起動回路４についてのみ説明する。
【００２３】
本実施形態の起動回路４は、制御電源Ｅの正極側にドレイン端子が接続されるとともに定電圧回路１の増幅器ＯＰの出力端にツェナーダイオードＺＤを介してソース端子が接続され且つ制御電源Ｅの負極側に抵抗Ｒ７を介してソース端子が接続されたＮ型ＭＯＳＦＥＴから成るスイッチング素子Ｑ１と、制御電源Ｅの両極間に接続された第４〜第６の抵抗Ｒ４〜Ｒ６の直列回路の第４及び第５の抵抗Ｒ４，Ｒ５の接続点とスイッチング素子Ｑ１のソース端子とが各々入力端に接続されるとともにスイッチング素子Ｑ１のゲート端子に出力端が接続されたコンパレータＣＰ、第５及び第６の抵抗Ｒ５，Ｒ６の接続点にドレイン端子が接続されるとともに制御電源Ｅの負極側にソース端子が接続されたＮ型ＭＯＳＦＥＴＱ２、コンパレータＣＰの出力端とＮ型ＭＯＳＦＥＴＱ２のゲート端子との間に抵抗Ｒ８を介して接続されたインバータＩＮＶを具備した制御回路５とを備えている。なお、ツェナーダイオードＺＤはカソード側がスイッチング素子Ｑ１のソース端子に接続され、アノード側が増幅器ＯＰの出力端（抵抗Ｒ１，Ｒ２の一端と増幅器ＯＰの出力端との接続点）に接続されている。
【００２４】
次に本実施形態の起動回路４の動作を説明する。
【００２５】
起動時に制御電源Ｅが投入されると第４〜第６の抵抗Ｒ４〜Ｒ６で分圧されたしきい値電圧Ｖｒ１がコンパレータＣＰのプラス側の入力端に入力されるが、定電圧回路１はまだ起動していないので、その出力電圧Ｖｏは非常に低いかあるいは略ゼロである。ゆえに抵抗Ｒ７の両端に生じる出力電圧Ｖｏの検出電圧がしきい値電圧Ｖｒ１を下回るためにコンパレータＣＰの出力がＨレベルとなり、スイッチング素子Ｑ１のゲート端子にＨレベルの制御信号が入力されてターンオンする。スイッチング素子Ｑ１がオン状態のときには制御電源Ｅからスイッチング素子Ｑ１を介してツェナーダイオードＺＤに逆方向の電圧が印加され、抵抗Ｒ１と第１のダイオードＤ１の直列回路及び抵抗Ｒ２，Ｒ３と第２のダイオードＤ２の直列回路にそれぞれツェナーダイオードＺＤのツェナー電圧が印加される。よって、ツェナー電圧により抵抗Ｒ１を介して第１のダイオードＤ１が順方向にバイアスされるために増幅器ＯＰの出力電圧Ｖｏが上昇する。
【００２６】
ここでコンパレータＣＰの出力がＨレベルの場合にはＮ型ＭＯＳＦＥＴＱ２のゲート端子にはインバータＩＮＶで反転されたＬレベルの信号が抵抗Ｒ８を介して入力されるため、Ｎ型ＭＯＳＦＥＴＱ２はオフ状態である。そのため、抵抗Ｒ６がＮ型ＭＯＳＦＥＴＱ２でバイパスされず、上述したようにコンパレータＣＰのしきい値電圧Ｖｒ１は制御電源Ｅの電源電圧を第４〜第６の抵抗Ｒ４〜Ｒ６で分圧した値となる。
【００２７】
このように定電圧回路１が起動すればその出力電圧（増幅器ＯＰの出力電圧）Ｖｏが上昇し、やがてツェナーダイオードＺＤに印加される逆方向の電圧が低下してツェナー電圧が定電圧回路１に印加されなくなる。それと同時に抵抗Ｒ７の両端電圧（検出電圧）が上昇してコンパレータＣＰのしきい値電圧Ｖｒ１を越えるとコンパレータＣＰの出力がＨレベルからＬレベルに変化し、スイッチング素子Ｑ１のゲート端子にＬレベルの制御信号が入力される。これによりスイッチング素子Ｑ１がターンオフし、制御電源Ｅからスイッチング素子Ｑ１を介して行われていた電力供給が停止する。
【００２８】
一方、コンパレータＣＰの出力がＬレベルになるとＮ型ＭＯＳＦＥＴＱ２のゲート端子にはインバータＩＮＶで反転されたＨレベルの信号が入力され、Ｎ型ＭＯＳＦＥＴＱ２がターンオンする。その結果、抵抗Ｒ６がＮ型ＭＯＳＦＥＴＱ２によってバイパスされるので、コンパレータＣＰのプラス側の入力端には制御電源Ｅを２つの抵抗Ｒ４，Ｒ５で分圧したしきい値電圧Ｖｒ２（＜Ｖｒ１）が入力されることになる。つまり、本実施形態ではＮ型ＭＯＳＦＥＴＱ２とインバータＩＮＶと抵抗Ｒ８とでコンパレータＣＰのしきい値電圧にヒステリシスを持たせるヒステリシス回路を構成しているので、一旦コンパレータＣＰの出力がＨレベルからＬレベルに変化した後に制御電源Ｅの電源電圧変動やノイズ等によって定電圧回路１の出力電圧Ｖｏに変動があってもコンパレータＣＰの出力が誤って変化してしまうことを防止できる。
【００２９】
而して、定電圧回路１が起動した後は制御回路５によってスイッチング素子Ｑ１を確実にオフ状態にすることができるので、従来例のように定電圧回路１の起動後に起動回路４からの電力供給が継続されることがなく、起動回路４の温度変動や電源電圧変動の影響が定電圧回路１に及ぶことがないものである。
【００３０】
（実施形態２）
本発明の実施形態２を図４を参照して詳細に説明する。但し、本実施形態における定電圧回路１の構成は従来例と共通であるので説明は省略し、本発明に係る起動回路６についてのみ説明する。
【００３１】
本実施形態の起動回路６は、制御電源Ｅの正極側にソース端子が接続されるとともに定電圧回路１の増幅器ＯＰの出力端にドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成るスイッチング素子Ｑ１’と、制御電源Ｅの両極間に接続された第４及び第５の抵抗Ｒ４，Ｒ５の接続点と増幅器ＯＰの出力端とが各々入力端に接続されるとともにスイッチング素子Ｑ１’のゲート端子にインバータＩＮＶを介して出力端が接続されたコンパレータＣＰを具備した制御回路７とを備えている。
【００３２】
次に本実施形態の起動回路６の動作を説明する。
【００３３】
起動時に制御電源Ｅが投入されると第４及び第５の抵抗Ｒ４，Ｒ５で分圧されたしきい値電圧ＶｒがコンパレータＣＰに入力されるが、定電圧回路１はまだ起動していないのでその出力電圧Ｖｏは非常に低いかあるいは略ゼロである。ゆえに出力電圧Ｖｏがしきい値電圧Ｖｒを下回るためにコンパレータＣＰの出力がＨレベルとなり、スイッチング素子Ｑ１’のゲート端子にはインバータＩＮＶで反転されたＬレベルの制御信号が入力されてスイッチング素子Ｑ１’がターンオンする。スイッチング素子Ｑ１’がオン状態のときには制御電源Ｅからスイッチング素子Ｑ１’を介して定電圧回路１の抵抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ１，Ｄ２に電力が供給され、抵抗Ｒ１を介して第１のダイオードＤ１が順方向にバイアスされるために増幅器ＯＰの出力電圧Ｖｏが上昇する。
【００３４】
このように定電圧回路１が起動すればその出力電圧（増幅器ＯＰの出力電圧）Ｖｏが上昇し、やがてコンパレータＣＰのしきい値電圧Ｖｒを越えるとコンパレータＣＰの出力がＨレベルからＬレベルに変化し、スイッチング素子Ｑ１’のゲート端子にはインバータＩＮＶで反転されたＨレベルの制御信号が入力される。これによりスイッチング素子Ｑ１’がターンオフし、制御電源Ｅからスイッチング素子Ｑ１’を介して行われていた電力供給が停止する。
【００３５】
すなわち、定電圧回路１が起動した後は制御回路７によってスイッチング素子Ｑ１’を確実にオフ状態にすることができるので、従来例のように定電圧回路１の起動後に起動回路６からの電力供給が継続されることがなく、起動回路６の温度変動や電源電圧変動の影響が定電圧回路１に及ぶことがないものである。なお、実施形態１及び２ではスイッチング素子Ｑ１をＮ型ＭＯＳＦＥＴで構成しているため、定電圧回路１及び起動回路２，４を集積化したＩＣデバイスの設計を行う場合に、制御電源Ｅの正極側（高電位側）からの電力供給となるのでトランジスタの基板バイアス効果を考慮したＮ型ＭＯＳＦＥＴのデバイス設計が必要となる。それに対して本実施形態では、電力供給用のスイッチング素子Ｑ１’をＰ型ＭＯＳＦＥＴにより構成しているので、定電圧回路１及び起動回路６を集積化する場合にスイッチング素子Ｑ１’の基板バイアス効果を考慮する必要がなく、ＩＣデバイスの設計が容易になるという利点がある。
【００３６】
（参考例２）
本発明の参考例２を図５を参照して詳細に説明する。但し、本参考例における定電圧回路１の構成は従来例と共通であるので説明は省略し、起動回路８についてのみ説明する。
【００３７】
本参考例の起動回路８は、制御電源Ｅの正極側にドレイン端子が接続されるとともに定電圧回路１の増幅器ＯＰの出力端にソース端子が接続されたＮ型ＭＯＳＦＥＴから成るスイッチング素子Ｑ１と、スイッチング素子Ｑ１のソース端子と制御電源Ｅの負極との間にカソードを負極側にして順方向に直列接続された第３及び第４のダイオードＤ３，Ｄ４、第３のダイオードＤ３のアノードとスイッチング素子Ｑ１のソース端子との間に接続された第４の抵抗Ｒ４、第３及び第４のダイオードＤ３，Ｄ４の接続点にベースが接続されるとともにスイッチング素子Ｑ１のゲート端子にコレクタが接続され且つ制御電源Ｅの負極側にエミッタが接続されたＮＰＮ型のバイポーラトランジスタＱ３、このバイポーラトランジスタＱ３のコレクタと制御電源Ｅの正極側の間に接続される第５の抵抗Ｒ５を具備した制御回路９とを備えている。
【００３８】
次に本参考例の起動回路８の動作を説明する。
【００３９】
起動時に制御電源Ｅが投入されても定電圧回路１がまだ起動していないので、その出力電圧Ｖｏは非常に低いかあるいは略ゼロであり、抵抗Ｒ４とダイオードＤ３，Ｄ４の直列回路にもほとんど電圧が印加されず、バイポーラトランジスタＱ３はオフのままである。そのため、スイッチング素子Ｑ１のゲート端子には抵抗Ｒ５を介して制御電源Ｅから高電圧が印加されてターンオンする。スイッチング素子Ｑ１がオン状態のときには制御電源Ｅからスイッチング素子Ｑ１を介して定電圧回路１の抵抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ１，Ｄ２に電力が供給され、抵抗Ｒ１を介して第１のダイオードＤ１が順方向にバイアスされるために増幅器ＯＰの出力電圧Ｖｏが抵抗Ｒ４とダイオードＤ３，Ｄ４の直列回路で決定される所定の電圧まで上昇する。
【００４０】
このように定電圧回路１が起動すればその出力電圧（増幅器ＯＰの出力電圧）Ｖｏが上昇し、やがて抵抗Ｒ４とダイオードＤ３，Ｄ４の直列回路で決定される所定の電圧まで達するとダイオードＤ３，Ｄ４が導通状態となり、バイポーラトランジスタＱ３がオンとなる。これによりスイッチング素子Ｑ１のゲート端子には高電圧が印加されなくなってターンオフし、制御電源Ｅからスイッチング素子Ｑ１を介して行われていた電力供給が停止する。
【００４１】
すなわち、定電圧回路１が起動した後は制御回路９によってスイッチング素子Ｑ１を確実にオフ状態にすることができるので、従来例のように定電圧回路１の起動後に起動回路８からの電力供給が継続されることがなく、起動回路８の温度変動や電源電圧変動の影響が定電圧回路１に及ぶことがないものである。
【００４２】
（参考例３）
本発明の参考例３を図６を参照して詳細に説明する。但し、本参考例における定電圧回路１の構成は従来例と共通であるので説明は省略し、起動回路１０についてのみ説明する。
【００４３】
本参考例の起動回路１０は、制御電源Ｅの正極側にドレイン端子が接続されるとともに定電圧回路１の増幅器ＯＰの出力端にソース端子が接続されたＮ型ＭＯＳＦＥＴから成るスイッチング素子Ｑ１と、スイッチング素子Ｑ１のソース端子と制御電源Ｅの負極との間に抵抗Ｒ４を介して接続されたコンデンサＣ、抵抗Ｒ４とコンデンサＣの接続点にベースが接続されるとともにスイッチング素子Ｑ１のソース端子にコレクタが接続され且つ抵抗Ｒ６を介して制御電源Ｅの負極側にエミッタが接続されたＮＰＮ型のバイポーラトランジスタＱ３、このバイポーラトランジスタＱ３のエミッタに抵抗Ｒ７を介してベースが接続されるとともにスイッチング素子Ｑ１のゲート端子にコレクタが接続され且つエミッタが制御電源Ｅの負極側に接続されたＮＰＮ型のバイポーラトランジスタＱ２、このバイポーラトランジスタＱ２のコレクタと制御電源Ｅの正極側の間に接続される抵抗Ｒ５を具備した制御回路１１とを備えている。
【００４４】
次に本参考例の起動回路１０の動作を説明する。
【００４５】
起動時に制御電源Ｅが投入されても定電圧回路１がまだ起動していないので、その出力電圧Ｖｏは非常に低いかあるいは略ゼロであり、バイポーラトランジスタＱ２，Ｑ３がともにオフのままである。そのため、スイッチング素子Ｑ１のゲート端子には抵抗Ｒ５を介して制御電源Ｅから高電圧が印加されてターンオンする。スイッチング素子Ｑ１がオン状態のときには制御電源Ｅからスイッチング素子Ｑ１を介して定電圧回路１の抵抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ１，Ｄ２に電力が供給され、抵抗Ｒ１を介して第１のダイオードＤ１が順方向にバイアスされるために増幅器ＯＰの出力電圧Ｖｏが抵抗Ｒ４，Ｒ６，Ｒ７とバイポーラトランジスタＱ２，Ｑ３のベース−エミッタ間電圧で決定される所定の電圧まで上昇する。
【００４６】
一方、定電圧回路１の出力電圧Ｖｏが上記所定電圧まで達するまでの期間内で、抵抗Ｒ４の両端に生じる電圧降下によってバイポーラトランジスタＱ３がオンとなり、バイポーラトランジスタＱ３を介してバイポーラトランジスタＱ２がバイアスされてオンとなる。これによりスイッチング素子Ｑ１のゲート端子には高電圧が印加されなくなってターンオフし、制御電源Ｅからスイッチング素子Ｑ１を介して行われていた電力供給が停止する。
【００４７】
すなわち、定電圧回路１が起動した後は制御回路１１によってスイッチング素子Ｑ１を確実にオフ状態にすることができるので、従来例のように定電圧回路１の起動後に起動回路１０からの電力供給が継続されることがなく、起動回路１０の温度変動や電源電圧変動の影響が定電圧回路１に及ぶことがないものである。
【００４８】
（実施形態３）
本発明の実施形態３を図７を参照して詳細に説明する。但し、本実施形態における定電圧回路１の構成は従来例と共通であるので説明は省略し、本発明に係る起動回路１２についてのみ説明する。
【００４９】
本実施形態の起動回路１２は、制御電源Ｅの正極側にソース端子が接続されるとともに定電圧回路１の増幅器ＯＰの出力端にドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成るスイッチング素子Ｑ１’と、このスイッチング素子Ｑ１’のドレイン端子と制御電源Ｅの負極との間にカソードを負極側にして順方向に直列接続されたダイオードＤ５，Ｄ６、ダイオードＤ５のアノードとスイッチング素子Ｑ１’のドレイン端子との間に接続された抵抗Ｒ９、ダイオードＤ５と抵抗Ｒ９の接続点にベースが接続されるとともに制御電源Ｅの正極側に抵抗Ｒ１０を介してコレクタが接続され且つカソードが制御電源Ｅの負極側に接続されたダイオードＤ７のアノードにエミッタが接続されたＮＰＮ型のバイポーラトランジスタＱ３、このバイポーラトランジスタＱ３のコレクタにベースが接続されるとともにスイッチング素子Ｑ１’のゲート端子にコレクタが接続され且つ制御電源Ｅの負極側にエミッタが接続されたＮＰＮ型のバイポーラトランジスタＱ２、このバイポーラトランジスタＱ２のコレクタと制御電源Ｅの正極側の間に接続される抵抗Ｒ５を具備した制御回路１３とを備えている。
【００５０】
次に本実施形態の起動回路１２の動作を説明する。
【００５１】
起動時に制御電源Ｅが投入されると抵抗Ｒ１０を介してバイポーラトランジスタＱ２がバイアスされてオンとなるため、スイッチング素子Ｑ１’がターンオンする。なお、このときには定電圧回路１がまだ起動されていないから出力電圧Ｖｏが低く、バイポーラトランジスタＱ３がバイアスされずにオフのままとなり、バイポーラトランジスタＱ２のオン状態が保持される。スイッチング素子Ｑ１’がオン状態のときには制御電源Ｅからスイッチング素子Ｑ１’を介して定電圧回路１の抵抗Ｒ１〜Ｒ３及び第１及び第２のダイオードＤ１，Ｄ２に電力が供給され、抵抗Ｒ１を介して第１のダイオードＤ１が順方向にバイアスされるために増幅器ＯＰの出力電圧Ｖｏが抵抗Ｒ９とダイオードＤ５，Ｄ６で決定される所定の電圧まで上昇する。
【００５２】
一方、定電圧回路１の出力電圧Ｖｏが上記所定電圧まで達するとダイオードＤ５，Ｄ６が導通状態となり、バイポーラトランジスタＱ３がバイアスされてオンとなる。バイポーラトランジスタＱ３がオンすればバイポーラトランジスタＱ２がバイアスされなくなってオフとなるため、スイッチング素子Ｑ１’のゲート端子が逆バイアスされてスイッチング素子Ｑ１’がターンオフし、制御電源Ｅからスイッチング素子Ｑ１’を介して行われていた電力供給が停止する。
【００５３】
すなわち、定電圧回路１が起動した後は制御回路１３によってスイッチング素子Ｑ１’を確実にオフ状態にすることができるので、従来例のように定電圧回路１の起動後に起動回路１３からの電力供給が継続されることがなく、起動回路１２の温度変動や電源電圧変動の影響が定電圧回路１に及ぶことがないものである。また、本実施形態も実施形態３と同様に電力供給用のスイッチング素子Ｑ１’をＰ型ＭＯＳＦＥＴにより構成しているので、定電圧回路１及び起動回路１２を集積化する場合にスイッチング素子Ｑ１’の基板バイアス効果を考慮する必要がなく、ＩＣデバイスの設計が容易になるという利点がある。
【００５４】
【発明の効果】
請求項１の発明は、出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路に対して起動時に基準電圧を与えて定電圧回路を起動する起動回路であって、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路に供給するスイッチング素子と、定電圧回路の出力電圧を検知して出力電圧が所定値を越えれば前記スイッチング素子をオフさせる制御回路とを備え、前記定電圧回路は、制御電源と、制御電源からの電力供給を受けて動作する増幅器と、カソードが制御電源の負極側に接続されるとともにアノードが第１の抵抗を介して増幅器の出力端に接続された第１のダイオードと、カソードが制御電源の負極側に接続されるとともにアノードが第２及び第３の抵抗の直列回路を介して増幅器の出力端に接続された第２のダイオードとを具備し、第１の抵抗と第１のダイオードのアノードとの接続点が増幅器の非反転入力端に接続され、第２及び第３の抵抗の接続点が増幅器の反転入力端に接続されて成り、前記起動回路は、制御電源の正極側にドレイン端子が接続されるとともに増幅器の出力端にツェナーダイオードを介してソース端子が接続され且つ制御電源の負極側に抵抗を介してソース端子が接続されたＮ型ＭＯＳＦＥＴから成る前記スイッチング素子と、制御電源の両極間に接続された第４〜第６の抵抗の直列回路の第４及び第５の抵抗の接続点とスイッチング素子のソース端子とが各々入力端に接続されるとともに前記スイッチング素子のゲート端子に出力端が接続されたコンパレータ、第５及び第６の抵抗の接続点にドレイン端子が接続されるとともに制御電源の負極側にソース端子が接続されたＮ型ＭＯＳＦＥＴ、コンパレータの出力端とＮ型ＭＯＳＦＥＴのゲート端子との間に抵抗を介して接続されたインバータを具備した制御回路とから成るので、定電圧回路の出力電圧が所定値を越えれば制御回路によってスイッチング素子が確実にオフされて起動回路から定電圧回路への電力供給が停止するため、起動回路の温度変動、電源電圧変動の影響が定電圧回路に及ぶことがなく、しかも、第５及び第６の抵抗の接続点にドレイン端子が接続されるとともに制御電源の負極側にソース端子が接続されたＮ型ＭＯＳＦＥＴ、コンパレータの出力端とＮ型ＭＯＳＦＥＴのゲート端子との間に抵抗を介して接続されたインバータによってコンパレータのしきい値電圧にヒステリシスを与えることができ、ノイズなどによる制御回路の誤動作を防止することができる。
【００５８】
請求項２の発明は、出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路に対して起動時に基準電圧を与えて定電圧回路を起動する起動回路であって、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路に供給するスイッチング素子と、定電圧回路の出力電圧を検知して出力電圧が所定値を越えれば前記スイッチング素子をオフさせる制御回路とを備え、前記定電圧回路が、制御電源と、制御電源からの電力供給を受けて動作する増幅器と、カソードが制御電源の負極側に接続されるとともにアノードが第１の抵抗を介して増幅器の出力端に接続された第１のダイオードと、カソードが制御電源の負極側に接続されるとともにアノードが第２及び第３の抵抗の直列回路を介して増幅器の出力端に接続された第２のダイオードとを具備し、第１の抵抗と第１のダイオードのアノードとの接続点が増幅器の非反転入力端に接続され、第２及び第３の抵抗の接続点が増幅器の反転入力端に接続されて成り、前記起動回路が、制御電源の正極側にソース端子が接続されるとともに増幅器の出力端にドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成る前記スイッチング素子と、制御電源の両極間に接続された第４及び第５の抵抗の接続点と増幅器の出力端とが各々入力端に接続されるとともに前記スイッチング素子のゲート端子にインバータを介して出力端が接続されたコンパレータを具備した制御回路とから成るので、定電圧回路の出力電圧が所定値を越えれば制御回路によってスイッチング素子が確実にオフされて起動回路から定電圧回路への電力供給が停止するため、起動回路の温度変動、電源電圧変動の影響が定電圧回路に及ぶことがなく、しかも、電力供給用のスイッチング素子をＰ型のＭＯＳＦＥＴで構成しているため、定電圧回路及び起動回路を集積化する場合にスイッチング素子の基板バイアス効果を考慮する必要がなく、集積回路の設計が容易になる。
【００６１】
請求項３の発明は、出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路に対して起動時に基準電圧を与えて定電圧回路を起動する起動回路であって、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路に供給するスイッチング素子と、定電圧回路の出力電圧を検知して出力電圧が所定値を越えれば前記スイッチング素子をオフさせる制御回路とを備え、前記定電圧回路が、制御電源と、制御電源からの電力供給を受けて動作する増幅器と、カソードが制御電源の負極側に接続されるとともにアノードが第１の抵抗を介して増幅器の出力端に接続された第１のダイオードと、カソードが制御電源の負極側に接続されるとともにアノードが第２及び第３の抵抗の直列回路を介して増幅器の出力端に接続された第２のダイオードとを具備し、第１の抵抗と第１のダイオードのアノードとの接続点が増幅器の非反転入力端に接続され、第２及び第３の抵抗の接続点が増幅器の反転入力端に接続されて成り、前記起動回路が、制御電源の正極側にソース端子が接続されるとともに増幅器の出力端にドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成る前記スイッチング素子と、該スイッチング素子のドレイン端子と制御電源の負極との間にカソードを負極側にして順方向に直列接続された第３及び第４のダイオード、第３のダイオードのアノードとスイッチング素子のドレイン端子との間に接続された第４の抵抗、第３のダイオードと第４の抵抗の接続点にベースが接続されるとともに制御電源の正極側に抵抗を介してコレクタが接続され且つカソードが制御電源の負極側に接続された第５のダイオードのアノードにエミッタが接続された第１のＮＰＮ型のバイポーラトランジスタ、第１のバイポーラトランジスタのコレクタにベースが接続されるとともにスイッチング素子のゲート端子にコレクタが接続され且つ制御電源の負極側にエミッタが接続された第２のＮＰＮ型のバイポーラトランジスタ、第２のバイポーラトランジスタのコレクタと制御電源の正極側の間に接続される第５の抵抗を具備した制御回路とから成るので、定電圧回路の出力電圧が所定値を越えれば制御回路によってスイッチング素子が確実にオフされて起動回路から定電圧回路への電力供給が停止するため、起動回路の温度変動、電源電圧変動の影響が定電圧回路に及ぶことがなく、しかも、電力供給用のスイッチング素子をＰ型のＭＯＳＦＥＴで構成しているため、定電圧回路及び起動回路を集積化する場合にスイッチング素子の基板バイアス効果を考慮する必要がなく、集積回路の設計が容易になる。
【図面の簡単な説明】
【図１】本発明の参考例１を示す回路図である。
【図２】同上の具体回路図である。
【図３】実施形態１を示す回路図である。
【図４】実施形態２を示す回路図である。
【図５】参考例２を示す回路図である。
【図６】参考例３を示す回路図である。
【図７】実施形態３を示す回路図である。
【図８】従来例を示す回路図である。
【符号の説明】
１ 定電圧回路
２ 起動回路
３ 制御回路
３ａ 比較回路
Ｑ１ スイッチング素子
Ｅ 制御電源
Claims (3)
- 出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路に対して起動時に基準電圧を与えて定電圧回路を起動する起動回路であって、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路に供給するスイッチング素子と、定電圧回路の出力電圧を検知して出力電圧が所定値を越えれば前記スイッチング素子をオフさせる制御回路とを備え、前記定電圧回路は、制御電源と、制御電源からの電力供給を受けて動作する増幅器と、カソードが制御電源の負極側に接続されるとともにアノードが第１の抵抗を介して増幅器の出力端に接続された第１のダイオードと、カソードが制御電源の負極側に接続されるとともにアノードが第２及び第３の抵抗の直列回路を介して増幅器の出力端に接続された第２のダイオードとを具備し、第１の抵抗と第１のダイオードのアノードとの接続点が増幅器の非反転入力端に接続され、第２及び第３の抵抗の接続点が増幅器の反転入力端に接続されて成り、前記起動回路は、制御電源の正極側にドレイン端子が接続されるとともに増幅器の出力端にツェナーダイオードを介してソース端子が接続され且つ制御電源の負極側に抵抗を介してソース端子が接続されたＮ型ＭＯＳＦＥＴから成る前記スイッチング素子と、制御電源の両極間に接続された第４〜第６の抵抗の直列回路の第４及び第５の抵抗の接続点とスイッチング素子のソース端子とが各々入力端に接続されるとともに前記スイッチング素子のゲート端子に出力端が接続されたコンパレータ、第５及び第６の抵抗の接続点にドレイン端子が接続されるとともに制御電源の負極側にソース端子が接続されたＮ型ＭＯＳＦＥＴ、コンパレータの出力端とＮ型ＭＯＳＦＥＴのゲート端子との間に抵抗を介して接続されたインバータを具備した制御回路とから成ることを特徴とする起動回路。
- 出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路に対して起動時に基準電圧を与えて定電圧回路を起動する起動回路であって、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路に供給するスイッチング素子と、定電圧回路の出力電圧を検知して出力電圧が所定値を越えれば前記スイッチング素子をオフさせる制御回路とを備え、前記定電圧回路は、制御電源と、制御電源からの電力供給を受けて動作する増幅器と、カソードが制御電源の負極側に接続されるとともにアノードが第１の抵抗を介して増幅器の出力端に接続された第１のダイオードと、カソードが制御電源の負極側に接続されるとともにアノードが第２及び第３の抵抗の直列回路を介して増幅器の出力端に接続された第２のダイオードとを具備し、第１の抵抗と第１のダイオードのアノードとの接続点が増幅器の非反転入力端に接続され、第２及び第３の抵抗の接続点が増幅器の反転入力端に接続されて成り、前記起動回路は、制御電源の正極側にソース端子が接続されるとともに増幅器の出力端にドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成る前記スイッチング素子と、制御電源の両極間に接続された第４及び第５の抵抗の接続点と増幅器の出力端とが各々入力端に接続されるとともに前記スイッチング素子のゲート端子にインバータを介して出力端が接続されたコンパレータを具備した制御回路とから成ることを特徴とする起動回路。
- 出力電圧から得られる基準電圧を所定の増幅度で増幅して所定の定電圧を出力する定電圧回路に対して起動時に基準電圧を与えて定電圧回路を起動する起動回路であって、起動時にオンとなり基準電圧を発生させるための電力を定電圧回路に供給するスイッチング素子と、定電圧回路の出力電圧を検知して出力電圧が所定値を越えれば前記スイッチング素子をオフさせる制御回路とを備え、前記定電圧回路は、制御電源と、制御電源からの電力供給を受けて動作する増幅器と、カソードが制御電源の負極側に接続されるとともにアノードが第１の抵抗を介して増幅器の出力端に接続された第１のダイオードと、カソードが制御電源の負極側に接続されるとともにアノードが第２及び第３の抵抗の直列回路を介して増幅器の出力端に接続された第２のダイオードとを具備し、第１の抵抗と第１のダイオードのアノードとの接続点が増幅器の非反転入力端に接続され、第２及び第３の抵抗の接続点が増幅器の反転入力端に接続されて成り、前記起動回路は、制御電源の正極側にソース端子が接続されるとともに増幅器の出力端にドレイン端子が接続されたＰ型ＭＯＳＦＥＴから成る前記スイッチング素子と、該スイッチング素子のドレイン端 子と制御電源の負極との間にカソードを負極側にして順方向に直列接続された第３及び第４のダイオード、第３のダイオードのアノードとスイッチング素子のドレイン端子との間に接続された第４の抵抗、第３のダイオードと第４の抵抗の接続点にベースが接続されるとともに制御電源の正極側に抵抗を介してコレクタが接続され且つカソードが制御電源の負極側に接続された第５のダイオードのアノードにエミッタが接続された第１のＮＰＮ型のバイポーラトランジスタ、第１のバイポーラトランジスタのコレクタにベースが接続されるとともにスイッチング素子のゲート端子にコレクタが接続され且つ制御電源の負極側にエミッタが接続された第２のＮＰＮ型のバイポーラトランジスタ、第２のバイポーラトランジスタのコレクタと制御電源の正極側の間に接続される第５の抵抗を具備した制御回路とから成ることを特徴とする起動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18737998A JP3589032B2 (ja) | 1998-06-25 | 1998-07-02 | 起動回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-218436 | 1998-06-25 | ||
| JP21843698 | 1998-06-25 | ||
| JP18737998A JP3589032B2 (ja) | 1998-06-25 | 1998-07-02 | 起動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000081919A JP2000081919A (ja) | 2000-03-21 |
| JP3589032B2 true JP3589032B2 (ja) | 2004-11-17 |
Family
ID=26504321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18737998A Expired - Fee Related JP3589032B2 (ja) | 1998-06-25 | 1998-07-02 | 起動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3589032B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3732777A4 (en) * | 2017-12-25 | 2021-05-26 | Texas Instruments Incorporated | VOLTAGE MONITORING CIRCUIT HANDLING A VOLTAGE DRIFT CAUSED BY NEGATIVE PRELOAD TEMPERATURE INSTABILITY |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006197426A (ja) * | 2005-01-17 | 2006-07-27 | Sony Corp | 固体撮像装置および半導体装置 |
| GB2442493A (en) * | 2006-10-04 | 2008-04-09 | Iti Scotland Ltd | Start-up circuit for bandgap circuit |
| US11405062B1 (en) * | 2021-05-26 | 2022-08-02 | Hangzhou Geo-Chip Technology Co., Ltd. | Startup circuit device, filter and receiver |
-
1998
- 1998-07-02 JP JP18737998A patent/JP3589032B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3732777A4 (en) * | 2017-12-25 | 2021-05-26 | Texas Instruments Incorporated | VOLTAGE MONITORING CIRCUIT HANDLING A VOLTAGE DRIFT CAUSED BY NEGATIVE PRELOAD TEMPERATURE INSTABILITY |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000081919A (ja) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7696703B2 (en) | Driving circuit for light-emitting diode | |
| JP3637848B2 (ja) | 負荷駆動回路 | |
| JP4070654B2 (ja) | 半導体集積回路装置 | |
| JP4597596B2 (ja) | 車両用電源装置 | |
| JP3589032B2 (ja) | 起動回路 | |
| US6876180B2 (en) | Power supply circuit having a start up circuit | |
| JP2004259902A (ja) | 半導体集積回路装置 | |
| TWI445306B (zh) | Power supply voltage monitoring circuit | |
| US20090085649A1 (en) | Negative Output Regulator Circuit and Electrical Apparatus Using Same | |
| JP3179444B2 (ja) | 電源監視回路 | |
| JP4711110B2 (ja) | ２線式伝送器 | |
| JP4375025B2 (ja) | 出力回路およびオペアンプ | |
| JP2000074977A (ja) | 電流検出装置 | |
| US6922105B2 (en) | Operational amplifier | |
| JPH10268950A (ja) | 電圧安定化回路 | |
| JP2012185709A (ja) | 電源装置 | |
| JP2607013Y2 (ja) | 過電流保護装置 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| JPH0650014Y2 (ja) | 直列制御形電圧安定化器 | |
| JP2002123325A (ja) | 基準電圧発生装置 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JP3800771B2 (ja) | 定電圧電源用オペアンプ | |
| JP2996018B2 (ja) | 電源回路 | |
| JP3223000B2 (ja) | 定電圧回路 | |
| JPH0513046Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040809 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |