JP2607013Y2 - 過電流保護装置 - Google Patents
過電流保護装置Info
- Publication number
- JP2607013Y2 JP2607013Y2 JP1993053214U JP5321493U JP2607013Y2 JP 2607013 Y2 JP2607013 Y2 JP 2607013Y2 JP 1993053214 U JP1993053214 U JP 1993053214U JP 5321493 U JP5321493 U JP 5321493U JP 2607013 Y2 JP2607013 Y2 JP 2607013Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input terminal
- load
- transistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【産業上の利用分野】本考案は、過電流保護装置に関
し、特に過電流保護回路の動作を確認する確認用回路設
置に伴うコスト及び部品点数が削減できる過電流保護装
置に係わる。
し、特に過電流保護回路の動作を確認する確認用回路設
置に伴うコスト及び部品点数が削減できる過電流保護装
置に係わる。
【従来の技術】従来から、図２に示すように電流制御ト
ランジスタＴＲ11とＴＲ12、過電流スイッチ用トランジ
スタＴＲ13及び過電流検出用抵抗Ｒ11とで構成され、電
源供給端子Ｔ11とＴ12に接続された継電器等の負荷１３
に電源を供給する過電流保護装置ＥＱ2が提案されてい
る。この過電流保護装置ＥＱ2において、ダーリントン
接続された電流制御トランジスタＴＲ11とＴＲ12のコレ
クタは共に電源＋ＶCCと接続され、電流制御トランジス
タＴＲ11のエミッタは過電流検出用抵抗Ｒ11を介して電
源供給端子Ｔ11と接続されている。電流制御トランジス
タＴＲ11のベースは電流制御トランジスタＴＲ12のエミ
ッタに接続され、このエミッタは直列接続された抵抗Ｒ
13及びＲ14を介して基準電位点と接続されている。抵抗
Ｒ13及びＲ14の接続点は過電流スイッチ用トランジスタ
ＴＲ13のベースに接続され、エミッタは電源供給端子Ｔ
11と接続されている。また、コレクタは電流制御トラン
ジスタＴＲ12のベースに接続され、電流制御トランジス
タＴＲ12のベースは、一端が電源＋ＶCCに接続された抵
抗Ｒ12の他端と接続されている。抵抗Ｒ12の他端はコン
デンサＣ3を介して基準電位点と接続され、一端が基準
電位点に接続されたコンデンサＣ4の他端は電源供給端
子Ｔ11と接続されている。アノードが電源供給端子Ｔ11
に接続されているダイオードＤ5のカソードは過電流ス
イッチ用トランジスタＴＲ13のコレクタと接続され、電
源供給端子Ｔ12は基準電位点と接続されている。このよ
うに構成された過電流保護装置ＥＱ2において、電源供
給端子Ｔ11とＴ12が事故により短絡されると、過電流検
出用抵抗Ｒ11の両端の電圧降下により過電流スイッチ用
トランジスタＴＲ13の利得が高くなる。過電流スイッチ
用トランジスタＴＲ13の利得が高くなると、電流制御ト
ランジスタＴＲ11のベースバイアスが低くなり電流制御
トランジスタＴＲ11に流れる電流は減少する。
ランジスタＴＲ11とＴＲ12、過電流スイッチ用トランジ
スタＴＲ13及び過電流検出用抵抗Ｒ11とで構成され、電
源供給端子Ｔ11とＴ12に接続された継電器等の負荷１３
に電源を供給する過電流保護装置ＥＱ2が提案されてい
る。この過電流保護装置ＥＱ2において、ダーリントン
接続された電流制御トランジスタＴＲ11とＴＲ12のコレ
クタは共に電源＋ＶCCと接続され、電流制御トランジス
タＴＲ11のエミッタは過電流検出用抵抗Ｒ11を介して電
源供給端子Ｔ11と接続されている。電流制御トランジス
タＴＲ11のベースは電流制御トランジスタＴＲ12のエミ
ッタに接続され、このエミッタは直列接続された抵抗Ｒ
13及びＲ14を介して基準電位点と接続されている。抵抗
Ｒ13及びＲ14の接続点は過電流スイッチ用トランジスタ
ＴＲ13のベースに接続され、エミッタは電源供給端子Ｔ
11と接続されている。また、コレクタは電流制御トラン
ジスタＴＲ12のベースに接続され、電流制御トランジス
タＴＲ12のベースは、一端が電源＋ＶCCに接続された抵
抗Ｒ12の他端と接続されている。抵抗Ｒ12の他端はコン
デンサＣ3を介して基準電位点と接続され、一端が基準
電位点に接続されたコンデンサＣ4の他端は電源供給端
子Ｔ11と接続されている。アノードが電源供給端子Ｔ11
に接続されているダイオードＤ5のカソードは過電流ス
イッチ用トランジスタＴＲ13のコレクタと接続され、電
源供給端子Ｔ12は基準電位点と接続されている。このよ
うに構成された過電流保護装置ＥＱ2において、電源供
給端子Ｔ11とＴ12が事故により短絡されると、過電流検
出用抵抗Ｒ11の両端の電圧降下により過電流スイッチ用
トランジスタＴＲ13の利得が高くなる。過電流スイッチ
用トランジスタＴＲ13の利得が高くなると、電流制御ト
ランジスタＴＲ11のベースバイアスが低くなり電流制御
トランジスタＴＲ11に流れる電流は減少する。
【考案が解決しようとする課題】この過電流保護装置Ｅ
Ｑ2では、電流制御トランジスタＴＲ11とＴＲ12、過電
流スイッチ用トランジスタＴＲ13及び過電流検出用抵抗
Ｒ11で構成されており、過電流保護のみで、過電流保護
回路の動作が確認できない。また、過電流保護回路の動
作を確認する場合は、確認のための回路を増設する必要
があり、コストが増加し、部品点数が削減できないとい
う難点がある。
Ｑ2では、電流制御トランジスタＴＲ11とＴＲ12、過電
流スイッチ用トランジスタＴＲ13及び過電流検出用抵抗
Ｒ11で構成されており、過電流保護のみで、過電流保護
回路の動作が確認できない。また、過電流保護回路の動
作を確認する場合は、確認のための回路を増設する必要
があり、コストが増加し、部品点数が削減できないとい
う難点がある。
【考案の目的】本考案は、このような難点を解消するた
めになされたもので、過電流保護回路の動作を確認する
確認用回路設置に伴うコスト及び部品点数が削減できる
過電流保護装置を提供することを目的とするものであ
る。
めになされたもので、過電流保護回路の動作を確認する
確認用回路設置に伴うコスト及び部品点数が削減できる
過電流保護装置を提供することを目的とするものであ
る。
【課題を解決するための手段】この目的を達成するた
め、本考案の過電流保護装置は、負荷の電源をオン、オ
フするトランジスタと、一方の入力側端子（＋）が電源
に接続され、他方の入力側端子（−）が他の電源に負荷
を介して接続されるツェナーダイオードに接続され負荷
に流れる電流が正常電流のとき一方の入力側端子（＋）
の基準電圧が他方の入力側端子（−）の電圧より大にな
り出力側をＨレベルとし、負荷に流れる電流が短絡等で
異常電流のとき一方の入力側端子（＋）の基準電圧が他
方の入力側端子（−）の電圧より小になり出力側をＬレ
ベルとなり、ツェナーダイオードの電圧により出力側を
Ｈレベルに反転するコンパレータと、コンパレータの出
力側がＨレベルのときトランジスタをオン制御し、出力
側がＬレベルのときはオフ制御するＣＰＵと、負荷に異
常電流が流れたときトランジスタをオフ制御するため他
方の入力側端子（−）の電圧を一方の入力側端子（＋）
の電圧より大にそれぞれ設定する電流経路およびトラン
ジスタがオフ制御されたとき他方の入力側端子（−）の
電圧を一方の入力側端子（＋）の電圧より小にそれぞれ
設定する電流経路とを備えている。
め、本考案の過電流保護装置は、負荷の電源をオン、オ
フするトランジスタと、一方の入力側端子（＋）が電源
に接続され、他方の入力側端子（−）が他の電源に負荷
を介して接続されるツェナーダイオードに接続され負荷
に流れる電流が正常電流のとき一方の入力側端子（＋）
の基準電圧が他方の入力側端子（−）の電圧より大にな
り出力側をＨレベルとし、負荷に流れる電流が短絡等で
異常電流のとき一方の入力側端子（＋）の基準電圧が他
方の入力側端子（−）の電圧より小になり出力側をＬレ
ベルとなり、ツェナーダイオードの電圧により出力側を
Ｈレベルに反転するコンパレータと、コンパレータの出
力側がＨレベルのときトランジスタをオン制御し、出力
側がＬレベルのときはオフ制御するＣＰＵと、負荷に異
常電流が流れたときトランジスタをオフ制御するため他
方の入力側端子（−）の電圧を一方の入力側端子（＋）
の電圧より大にそれぞれ設定する電流経路およびトラン
ジスタがオフ制御されたとき他方の入力側端子（−）の
電圧を一方の入力側端子（＋）の電圧より小にそれぞれ
設定する電流経路とを備えている。
【作用】この過電流保護装置において、負荷に正常電流
が流れているとコンパレータの一方の入力側端子（＋）
での基準電圧が他方の入力側端子（−）の電圧より大と
なり出力側をＨレベルとする。負荷に異常電流が流れる
と、コンパレータの一方の入力側端子（＋）の基準電圧
が他方の入力側端子（−）の電圧より小となり、出力側
をＬレベルとする。ＣＰＵはコンパレータの出力側がＨ
レベルのときトランジスタをオン制御し、出力側がＬレ
ベルのときはオフ制御するようになっている。負荷に異
常電流が流れトランジスタがオフ制御されると電流経路
で一方の入力側端子の電圧を設定され、他の電流経路で
入力側端子の電圧を一方の入力側端子の電圧より小と設
定する。
が流れているとコンパレータの一方の入力側端子（＋）
での基準電圧が他方の入力側端子（−）の電圧より大と
なり出力側をＨレベルとする。負荷に異常電流が流れる
と、コンパレータの一方の入力側端子（＋）の基準電圧
が他方の入力側端子（−）の電圧より小となり、出力側
をＬレベルとする。ＣＰＵはコンパレータの出力側がＨ
レベルのときトランジスタをオン制御し、出力側がＬレ
ベルのときはオフ制御するようになっている。負荷に異
常電流が流れトランジスタがオフ制御されると電流経路
で一方の入力側端子の電圧を設定され、他の電流経路で
入力側端子の電圧を一方の入力側端子の電圧より小と設
定する。
【実施例】以下、本考案の過電流保護装置をその好まし
い一実施例について図１にしたがって詳述する。図１に
おいて、本考案の過電流保護装置は、過電流保護回路Ｅ
Ｑ1に設けられ負荷３の電源をオン、オフするトランジ
スタＴＲ1と、負荷に流れる電流が正常電流のとき一方
の入力側端子（＋）の基準電圧が他方の入力側端子
（−）の電圧より大となり出力側をＨレベルとし、負荷
に流れる電流が異常電流のとき一方の入力側端子（＋）
の基準電圧が他方の入力側端子（−）の電圧より小とな
り出力側をＬレベルとなるコンパレータ１と、コンパレ
ータの出力側がＨレベルのときトランジスタをオン制御
し、出力側がＬレベルのときはオフ制御するＣＰＵ２
と、負荷に異常電流が流れトランジスタがオフ制御され
たとき一方の入力側端子の電圧を設定する電流経路Ｒ
4、Ｒ3と、他方の入力側端子の電圧を一方の入力側端子
の電圧より小と設定する電流経路Ｒ5、ＺＤ1と備えてい
る。過電流保護装置は、トランジスタＴＲ1、コンパレ
ータ１、電流経路Ｒ4、Ｒ3、他の電流経路Ｒ5、ＺＤ1で
構成され、ＣＰＵ２の制御出力側が接続されている制御
出力端子Ｔ3はトランジスタＴＲ1のゲートに、制御入力
端子Ｔ4はコンパレータ１の出力側にそれぞれ接続され
ている。ドレインが基準電位点に接続されているトラン
ジスタＴＲ1のソースは抵抗Ｒ1を介して電源供給端子Ｔ
2と接続され、電源供給端子Ｔ2は抵抗Ｒ5を介してコン
パレータ１の（−）入力側端子とアノードが基準電位点
に接続されているツェナーダイオードＺＤ1のカソード
と共に接続され、抵抗Ｒ5とツェナーダイオードＺＤ1が
他の電流経路となっている。コンパレータ１の（＋）入
力側端子には一端が基準電位点に接続されている抵抗Ｒ
3の他端が接続され、この抵抗Ｒ3の他端はダイオードＤ
2のカソード、アノドを介して抵抗Ｒ4と接続され、更
に、電源供給端子Ｔ2と接続されている。この抵抗Ｒ3と
Ｒ4が一方の電流経路となっている。 電源＋ＶCCは抵
抗Ｒ2、ダイオードＤ1のアノード、カソードを経由して
コンパレータ１の（＋）入力側端子と接続されている。
電源供給端子Ｔ1には他の電源＋ＶDDが接続され、電源
供給端子Ｔ1、Ｔ2には負荷３が接続されている。このよ
うに構成された過電流保護装置において、その動作を説
明する。 正常時のコンパレータ１の＋入力には、 電源＋Vcc−抵抗R2−ダイオードD1−抵抗R3 の経路で決定される電圧（例として＋２V）が印加され
ている。この時の定数設定は＋Vcc=＋５V、抵抗R2=2.2k
Ω（電圧降下＝２．２V）、ダイオードD1の順方向電圧
０．８V、R3＝２ｋΩ（電圧降下＝２V）とする。 負
荷３が正常であるときコンパレータ１の−入力にはトラ
ンジスタＴＲ１がONであるため、他の電源＋VDD−負荷
３−抵抗R1−トランジスタTR1のソースS−ドレインDの
経路で決定される電圧（例として＋１V）が印加されて
いる。この時の定数設定は電源＋VDD=20V、負荷３に流
れる消費電流＝１A、抵抗R1=１Ω（電圧降下＝１V）と
する。したがって、電源供給端子Ｔ２の電圧は抵抗Ｒ１
の電圧降下と同電位になるため、抵抗Ｒ５を通じてコン
パレータ１の−入力となる。このとき、ツェナーダイオ
ードＺＤ1は動作しない電圧（例として５Ｖ）に設定さ
れている。、よりコンパレータ１の＋入力には＋２
Ｖ、コンパレータ１の−入力には＋１Ｖが印加されるこ
とより、コンパレータ１の出力は“Ｈ”レベル（正常時
信号）が出力される。 異常時（例として負荷３に過
電流＝４Ａが流れたとき）には電源供給端子Ｔ２＝４Ｖ
となり、コンパレータ１の−入力には＋４Ｖが印加され
る。 によりコンパレータ１の＋入力には＋２Ｖ印加
されているため、の異常電流が流れた場合のコンパレ
ータ１の−入力（＝４Ｖ）との大小関係より、コンパレ
ータ１の出力は“Ｌ”レベル（過電流検出信号）が出力
される。 過電流検出信号をＣＰＵ２が検出すると、
トランジスタＴＲ１をＯＦＦさせるが、このときの電流
経路は以下のようになる。過電流が流れたときの負荷３
は短絡状態に近い低抵抗値を持つため、電源供給端子Ｔ
２にはほぼ他の電源＋ＶDDと同電位の電圧が印加され
る。従って、トランジスタＴＲ１がＯＦＦされると同時
にコンパレータ１の＋入力には、 抵抗Ｒ４−ダイオードＤ２−抵抗Ｒ３ の経路で分圧される電圧（例として＋６Ｖ）が印加され
る。 コンパレータ１の−入力にはトランジスタＴＲ
１がＯＦＦのため、抵抗Ｒ１に電流が流れず電源供給端
子Ｔ２からの電流経路は、 抵抗Ｒ５−ツェナーダイオードＺＤ１ となって、ツェナーダイオードＺＤ1にはツェナー電流
が流れて＋５Ｖが印加され、で説明したコンパレータ
の＋入力＝６Ｖとの大小関係で、出力は“Ｈ”に反転
し、過電流保護回路ＥＱ1が動作したことをＣＰＵ２は
確認できる。
い一実施例について図１にしたがって詳述する。図１に
おいて、本考案の過電流保護装置は、過電流保護回路Ｅ
Ｑ1に設けられ負荷３の電源をオン、オフするトランジ
スタＴＲ1と、負荷に流れる電流が正常電流のとき一方
の入力側端子（＋）の基準電圧が他方の入力側端子
（−）の電圧より大となり出力側をＨレベルとし、負荷
に流れる電流が異常電流のとき一方の入力側端子（＋）
の基準電圧が他方の入力側端子（−）の電圧より小とな
り出力側をＬレベルとなるコンパレータ１と、コンパレ
ータの出力側がＨレベルのときトランジスタをオン制御
し、出力側がＬレベルのときはオフ制御するＣＰＵ２
と、負荷に異常電流が流れトランジスタがオフ制御され
たとき一方の入力側端子の電圧を設定する電流経路Ｒ
4、Ｒ3と、他方の入力側端子の電圧を一方の入力側端子
の電圧より小と設定する電流経路Ｒ5、ＺＤ1と備えてい
る。過電流保護装置は、トランジスタＴＲ1、コンパレ
ータ１、電流経路Ｒ4、Ｒ3、他の電流経路Ｒ5、ＺＤ1で
構成され、ＣＰＵ２の制御出力側が接続されている制御
出力端子Ｔ3はトランジスタＴＲ1のゲートに、制御入力
端子Ｔ4はコンパレータ１の出力側にそれぞれ接続され
ている。ドレインが基準電位点に接続されているトラン
ジスタＴＲ1のソースは抵抗Ｒ1を介して電源供給端子Ｔ
2と接続され、電源供給端子Ｔ2は抵抗Ｒ5を介してコン
パレータ１の（−）入力側端子とアノードが基準電位点
に接続されているツェナーダイオードＺＤ1のカソード
と共に接続され、抵抗Ｒ5とツェナーダイオードＺＤ1が
他の電流経路となっている。コンパレータ１の（＋）入
力側端子には一端が基準電位点に接続されている抵抗Ｒ
3の他端が接続され、この抵抗Ｒ3の他端はダイオードＤ
2のカソード、アノドを介して抵抗Ｒ4と接続され、更
に、電源供給端子Ｔ2と接続されている。この抵抗Ｒ3と
Ｒ4が一方の電流経路となっている。 電源＋ＶCCは抵
抗Ｒ2、ダイオードＤ1のアノード、カソードを経由して
コンパレータ１の（＋）入力側端子と接続されている。
電源供給端子Ｔ1には他の電源＋ＶDDが接続され、電源
供給端子Ｔ1、Ｔ2には負荷３が接続されている。このよ
うに構成された過電流保護装置において、その動作を説
明する。 正常時のコンパレータ１の＋入力には、 電源＋Vcc−抵抗R2−ダイオードD1−抵抗R3 の経路で決定される電圧（例として＋２V）が印加され
ている。この時の定数設定は＋Vcc=＋５V、抵抗R2=2.2k
Ω（電圧降下＝２．２V）、ダイオードD1の順方向電圧
０．８V、R3＝２ｋΩ（電圧降下＝２V）とする。 負
荷３が正常であるときコンパレータ１の−入力にはトラ
ンジスタＴＲ１がONであるため、他の電源＋VDD−負荷
３−抵抗R1−トランジスタTR1のソースS−ドレインDの
経路で決定される電圧（例として＋１V）が印加されて
いる。この時の定数設定は電源＋VDD=20V、負荷３に流
れる消費電流＝１A、抵抗R1=１Ω（電圧降下＝１V）と
する。したがって、電源供給端子Ｔ２の電圧は抵抗Ｒ１
の電圧降下と同電位になるため、抵抗Ｒ５を通じてコン
パレータ１の−入力となる。このとき、ツェナーダイオ
ードＺＤ1は動作しない電圧（例として５Ｖ）に設定さ
れている。、よりコンパレータ１の＋入力には＋２
Ｖ、コンパレータ１の−入力には＋１Ｖが印加されるこ
とより、コンパレータ１の出力は“Ｈ”レベル（正常時
信号）が出力される。 異常時（例として負荷３に過
電流＝４Ａが流れたとき）には電源供給端子Ｔ２＝４Ｖ
となり、コンパレータ１の−入力には＋４Ｖが印加され
る。 によりコンパレータ１の＋入力には＋２Ｖ印加
されているため、の異常電流が流れた場合のコンパレ
ータ１の−入力（＝４Ｖ）との大小関係より、コンパレ
ータ１の出力は“Ｌ”レベル（過電流検出信号）が出力
される。 過電流検出信号をＣＰＵ２が検出すると、
トランジスタＴＲ１をＯＦＦさせるが、このときの電流
経路は以下のようになる。過電流が流れたときの負荷３
は短絡状態に近い低抵抗値を持つため、電源供給端子Ｔ
２にはほぼ他の電源＋ＶDDと同電位の電圧が印加され
る。従って、トランジスタＴＲ１がＯＦＦされると同時
にコンパレータ１の＋入力には、 抵抗Ｒ４−ダイオードＤ２−抵抗Ｒ３ の経路で分圧される電圧（例として＋６Ｖ）が印加され
る。 コンパレータ１の−入力にはトランジスタＴＲ
１がＯＦＦのため、抵抗Ｒ１に電流が流れず電源供給端
子Ｔ２からの電流経路は、 抵抗Ｒ５−ツェナーダイオードＺＤ１ となって、ツェナーダイオードＺＤ1にはツェナー電流
が流れて＋５Ｖが印加され、で説明したコンパレータ
の＋入力＝６Ｖとの大小関係で、出力は“Ｈ”に反転
し、過電流保護回路ＥＱ1が動作したことをＣＰＵ２は
確認できる。
【考案の効果】以上の説明から明らかなように、本考案
の過電流保護装置によれば、過電流保護回路の動作を確
認する確認用回路設置に伴うコスト及び部品点数が削減
できる。
の過電流保護装置によれば、過電流保護回路の動作を確
認する確認用回路設置に伴うコスト及び部品点数が削減
できる。
【図１】本考案による過電流保護装置の一実施例を示す
ブロック図。
ブロック図。
【図２】従来の過電流保護装置のブロック図。
１・・・・・・コンパレータ ２・・・・・・ＣＰＵ ３・・・・・・負荷 （＋）・・・・・・一方の入力側端子 （−）・・・・・・他方の入力側端子 ＴＲ1・・・・・・トランジスタ ＺＤ1・・・・・・ツェナーダイオード ＋ＶCC・・・・・・電源 ＋VDD・・・・・・他の電源 ＋VDD、３、Ｒ1、ＴＲ1；＋ＶCC、Ｒ2、Ｄ1、Ｒ3・・・・・・
電流経路 Ｒ4、Ｄ2、Ｒ3；＋VDD、３、Ｒ5、ＺＤ1・・・・・・電流経路
電流経路 Ｒ4、Ｄ2、Ｒ3；＋VDD、３、Ｒ5、ＺＤ1・・・・・・電流経路
Claims (1)
- 【請求項１】負荷（３）の電源をオン、オフするトラン
ジスタ（ＴＲ1）と、一方の入力側端子（＋）が電源
（＋ＶCC）に接続され、他方の入力側端子（−）が他の
電源（＋VDD）に前記負荷を介して接続されるツェナー
ダイオード（ＺＤ1）に接続され前記負荷に流れる電流
が正常電流のとき前記一方の入力側端子（＋）の基準電
圧が前記他方の入力側端子（−）の電圧より大になり出
力側をＨレベルとし、前記負荷に流れる電流が短絡等で
異常電流のとき前記一方の入力側端子（＋）の基準電圧
が前記他方の入力側端子（−）の電圧より小になり出力
側をＬレベルとなり、前記ツェナーダイオードの電圧に
より出力側をＨレベルに反転するコンパレータ（１）
と、前記コンパレータの出力側がＨレベルのとき前記ト
ランジスタをオン制御し、出力側がＬレベルのときはオ
フ制御するＣＰＵ（２）と、前記負荷に前記異常電流が
流れたとき前記トランジスタをオフ制御するため前記他
方の入力側端子の電圧を前記一方の入力側端子の電圧よ
り大にそれぞれ設定する電流経路（＋VDD、３、Ｒ1、Ｔ
Ｒ1；＋ＶCC、Ｒ2、Ｄ1、Ｒ3）および前記トランジスタ
がオフ制御されたとき前記他方の入力側端子の電圧を前
記一方の入力側端子の電圧より小にそれぞれ設定する電
流経路（Ｒ4、Ｄ2、Ｒ3；＋VDD、３、Ｒ5、ＺＤ1）とを
備えたことを特徴とする過電流保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993053214U JP2607013Y2 (ja) | 1993-09-30 | 1993-09-30 | 過電流保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993053214U JP2607013Y2 (ja) | 1993-09-30 | 1993-09-30 | 過電流保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0723948U JPH0723948U (ja) | 1995-05-02 |
| JP2607013Y2 true JP2607013Y2 (ja) | 2001-03-19 |
Family
ID=12936588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993053214U Expired - Lifetime JP2607013Y2 (ja) | 1993-09-30 | 1993-09-30 | 過電流保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2607013Y2 (ja) |
-
1993
- 1993-09-30 JP JP1993053214U patent/JP2607013Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0723948U (ja) | 1995-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3637848B2 (ja) | 負荷駆動回路 | |
| US7092226B2 (en) | Constant-voltage power supply circuit | |
| WO1986005926A1 (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
| US5942881A (en) | Constant-voltage power supply circuit with a current limiting circuit | |
| US7091633B2 (en) | Current-limiting logic interface circuit | |
| US20010015638A1 (en) | Current control circuit | |
| US6876180B2 (en) | Power supply circuit having a start up circuit | |
| JP2607013Y2 (ja) | 過電流保護装置 | |
| KR100473216B1 (ko) | 강하하는전원에서적절한리셋을보장하는리셋시스템 | |
| JP3589032B2 (ja) | 起動回路 | |
| JP2891208B2 (ja) | 突入電流制限機能付きスイッチ回路 | |
| JP2000175345A (ja) | 過電流保護回路装置 | |
| JPS5928936B2 (ja) | 光電スイッチ | |
| US20070146016A1 (en) | Signal output circuit and power source voltage monitoring device using the same | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPS5922564Y2 (ja) | 直流安定化電源装置 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JP3275778B2 (ja) | 過電流保護回路 | |
| JPH07306725A (ja) | 定電圧電源回路 | |
| JPH08106331A (ja) | 電源制御装置 | |
| JPH10240359A (ja) | 逆流防止回路 | |
| JPH0528950Y2 (ja) | ||
| TW202414941A (zh) | ORing FET控制電路及方法 | |
| JP2024064085A (ja) | 過電流検出回路 | |
| JPH0311745Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001114 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |