TW202414941A - ORing FET控制電路及方法 - Google Patents

Abstract

本案提供一種ORing FET控制電路及方法，電路包含ORing FET、比較器、第一、第二及第三電阻、第一電容、二極體及驅動單元。比較器的正相及反相輸入端分別電連接於輸入及輸出電壓。第一電阻、第二電阻、第一電容及第三電阻依序串聯連接於參考電壓和接地端之間。第二電阻與第一電容的連接點電連接於正相輸入端，第一電容與第三電阻的連接點電連接於反相輸入端，參考電壓低於正相輸入端上的電壓。在輸入電壓小於輸出電壓時，若ORing FET上的跨壓大於閾值，則比較器輸出低電平的驅動訊號，使驅動單元對應關斷ORing FET，其中閾值取決於第一電阻及第二電阻的阻值。

Description

ORing　FET控制電路及方法

本案係關於一種FET (field effect transistor，場效電晶體) 控制電路及方法，尤指一種ORing FET控制電路及方法。

電源供應系統通常包含連接於系統匯流排之複數個相互並聯的電源供應單元，相應地，在每個電源供應單元與系統匯流排之間，需設置具有隔離二極體之ORing裝置，以防止反向電流自系統匯流排倒灌至電源供應單元，同時避免在一電源供應單元故障時影響其他電源供應單元。此外，為使ORing裝置上的壓降較小，多以ORing FET替代隔離二極體。

第1圖例示出一種傳統的ORing FET控制電路。如第1圖所示，在正常工作時，ORing FET處於導通狀態，電壓 +12VL對電容C充電，此時電晶體S的基極上的電壓低於射極上的電壓 (等於電壓 +12VL)，故電晶體S處於關斷狀態。當發生內部短路時，電壓+12VL降低至零，電晶體S的基極上的電壓高於射極上的電壓 (等於0.7V)，使得電晶體S導通。此時，ORing FET的閘極電壓透過電晶體S被下降至零，使ORing FET關斷，從而避免因內部短路而影響其他電源供應單元的運作。

然而，基於此ORing FET控制電路的運作原理，在電壓 +12VL因故降低 (例如供電不足或採用恆流控制時) 而非發生內部短路時，亦可能造成電晶體S的基極上的電壓高於射極上的電壓，使電晶體S導通並進而導致ORing FET誤關斷。再者，此現象可能造成ORing FET頻繁開關。

因此，如何發明一種可改善上述現有技術的ORing FET控制電路及方法，實為目前迫切之需求。

本案之目的在於提供一種ORing FET控制電路及方法，其係基於ORing FET上的跨壓判斷是否關斷ORing FET，可在發生內部短路時即時關斷ORing FET，同時避免在內部電壓因故降低但無發生內部短路時誤觸發ORing FET關斷。

為達上述目的，本案提供一種ORing FET控制電路，包含ORing FET、比較器、第一電阻、第二電阻、第一電容、第三電阻、二極體及驅動單元。ORing FET的源極和汲極分別電連接於輸入埠和輸出埠，其中輸入埠和輸出埠分別用以接收輸入電壓及提供輸出電壓。比較器的正相輸入端及反相輸入端分別電連接於輸入電壓及輸出電壓。第一電阻、第二電阻、第一電容及第三電阻依序串聯連接於參考電壓和接地端之間，其中第二電阻與第一電容之間的連接點電連接於正相輸入端，第一電容與第三電阻之間的連接點電連接於反相輸入端，參考電壓低於正相輸入端上的電壓。二極體的陽極和陰極分別電連接於第一電阻與第二電阻之間的連接點和比較器的輸出端。驅動單元電連接於比較器的輸出端與ORing FET的閘極之間，架構於根據輸出端所提供的驅動訊號驅動ORing FET。在輸入電壓小於輸出電壓時，若ORing FET上的跨壓大於閾值，則比較器的輸出端所輸出的驅動訊號處於低電平，驅動單元根據驅動訊號對應關斷ORing FET，其中閾值取決於第一電阻及第二電阻的阻值。

為達上述目的，本案另提供一種ORing FET控制方法，包含：(a) 提供ORing FET、比較器、第一電阻、第二電阻、第一電容、第三電阻及二極體，其中ORing FET的源極和汲極分別電連接於輸入埠和輸出埠，輸入埠和輸出埠分別用以接收輸入電壓及提供輸出電壓，比較器的正相輸入端及反相輸入端分別電連接於輸入電壓及輸出電壓，第一電阻、第二電阻、第一電容及第三電阻依序串聯連接於參考電壓和接地端之間，第二電阻與第一電容之間的連接點電連接於正相輸入端，第一電容與第三電阻之間的連接點電連接於反相輸入端，參考電壓低於正相輸入端上的電壓，二極體的陽極和陰極分別電連接於第一電阻與第二電阻之間的連接點和比較器的輸出端；以及 (b) 在輸入電壓小於輸出電壓時，若ORing FET上的跨壓大於閾值，則藉由比較器於其輸出端產生為低電平的驅動訊號，並根據驅動訊號對應關斷ORing FET，其中閾值取決於第一電阻及第二電阻的阻值。

體現本案特徵與優點的一些典型實施例將在後段的說明中詳細敘述。應理解的是本案能夠在不同的態樣上具有各種的變化，其皆不脫離本案之範圍，且其中的說明及圖示在本質上係當作說明之用，而非用以限制本案。

第2圖為本案一實施例之ORing FET的電路結構示意圖。如第2圖所示，ORing FET控制電路包含ORing FET Q1、比較器11、第一電阻R1、第二電阻R2、第一電容C1、第三電阻R3、二極體D及驅動單元12。ORing FET Q1的源極和汲極分別電連接於輸入埠和輸出埠，其中輸入埠和輸出埠分別用以接收輸入電壓Vin及提供輸出電壓Vo。於一些實施例中，輸入埠連接於電源供應單元 (未圖示)，輸出埠連接於系統匯流排 (未圖示)，但均不以此為限。比較器11的正相輸入端11a及反相輸入端11b分別電連接於輸入電壓Vin及輸出電壓Vo。第一電阻R1、第二電阻R2、第一電容C1及第三電阻R3依序串聯連接於參考電壓Vref和接地端之間，其中第一電阻R1和第三電阻R3分別電連接於參考電壓Vref和接地端。第二電阻R2與第一電容C1之間的連接點電連接於比較器11的正相輸入端11a，第一電容C1與第三電阻R3之間的連接點電連接於比較器11的反相輸入端11b。需注意的是，參考電壓Vref低於正相輸入端11a上的電壓。二極體D的陽極電連接於第一電阻R1與第二電阻R2之間的連接點，二極體D的陰極電連接於比較器11的輸出端11c。驅動單元12電連接於比較器11的輸出端11c與ORing FET Q1的閘極之間，架構於根據輸出端11c所提供的驅動訊號驅動ORing FET Q1。

在輸入電壓Vin大於輸出電壓Vo時，比較器11的輸出端11c所輸出的驅動訊號處於高電平，驅動單元12根據驅動訊號對應導通ORing FET Q1，電流自輸入埠流向輸出埠。

反之，在輸入電壓Vin小於輸出電壓Vo時 (例如發生內部短路而使輸入電壓Vin降至零時)，電流將自輸出埠流向輸入埠。當ORing FET Q1上的跨壓大於閾值時，則比較器11的輸出端11c所輸出的驅動訊號處於低電平，驅動單元12根據驅動訊號對應關斷ORing FET Q1。作為比較基準的閾值可依實際需求進行設定，而因閾值的大小取決於第一電阻R1及第二電阻R2的阻值，故實際上可通過調整第一電阻R1及第二電阻R2的阻值來設定所需的閾值，並藉此決定ORing FET Q1的關斷速度。需注意的是，基於所設定的閾值，在輸入電壓Vin因故降低 (例如供電不足或採用恆流控制時) 而並無發生內部短路時，ORing FET Q1上的跨壓仍小於閾值，藉此可避免誤觸發Oring FET Q1關斷。再者，當應用於不同的輸出電壓Vo時 (例如12V和5V)，由於ORing FET Q1上的跨壓在發生內部短路時均相似，故可採用相同的閾值作為比較基準，而不會導致ORing FET Q1在不同輸出電壓Vo下的關斷時間不同。

於一些實施例中，如第2圖所示，ORing FET控制電路還包含第四電阻R4、第五電阻R5及第二電容C2。第四電阻R4的兩端分別電連接於比較器11的正相輸入端11a和輸入電壓Vin，意即比較器11的正相輸入端11a經由第四電阻R4電連接於輸入電壓Vin。第五電阻R5的兩端分別電連接於比較器11的反相輸入端11b和輸出電壓Vo，意即比較器11的反相輸入端11b經由第五電阻R5電連接於輸出電壓Vo。第二電容C2的兩端分別電連接於比較器11的供電正端11d和供電負端11e，其中比較器11的供電正端11d和供電負端11e分別電連接於供電電壓VCC和接地端。

第3A、3B及3C圖例示出第2圖之驅動單元的各種實施態樣。

於一些實施例中，如第3A圖所示，驅動單元12a的輸入端121和輸出端122分別電連接於比較器11的輸出端11c和ORing FET Q1的閘極，且驅動單元12a包含第一驅動電阻R11、第二驅動電阻R12及第一驅動電晶體Q11。第一驅動電阻R11的兩端分別電連接於供電電壓VCC及ORing FET Q1的閘極 (經由輸出端122)。第一驅動電晶體Q11的三端分別電連接於ORing FET Q1的閘極 (經由輸出端122)、接地端及第二驅動電阻R12的第一端，第二驅動電阻R12的第二端經由輸入端121電連接於比較器11的輸出端11c。

於另一些實施例中，如第3B圖所示，驅動單元12b的輸入端121和輸出端122分別電連接於比較器11的輸出端11c和ORing FET Q1的閘極，且驅動單元12b包含第一驅動電阻R21、第二驅動電阻R22、第一驅動電晶體Q21及第二驅動電晶體Q22。第一驅動電阻R21的兩端分別電連接於供電電壓VCC及第一驅動電晶體Q21的第一端，第一驅動電晶體Q21的第二端及第三端分別電連接於ORing FET Q1的閘極 (經由輸出端122) 和第二驅動電阻R22的第一端。第二驅動電晶體Q22的三端分別電連接於ORing FET Q1的閘極 (經由輸出端122)、接地端和第二驅動電阻R22的第一端。第二驅動電阻R22的第二端經由輸入端121電連接於比較器11的輸出端11c。

於另一些實施例中，如第3C圖所示，驅動單元12c的輸入端121和輸出端122分別電連接於比較器11的輸出端11c和ORing FET Q1的閘極，且驅動單元12c包含第一驅動電阻R31、第二驅動電阻R32、第一驅動電晶體Q31及第二驅動電晶體Q32。第一驅動電晶體Q31的三端分別電連接於供電電壓VCC、第一驅動電阻R31的第一端和第二驅動電阻R32的第一端。第二驅動電晶體Q32的三端分別電連接於第一驅動電阻R31的第一端、接地端和第二驅動電阻R32的第一端。第一驅動電阻R31的第二端經由輸出端122電連接於ORing FET Q1的閘極，第二驅動電阻R32的第二端經由輸入端121電連接於比較器11的輸出端11c。

需注意的是，於第3A、3B及3C圖中，係以雙極性接面電晶體例示各驅動電晶體，然實際上驅動電晶體可為任意適當之電晶體 (例如金屬氧化物半導體場效電晶體) 而不以此為限。此外，本案之ORing FET控制電路中的驅動單元的實施態樣可視實際需求而定，而不受限於第3A、3B及3C圖所示實施態樣。舉例而言，ORing FET控制電路的驅動單元亦可為驅動IC。

第4圖為本案一實施例之ORing FET控制方法的流程示意圖，此ORing控制方法適用於本案前述實施例之ORing FET控制電路。如第4圖所示，ORing FET控制方法包含如下步驟。

於步驟ST1中，提供ORing FET Q1、比較器11、第一電阻R1、第二電阻R2、第一電容C1、第三電阻R3及二極體D。該些元件之間的連接關係與第2圖所示相同，於此不再贅述。

如步驟ST2所示，在輸入電壓Vin小於輸出電壓Vo時，若ORing FET Q1上的跨壓大於閾值，則藉由比較器11於其輸出端11c產生為低電平的驅動訊號，並根據驅動訊號對應關斷ORing FET Q1，其中閾值取決於第一電阻R1及第二電阻R2的阻值。

於一些實施例中，ORing FET控制方法還包含步驟：在輸入電壓Vin大於輸出電壓Vo時，藉由比較器11的輸出端11c產生為高電平的驅動訊號，並根據驅動訊號對應導通ORing FET Q1。

綜上所述，本案提供一種ORing FET控制電路及方法，其係基於ORing FET上的跨壓判斷是否關斷ORing FET，可在發生內部短路時即時關斷ORing FET，同時避免在內部電壓因故降低但無發生內部短路時誤觸發ORing FET關斷。此外，可通過調整電阻值來設定作為判斷基準的閾值，並藉此決定ORing FET的關斷速度。再者，當應用於不同的輸出電壓時，仍可採用相同的閾值，而不會導致ORing FET在不同輸出電壓下的關斷時間不同。

須注意，上述僅是為說明本案而提出之較佳實施例，本案不限於所述之實施例，本案之範圍由如附專利申請範圍決定。且本案得由熟習此技術之人士任施匠思而為諸般修飾，然皆不脫如附專利申請範圍所欲保護者。

+12VL、+12V:電壓 C:電容 S:電晶體 Q1:ORing FET 11:比較器 R1:第一電阻 R2:第二電阻 C1:第一電容 R3:第三電阻 D:二極體 12:驅動單元 Vin:輸入電壓 Vo:輸出電壓 11a:正相輸入端 11b:反相輸入端 Vref:參考電壓 11c:輸出端 R4:第四電阻 R5:第五電阻 C2:第二電容 11d:供電正端 11e:供電負端 VCC:供電電壓 12a:驅動單元 121:輸入端 122:輸出端 R11:第一驅動電阻 R12:第二驅動電阻 Q11:第一驅動電晶體 12b:驅動單元 R21:第一驅動電阻 R22:第二驅動電阻 Q21:第一驅動電晶體 Q22:第二驅動電晶體 12c:驅動單元 R31:第一驅動電阻 R32:第二驅動電阻 Q31:第一驅動電晶體 Q32:第二驅動電晶體 ST1、ST2:步驟

第1圖例示出一種傳統的ORing FET控制電路。

第2圖為本案一實施例之ORing FET的電路結構示意圖。

第3A、3B及3C圖例示出第2圖之驅動單元的各種實施態樣。

第4圖為本案一實施例之ORing FET控制方法的流程示意圖。

Q1:ORing FET

11:比較器

R1:第一電阻

R2:第二電阻

C1:第一電容

R3:第三電阻

D:二極體

12:驅動單元

Vin:輸入電壓

Vo:輸出電壓

11a:正相輸入端

11b:反相輸入端

Vref:參考電壓

11c:輸出端

R4:第四電阻

R5:第五電阻

C2:第二電容

11d:供電正端

11e:供電負端

VCC:供電電壓

Claims (10)

1. 一種ORing FET (field effect transistor，場效電晶體) 控制電路，包含： 一ORing FET，其源極和汲極分別電連接於一輸入埠和一輸出埠，其中該輸入埠和該輸出埠分別用以接收輸入電壓及提供輸出電壓； 一比較器，其正相輸入端及反相輸入端分別電連接於該輸入電壓及該輸出電壓； 一第一電阻、一第二電阻、一第一電容及一第三電阻，依序串聯連接於一參考電壓和一接地端之間，其中該第二電阻與該第一電容之間的連接點電連接於該正相輸入端，該第一電容與該第三電阻之間的連接點電連接於該反相輸入端，該參考電壓低於該正相輸入端上的電壓； 一二極體，其陽極和陰極分別電連接於該第一電阻與該第二電阻之間的連接點和該比較器的輸出端；以及 一驅動單元，電連接於該比較器的該輸出端與該ORing FET的閘極之間，架構於根據該輸出端所提供的驅動訊號驅動該ORing FET， 其中，在該輸入電壓小於該輸出電壓時，若該ORing FET上的跨壓大於一閾值，則該比較器的該輸出端所輸出的該驅動訊號處於低電平，該驅動單元根據該驅動訊號對應關斷該ORing FET，其中該閾值取決於該第一電阻及該第二電阻的阻值。
2. 如請求項1所述的ORing FET控制電路，其中在該輸入電壓大於該輸出電壓時，該比較器的該輸出端所輸出的該驅動訊號處於高電平，該驅動單元根據該驅動訊號對應導通該ORing FET。
3. 如請求項1所述的ORing FET控制電路，還包含一第四電阻，其中該比較器的正相輸入端經由該第四電阻電連接於該輸入電壓。
4. 如請求項1所述的ORing FET控制電路，還包含一第五電阻，其中該比較器的反相輸入端經由該第五電阻電連接於該輸出電壓。
5. 如請求項1所述的ORing FET控制電路，還包含一第二電容，其中該第二電容的兩端分別電連接於該比較器的供電正端及供電負端，該供電正端及該供電負端分別電連接於一供電電壓及該接地端。
6. 如請求項1所述的ORing FET控制電路，其中該驅動單元包含一第一驅動電阻、一第二驅動電阻及一第一驅動電晶體，該第一驅動電阻的兩端分別電連接於一供電電壓及該ORing FET的該閘極，該第一驅動電晶體的三端分別電連接於該ORing FET的該閘極、該接地端及該第二驅動電阻的第一端，該第二驅動電阻的第二端電連接於該比較器的該輸出端。
7. 如請求項1所述的ORing FET控制電路，其中該驅動單元包含一第一驅動電阻、一第二驅動電阻、一第一驅動電晶體及一第二驅動電晶體，該第一驅動電阻的兩端分別電連接於一供電電壓及該第一驅動電晶體的第一端，該第一驅動電晶體的第二端及第三端分別電連接於該ORing FET的該閘極和該第二驅動電阻的第一端，該第二驅動電晶體的三端分別電連接於該ORing FET的該閘極、該接地端和該第二驅動電阻的該第一端，該第二驅動電阻的第二端電連接於該比較器的該輸出端。
8. 如請求項1所述的ORing FET控制電路，其中該驅動單元包含一第一驅動電阻、一第二驅動電阻、一第一驅動電晶體及一第二驅動電晶體，該第一驅動電晶體的三端分別電連接於一供電電壓、該第一驅動電阻的第一端和該第二驅動電阻的第一端，該第二驅動電晶體的三端分別電連接於該第一驅動電阻的該第一端、該接地端和該第二驅動電阻的該第一端，該第一驅動電阻的第二端電連接於該ORing FET的該閘極，該第二驅動電阻的第二端電連接於該比較器的該輸出端。
9. 一種ORing FET控制方法，包含： (a) 提供一ORing FET、一比較器、一第一電阻、一第二電阻、一第一電容、一第三電阻及一二極體，其中該ORing FET的源極和汲極分別電連接於一輸入埠和一輸出埠，該輸入埠和該輸出埠分別用以接收輸入電壓及提供輸出電壓，該比較器的正相輸入端及反相輸入端分別電連接於該輸入電壓及該輸出電壓，該第一電阻、該第二電阻、該第一電容及該第三電阻依序串聯連接於一參考電壓和一接地端之間，該第二電阻與該第一電容之間的連接點電連接於該正相輸入端，該第一電容與該第三電阻之間的連接點電連接於該反相輸入端，該參考電壓低於該正相輸入端上的電壓，該二極體的陽極和陰極分別電連接於該第一電阻與該第二電阻之間的連接點和該比較器的輸出端；以及 (b) 在該輸入電壓小於該輸出電壓時，若該ORing FET上的跨壓大於一閾值，則藉由該比較器於該輸出端產生為低電平的一驅動訊號，並根據該驅動訊號對應關斷該ORing FET，其中該閾值取決於該第一電阻及該第二電阻的阻值。
10. 如請求項9所述的ORing FET控制方法，還包含：在該輸入電壓大於該輸出電壓時，藉由該比較器的該輸出端產生為高電平的該驅動訊號，並根據該驅動訊號對應導通該ORing FET。

Images