JP2996018B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2996018B2 JP2996018B2 JP4208059A JP20805992A JP2996018B2 JP 2996018 B2 JP2996018 B2 JP 2996018B2 JP 4208059 A JP4208059 A JP 4208059A JP 20805992 A JP20805992 A JP 20805992A JP 2996018 B2 JP2996018 B2 JP 2996018B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- amplifier
- lmt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電源回路に関するもので
あり、詳しくは、ブートストラップ形の電源回路の改良
に関するものである。
あり、詳しくは、ブートストラップ形の電源回路の改良
に関するものである。
【０００２】
【従来の技術】図４は従来のブートストラップ形の電源
回路の一例を示す要部回路図である。図において、ＮＰ
Ｎ形のトランジスタＱ１のコレクタは電源Ｖcc１に接続
されるとともに抵抗Ｒ１を介してトランジスタＱ１のベ
ースに接続されている。トランジスタＱ１のベースには
ツェナーダイオードＤ１のカソードが接続され、トラン
ジスタＱ１のエミッタはＮＰＮ形のトランジスタＱ２の
コレクタに接続されている。トランジスタＱ２のエミッ
タはＰＮＰ形のトランジスタＱ３のエミッタに接続され
るとともに、ツェナーダイオードＤ１のアノードとツェ
ナーダイオードＤ２のカソードの接続点に接続されてい
る。トランジスタＱ３のコレクタはＰＮＰ形のトランジ
スタＱ４のエミッタに接続され、トランジスタＱ４のコ
レクタは電源Ｖcc２に接続されるとともに抵抗Ｒ２を介
してトランジスタＱ４のベースに接続されている。トラ
ンジスタＱ４のベースにはツェナーダイオードＤ２のア
ノードが接続されている。なお、トランジスタＱ２およ
びＱ３は電流アンプとして機能するものであり、シング
ルエンドプッシュプル（ＳＥＰＰ）アンプＡ１の出力段
を構成している。すなわち、これらトランジスタＱ２お
よびＱ３のベースには図示しない電圧アンプの出力が加
えられる。
回路の一例を示す要部回路図である。図において、ＮＰ
Ｎ形のトランジスタＱ１のコレクタは電源Ｖcc１に接続
されるとともに抵抗Ｒ１を介してトランジスタＱ１のベ
ースに接続されている。トランジスタＱ１のベースには
ツェナーダイオードＤ１のカソードが接続され、トラン
ジスタＱ１のエミッタはＮＰＮ形のトランジスタＱ２の
コレクタに接続されている。トランジスタＱ２のエミッ
タはＰＮＰ形のトランジスタＱ３のエミッタに接続され
るとともに、ツェナーダイオードＤ１のアノードとツェ
ナーダイオードＤ２のカソードの接続点に接続されてい
る。トランジスタＱ３のコレクタはＰＮＰ形のトランジ
スタＱ４のエミッタに接続され、トランジスタＱ４のコ
レクタは電源Ｖcc２に接続されるとともに抵抗Ｒ２を介
してトランジスタＱ４のベースに接続されている。トラ
ンジスタＱ４のベースにはツェナーダイオードＤ２のア
ノードが接続されている。なお、トランジスタＱ２およ
びＱ３は電流アンプとして機能するものであり、シング
ルエンドプッシュプル（ＳＥＰＰ）アンプＡ１の出力段
を構成している。すなわち、これらトランジスタＱ２お
よびＱ３のベースには図示しない電圧アンプの出力が加
えられる。
【０００３】このような構成において、アンプＡ１の出
力段を構成するトランジスタＱ２のコレクタの電位は出
力電圧に対してツェナーダイオードＤ１のツェナー電圧
分だけ高い状態に保たれてるとともに、トランジスタＱ
３のコレクタの電位は出力電圧に対してツェナーダイオ
ードＤ２のツェナー電圧分だけ低い状態に保たれるの
で、実際の電源Ｖcc１，Ｖcc２をこれら出力トランジス
タＱ２およびＱ３の耐圧電圧よりも高く設定できる。
力段を構成するトランジスタＱ２のコレクタの電位は出
力電圧に対してツェナーダイオードＤ１のツェナー電圧
分だけ高い状態に保たれてるとともに、トランジスタＱ
３のコレクタの電位は出力電圧に対してツェナーダイオ
ードＤ２のツェナー電圧分だけ低い状態に保たれるの
で、実際の電源Ｖcc１，Ｖcc２をこれら出力トランジス
タＱ２およびＱ３の耐圧電圧よりも高く設定できる。
【０００４】
【発明が解決しようとする課題】ところが、従来のこの
ような電源回路では、トランジスタＱ１，Ｑ４として、
電源Ｖcc１，Ｖcc２よりも高い耐圧が必要になる。この
結果、アンプをディスクリート部品で構成する場合、ト
ランジスタＱ１，Ｑ４として高耐圧のものを用いなけれ
ばならないことからコスト的なメリットがなくなってし
まう。
ような電源回路では、トランジスタＱ１，Ｑ４として、
電源Ｖcc１，Ｖcc２よりも高い耐圧が必要になる。この
結果、アンプをディスクリート部品で構成する場合、ト
ランジスタＱ１，Ｑ４として高耐圧のものを用いなけれ
ばならないことからコスト的なメリットがなくなってし
まう。
【０００５】具体例として、電源Ｖcc１，Ｖcc２を例え
ば１００Ｖ程度にすると、トランジスタＱ１，Ｑ４に要
求される耐圧は、ディレーティングファクタを０．８と
した場合には、 （１００＋１００）／０．８＝２５０ から２５０Ｖになる。このように耐圧の高いトランジス
タでは大電流の取れるものがなかったり、放熱の面で不
利である。
ば１００Ｖ程度にすると、トランジスタＱ１，Ｑ４に要
求される耐圧は、ディレーティングファクタを０．８と
した場合には、 （１００＋１００）／０．８＝２５０ から２５０Ｖになる。このように耐圧の高いトランジス
タでは大電流の取れるものがなかったり、放熱の面で不
利である。
【０００６】また、耐圧の高いトランジスタはスイッチ
ング用が多く、電流増幅率ｈｆｅが小さかったり、直流
では大電流が流せなかったりする。特に、トランジスタ
Ｑ１，Ｑ４の放熱が困難になることから自己加熱による
ドリフトや熱雑音などが発生し、低雑音で安定度の高い
直流出力電圧が得にくいという問題がある。
ング用が多く、電流増幅率ｈｆｅが小さかったり、直流
では大電流が流せなかったりする。特に、トランジスタ
Ｑ１，Ｑ４の放熱が困難になることから自己加熱による
ドリフトや熱雑音などが発生し、低雑音で安定度の高い
直流出力電圧が得にくいという問題がある。
【０００７】本発明はこのような問題点を解決するもの
であり、その目的は、従来と比較して耐圧の低い部品で
構成でき、低雑音で安定度の高い直流出力電圧が得られ
るブートストラップ形の電源回路を実現することにあ
る。
であり、その目的は、従来と比較して耐圧の低い部品で
構成でき、低雑音で安定度の高い直流出力電圧が得られ
るブートストラップ形の電源回路を実現することにあ
る。
【０００８】
【課題を解決するための手段】本発明は、このような問
題点を解決するために、２電源で駆動される出力段を有
するアンプを備えた電源回路において、各駆動電源系統
に、駆動電源の電圧を一定値に制御する制御素子と、設
定制限電圧Ｖlmtに依存した不感帯を有し、アンプの出
力電圧ＶOと設定制限電圧Ｖlmtとを比較することによ
り、ＶO≦Ｖlmtのときは一定の電圧を出力してＶO＞Ｖ
lmtのときはＶOに比例した電圧を出力する比較回路と、
この比較回路の出力系統に直列接続された定電圧発生要
素と、この定電圧発生要素の出力電圧と駆動電源系統の
電圧との誤差を求め、その出力を前記制御素子に帰還す
る誤差アンプ、を設けたことを特徴とする。
題点を解決するために、２電源で駆動される出力段を有
するアンプを備えた電源回路において、各駆動電源系統
に、駆動電源の電圧を一定値に制御する制御素子と、設
定制限電圧Ｖlmtに依存した不感帯を有し、アンプの出
力電圧ＶOと設定制限電圧Ｖlmtとを比較することによ
り、ＶO≦Ｖlmtのときは一定の電圧を出力してＶO＞Ｖ
lmtのときはＶOに比例した電圧を出力する比較回路と、
この比較回路の出力系統に直列接続された定電圧発生要
素と、この定電圧発生要素の出力電圧と駆動電源系統の
電圧との誤差を求め、その出力を前記制御素子に帰還す
る誤差アンプ、を設けたことを特徴とする。
【０００９】
【作用】各駆動電源の電圧がブートストラップされる範
囲は、設定制限電圧Ｖlmtにより一定の範囲に制限され
る。これにより、従来と比較して、耐圧の低い部品を用
いることができる。
囲は、設定制限電圧Ｖlmtにより一定の範囲に制限され
る。これにより、従来と比較して、耐圧の低い部品を用
いることができる。
【００１０】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１は本発明の一実施例の要部の回路図である。な
お、図１では説明を簡単にするためにＶcc１の正電源系
統のみを示しているが、Ｖcc２の負電源系統は対称形に
なるだけで原理は同様である。
る。図１は本発明の一実施例の要部の回路図である。な
お、図１では説明を簡単にするためにＶcc１の正電源系
統のみを示しているが、Ｖcc２の負電源系統は対称形に
なるだけで原理は同様である。
【００１１】図において、ＮＰＮ形のトランジスタＱ５
は駆動電源の電圧Ｖcc１を一定値に制御する制御素子と
して機能するものである。トランジスタＱ５のコレクタ
には図示しない整流回路から出力される正の電源電圧Ｖ
cc１が印加され、トランジスタＱ５のベースには演算増
幅器Ａ２の出力端子が接続され、トランジスタＱ５のエ
ミッタにはＮＰＮ形のトランジスタＱ６のコレクタが接
続されている。
は駆動電源の電圧Ｖcc１を一定値に制御する制御素子と
して機能するものである。トランジスタＱ５のコレクタ
には図示しない整流回路から出力される正の電源電圧Ｖ
cc１が印加され、トランジスタＱ５のベースには演算増
幅器Ａ２の出力端子が接続され、トランジスタＱ５のエ
ミッタにはＮＰＮ形のトランジスタＱ６のコレクタが接
続されている。
【００１２】演算増幅器Ａ２は誤差アンプとして機能す
るものであり、非反転入力端子には抵抗Ｒ３を介してト
ランジスタＱ５のエミッタが接続されるとともに定電圧
発生要素として用いるツェナーダイオードＤ３のカソー
ドが接続され、反転入力端子には抵抗Ｒ４を介してトラ
ンジスタＱ５のエミッタが接続されるとともに抵抗Ｒ５
を介して共通電位点が接続されている。ここで、抵抗Ｒ
３はツェナーダイオードＤ３に電流を流してツェナー電
圧を得るためのものである。このように接続される演算
増幅器Ａ２は、定電圧発生要素Ｄ３の出力電圧（ツェナ
ー電圧）と抵抗Ｒ４とＲ５により分圧される駆動電源系
統の電圧との誤差を求め、その出力を制御素子として機
能するトランジスタＱ５のベースに加えている。
るものであり、非反転入力端子には抵抗Ｒ３を介してト
ランジスタＱ５のエミッタが接続されるとともに定電圧
発生要素として用いるツェナーダイオードＤ３のカソー
ドが接続され、反転入力端子には抵抗Ｒ４を介してトラ
ンジスタＱ５のエミッタが接続されるとともに抵抗Ｒ５
を介して共通電位点が接続されている。ここで、抵抗Ｒ
３はツェナーダイオードＤ３に電流を流してツェナー電
圧を得るためのものである。このように接続される演算
増幅器Ａ２は、定電圧発生要素Ｄ３の出力電圧（ツェナ
ー電圧）と抵抗Ｒ４とＲ５により分圧される駆動電源系
統の電圧との誤差を求め、その出力を制御素子として機
能するトランジスタＱ５のベースに加えている。
【００１３】トランジスタＱ６のエミッタはＰＮＰ形の
トランジスタＱ７のエミッタに接続されるとともに抵抗
Ｒ６を介して演算増幅器Ａ４の反転入力端子に接続され
ている。これらトランジスタＱ６，Ｑ７は電流アンプと
して機能するものであり、シングルエンドプッシュプル
（ＳＥＰＰ）アンプＡ３の出力段を構成している。すな
わち、これらトランジスタＱ６およびＱ７のベースには
図示しない電圧アンプの出力が加えられる。なお、トラ
ンジスタＱ７のコレクタには前述のように図１と対称形
に形成されたＶcc２の負電源系統が接続されることにな
る。
トランジスタＱ７のエミッタに接続されるとともに抵抗
Ｒ６を介して演算増幅器Ａ４の反転入力端子に接続され
ている。これらトランジスタＱ６，Ｑ７は電流アンプと
して機能するものであり、シングルエンドプッシュプル
（ＳＥＰＰ）アンプＡ３の出力段を構成している。すな
わち、これらトランジスタＱ６およびＱ７のベースには
図示しない電圧アンプの出力が加えられる。なお、トラ
ンジスタＱ７のコレクタには前述のように図１と対称形
に形成されたＶcc２の負電源系統が接続されることにな
る。
【００１４】演算増幅器Ａ４は比較回路として機能する
もので、理想ダイオード回路として構成されている。す
なわち、演算増幅器Ａ４の反転入力端子には抵抗Ｒ７を
介して設定制限電圧Ｖlmtを発生する直流電源の負端子
が接続されるとともに抵抗Ｒ８を介してダイオードＤ４
のアノードが接続され、さらにダイオードＤ５のカソー
ドが接続されている。演算増幅器Ａ４の出力端子にはダ
イオードＤ４のカソードおよびダイオードＤ５のアノー
ドが接続されている。演算増幅器Ａ４の非反転入力端子
は共通電位点に接続されている。このように構成される
理想ダイオード回路は、設定制限電圧Ｖlmtに依存した
不感帯を有し、アンプＡ３の出力電圧ＶOと設定制限電
圧Ｖlmtとを比較することにより、ＶO≦Ｖlmtのときは
一定の電圧を出力してＶO＞ＶlmtのときはＶOに比例し
た電圧を出力する比較回路として機能する。
もので、理想ダイオード回路として構成されている。す
なわち、演算増幅器Ａ４の反転入力端子には抵抗Ｒ７を
介して設定制限電圧Ｖlmtを発生する直流電源の負端子
が接続されるとともに抵抗Ｒ８を介してダイオードＤ４
のアノードが接続され、さらにダイオードＤ５のカソー
ドが接続されている。演算増幅器Ａ４の出力端子にはダ
イオードＤ４のカソードおよびダイオードＤ５のアノー
ドが接続されている。演算増幅器Ａ４の非反転入力端子
は共通電位点に接続されている。このように構成される
理想ダイオード回路は、設定制限電圧Ｖlmtに依存した
不感帯を有し、アンプＡ３の出力電圧ＶOと設定制限電
圧Ｖlmtとを比較することにより、ＶO≦Ｖlmtのときは
一定の電圧を出力してＶO＞ＶlmtのときはＶOに比例し
た電圧を出力する比較回路として機能する。
【００１５】演算増幅器Ａ５は反転アンプとして機能す
るものである。演算増幅器Ａ５の非反転入力端子は共通
電位点に接続され、反転入力端子は抵抗Ｒ９を介して抵
抗Ｒ８とダイオードＤ４のアノードとの接続点に接続さ
れるとともに抵抗Ｒ１０を介して演算増幅器Ａ５の出力
端子に接続され、演算増幅器Ａ５の出力端子はツェナー
ダイオードＤ３のアノードに接続されている。このよう
に構成される反転アンプは、理想ダイオード回路の出力
を反転してツェナーダイオードＤ３のアノードに加え
る。
るものである。演算増幅器Ａ５の非反転入力端子は共通
電位点に接続され、反転入力端子は抵抗Ｒ９を介して抵
抗Ｒ８とダイオードＤ４のアノードとの接続点に接続さ
れるとともに抵抗Ｒ１０を介して演算増幅器Ａ５の出力
端子に接続され、演算増幅器Ａ５の出力端子はツェナー
ダイオードＤ３のアノードに接続されている。このよう
に構成される反転アンプは、理想ダイオード回路の出力
を反転してツェナーダイオードＤ３のアノードに加え
る。
【００１６】このような構成の動作を説明する。図１に
おいて、説明を簡単にするために理想ダイオード回路を
構成する抵抗Ｒ６とＲ７の抵抗値が等しいものとする
と、アンプＡ３の出力電圧ＶOと設定制限電圧ＶlmtがＶ
O≦Ｖlmtのときの理想ダイオード回路の出力は０Ｖにな
る。従って反転アンプＡ５の出力も０Ｖになり、誤差ア
ンプＡ２の非反転入力端子の電位はツェナーダイオード
Ｄ３のツェナー電圧Ｖｚ１と等しくなる。そして、誤差
アンプＡ２のゲインが十分大きいものとすると、制御素
子として用いるトランジスタＱ５のエミッタの電位(ア
ンプＡ３から出力される正電源系統の電源電圧Ｖcc１)
は、 Ｖｚ１＊（Ｒ４＋Ｒ５）／Ｒ５…(1) で表される。すなわち、アンプＡ３の出力ＶOが設定制
限電圧Ｖlmt以下の場合には(1)式で表される定電圧にな
る。なお、(1)式で表される電圧はアンプＡ３から出力
される正電源系統の電源電圧Ｖcc１なので、Ｖcc１がＶ
lmtよりも大きな値になるようにツェナーダイオードＤ
３のツェナー電圧Ｖｚ１および抵抗Ｒ４，Ｒ５を選定す
る。
おいて、説明を簡単にするために理想ダイオード回路を
構成する抵抗Ｒ６とＲ７の抵抗値が等しいものとする
と、アンプＡ３の出力電圧ＶOと設定制限電圧ＶlmtがＶ
O≦Ｖlmtのときの理想ダイオード回路の出力は０Ｖにな
る。従って反転アンプＡ５の出力も０Ｖになり、誤差ア
ンプＡ２の非反転入力端子の電位はツェナーダイオード
Ｄ３のツェナー電圧Ｖｚ１と等しくなる。そして、誤差
アンプＡ２のゲインが十分大きいものとすると、制御素
子として用いるトランジスタＱ５のエミッタの電位(ア
ンプＡ３から出力される正電源系統の電源電圧Ｖcc１)
は、 Ｖｚ１＊（Ｒ４＋Ｒ５）／Ｒ５…(1) で表される。すなわち、アンプＡ３の出力ＶOが設定制
限電圧Ｖlmt以下の場合には(1)式で表される定電圧にな
る。なお、(1)式で表される電圧はアンプＡ３から出力
される正電源系統の電源電圧Ｖcc１なので、Ｖcc１がＶ
lmtよりも大きな値になるようにツェナーダイオードＤ
３のツェナー電圧Ｖｚ１および抵抗Ｒ４，Ｒ５を選定す
る。
【００１７】次に、ＶO＞Ｖlmtの場合、理想ダイオード
回路の出力電圧は、 （ＶO−Ｖlmt）＊Ｒ８／Ｒ６…(2) になる。この電圧は反転アンプＡ５で極性反転されて増
幅されるが、説明を簡単にするためにＲ９＝Ｒ１０とす
ると、誤差アンプＡ２の非反転入力端子の電位は次式の
ようになる。
回路の出力電圧は、 （ＶO−Ｖlmt）＊Ｒ８／Ｒ６…(2) になる。この電圧は反転アンプＡ５で極性反転されて増
幅されるが、説明を簡単にするためにＲ９＝Ｒ１０とす
ると、誤差アンプＡ２の非反転入力端子の電位は次式の
ようになる。
【００１８】 Ｖｚ１＋（ＶO−Ｖlmt）＊Ｒ８／Ｒ６…(3) これらから、アンプＡ３の正電源系統の電源電圧Ｖcc１
は、 （Ｖｚ１＋（ＶO−Ｖlmt）＊Ｒ８／Ｒ６）＊（Ｒ４＋Ｒ５）／Ｒ５…(4) で求められる。すなわち、アンプＡ３の出力電圧ＶOが
設定制限電圧Ｖlmtを越えた場合には、図２に示すよう
にアンプＡ３の電源電圧Ｖcc１はブートストラップされ
ることになる。
は、 （Ｖｚ１＋（ＶO−Ｖlmt）＊Ｒ８／Ｒ６）＊（Ｒ４＋Ｒ５）／Ｒ５…(4) で求められる。すなわち、アンプＡ３の出力電圧ＶOが
設定制限電圧Ｖlmtを越えた場合には、図２に示すよう
にアンプＡ３の電源電圧Ｖcc１はブートストラップされ
ることになる。
【００１９】アンプ３の負電源系統の回路は図１の回路
と極性が逆になるだけであり、図１と同様に構成でき
る。これらから、アンプ３のゲインを１にしたときのア
ンプ３の出力と正負の電源電圧との関係は図３のように
なる。そして、図３に基づいて図１におけるトランジス
タＱ５およびＱ６に必要な耐圧を求めると次のようにな
る。まず、トランジスタＱ５について、エミッタ電位が
１５Ｖ以下になることはなく、最大値は１１０Ｖになっ
ている。ここで、コレクタ電位を１５０Ｖとし、ディレ
ーティングファクタを０．８とすると、 （１５０−１５）／０．８＝１６９Ｖ ですむ。
と極性が逆になるだけであり、図１と同様に構成でき
る。これらから、アンプ３のゲインを１にしたときのア
ンプ３の出力と正負の電源電圧との関係は図３のように
なる。そして、図３に基づいて図１におけるトランジス
タＱ５およびＱ６に必要な耐圧を求めると次のようにな
る。まず、トランジスタＱ５について、エミッタ電位が
１５Ｖ以下になることはなく、最大値は１１０Ｖになっ
ている。ここで、コレクタ電位を１５０Ｖとし、ディレ
ーティングファクタを０．８とすると、 （１５０−１５）／０．８＝１６９Ｖ ですむ。
【００２０】一方、トランジスタＱ６について、負の最
大出力時が最も高い電圧がかかる状態になり、その値
は、 （１５＋１００）／０．８＝１４４Ｖ になって、従来の回路に比べて小さい耐圧のトランジス
タが使用できることになる。
大出力時が最も高い電圧がかかる状態になり、その値
は、 （１５＋１００）／０．８＝１４４Ｖ になって、従来の回路に比べて小さい耐圧のトランジス
タが使用できることになる。
【００２１】一般に、耐圧が１４０Ｖ〜２００Ｖの領域
には各種のパワーアンプ用のトランジスタが市販されて
いるので、大電流を取り出せるトランジスタも容易に入
手できる。また、各トランジスタに印加される電圧は従
来よりも低いので放熱は相対的に少なくなり、自己加熱
が小さくなることから低雑音で高安定の直流電圧発生が
可能になる。
には各種のパワーアンプ用のトランジスタが市販されて
いるので、大電流を取り出せるトランジスタも容易に入
手できる。また、各トランジスタに印加される電圧は従
来よりも低いので放熱は相対的に少なくなり、自己加熱
が小さくなることから低雑音で高安定の直流電圧発生が
可能になる。
【００２２】なお、上記実施例ではアンプとしてＳＥＰ
Ｐ形に構成する例を説明したが、例えばトーテムポール
形など、２電源で駆動されるものに適用可能である。ま
た、上記実施例では比較回路として理想ダイオード回路
を用いているが、同等の機能を有するものであれば、そ
の他の回路でもよい。また、比較回路と反転アンプが一
体化されたものでもよい。
Ｐ形に構成する例を説明したが、例えばトーテムポール
形など、２電源で駆動されるものに適用可能である。ま
た、上記実施例では比較回路として理想ダイオード回路
を用いているが、同等の機能を有するものであれば、そ
の他の回路でもよい。また、比較回路と反転アンプが一
体化されたものでもよい。
【００２３】また、定電圧発生要素はツェナーダイオー
ドに限るものではなく、例えば電池や定電圧発生回路を
用いてもよい。
ドに限るものではなく、例えば電池や定電圧発生回路を
用いてもよい。
【００２４】
【発明の効果】以上詳細に説明したように、本発明によ
れば、耐圧の低い部品で、低雑音で安定度の高い直流出
力電圧が得られるブートストラップ形の電源回路を実現
することができ、電圧電流発生器などに有効である。
れば、耐圧の低い部品で、低雑音で安定度の高い直流出
力電圧が得られるブートストラップ形の電源回路を実現
することができ、電圧電流発生器などに有効である。
【図１】本発明の一実施例の要部の回路図である。
【図２】図１の動作説明図である。
【図３】図１の動作説明図である。
【図４】従来の電源回路の一例の要部の回路図である。
Ｑ５〜Ｑ７ トランジスタ Ａ２ 演算増幅器（誤差アンプ） Ａ３ アンプ Ａ４ 演算増幅器（比較回路，理想ダイオード回路） Ａ５ 演算増幅器（反転アンプ） Ｄ３ ツェナーダイオード Ｄ４，Ｄ５ ダイオード Ｒ３〜Ｒ１０ 抵抗 Ｖlmt 設定制限電圧源
Claims (1)
- 【請求項１】それぞれに駆動電源の電圧をブートストラ
ップする増幅素子が接続された２電源で駆動される出力
段を有するアンプを備えた電源回路において、 各駆動電源系統に、 設定制限電圧Ｖlmtに依存した不感帯を有し、アンプの
出力電圧ＶOと設定制限電圧Ｖlmtとを比較することによ
り、ＶO≦Ｖlmtのときは一定の電圧を出力してＶO＞Ｖ
lmtのときはＶOに比例した電圧を出力する比較回路と、 この比較回路の出力系統と駆動電源系統の間に直列接続
された定電圧発生要素と、 この定電圧発生要素の出力電圧と駆動電源系統の電圧と
の誤差を求め、その出力を前記増幅素子に帰還する誤差
アンプ、を設けたことを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4208059A JP2996018B2 (ja) | 1992-08-04 | 1992-08-04 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4208059A JP2996018B2 (ja) | 1992-08-04 | 1992-08-04 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0651852A JPH0651852A (ja) | 1994-02-25 |
| JP2996018B2 true JP2996018B2 (ja) | 1999-12-27 |
Family
ID=16549963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4208059A Expired - Fee Related JP2996018B2 (ja) | 1992-08-04 | 1992-08-04 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2996018B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5815441B2 (ja) * | 2012-03-05 | 2015-11-17 | 三菱電機株式会社 | スイッチング半導体装置の制御装置 |
-
1992
- 1992-08-04 JP JP4208059A patent/JP2996018B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0651852A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2996018B2 (ja) | 電源回路 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JPS6325710A (ja) | トランジスタ回路 | |
| JPS6123689B2 (ja) | ||
| JP2607193Y2 (ja) | マルチ電源回路 | |
| JP2000252754A (ja) | 直流信号電圧変換器 | |
| JP3282402B2 (ja) | 直線検波回路 | |
| JPH0643951A (ja) | 電流制限回路 | |
| JPS593651Y2 (ja) | 垂直偏向装置 | |
| JPH0326435B2 (ja) | ||
| JP2000081919A (ja) | 起動回路 | |
| JPH0537289Y2 (ja) | ||
| JP3747591B2 (ja) | 半導体回路 | |
| JPS6325775Y2 (ja) | ||
| JP2777002B2 (ja) | モータ駆動装置 | |
| JP3226105B2 (ja) | 演算整流回路 | |
| JPH04278611A (ja) | 定電流回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP3469639B2 (ja) | 増幅回路 | |
| JPH03870Y2 (ja) | ||
| JPH067375Y2 (ja) | 出力電圧温度補償型安定化直流電源 | |
| JPH0650014Y2 (ja) | 直列制御形電圧安定化器 | |
| JPS6213129Y2 (ja) | ||
| JPS607548Y2 (ja) | 電力増幅器 | |
| JPH0419881Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |