JP3572212B2 - サイリスタスイッチ駆動回路 - Google Patents
サイリスタスイッチ駆動回路 Download PDFInfo
- Publication number
- JP3572212B2 JP3572212B2 JP00136899A JP136899A JP3572212B2 JP 3572212 B2 JP3572212 B2 JP 3572212B2 JP 00136899 A JP00136899 A JP 00136899A JP 136899 A JP136899 A JP 136899A JP 3572212 B2 JP3572212 B2 JP 3572212B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- gate
- terminal
- gate thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Interface Circuits In Exchanges (AREA)
- Electronic Switches (AREA)
- Devices For Supply Of Signal Current (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、サイリスタスイッチの駆動回路に係り、特に電話交換機の加入者回路等のフローティング電位に置かれたサイリスタスイッチにおいて、ゲート駆動電流によるアノード電流あるいはカソード電流の変動を防止したサイリスタスイッチの駆動回路に関する。
【０００２】
【従来の技術】
電話交換機の加入者回路は、電話交換局の給電回路に接続した一対の給電線およびこの給電線に接続した電話機から構成される。そして、加入者回路における給電回路の給電端に挿入するスイッチ回路にはサイリスタスイッチからなるスイッチ回路が設けられる。
【０００３】
また、給電回路の電位は、一対の給電線の電位が加入者回路の作動状態によって変動するようにフローティング状態に置かれ、このため前記サイリスタスイッチの電位もフローティング状態にある。
【０００４】
このように、フローティング状態にあるサイリスタスイッチのターンオン制御は、そのＰゲートに駆動電流を供給して行い、ターンオフ制御はｎｐｎ型トランジスタのコレクタを前記Ｐゲートに接続し、エミッタをカソードに接続し、該トランジスタのベースにベース電流を供給することにより行うのが一般的である。
【０００５】
そして、このような加入者回路は、例えば加入者回路の静電容量を試験する容量試験回路、あるいは特開平９−６９８７９号公報に示されるような加入者回路の絶縁抵抗および静電容量を試験する試験回路を備えている。
【０００６】
【発明が解決しようとする課題】
前記容量試験回路は、加入者回路を所定電圧で充電し、次いで前記静電容量を放電する。そしてこのときの放電電流を電圧に変換して積分した値によって前記静電容量を検出している。また、前記絶縁抵抗および静電容量を試験する試験回路では、加入者回路の静電容量を充電する際の充電電流を電圧に変換して積分した値によって前記絶縁抵抗および静電容量を検出している。
【０００７】
ところで、前記従来のサイリスタスイッチを用いた加入者回路では、フローティング電位にあるサイリスタのゲート電極にゲート駆動回路を介して駆動電流を供給すると、該駆動電流は前記サイリスタのゲート電極からカソード回路に流れ込むことになる。すなわち前記駆動電流は前記サイリスタスイッチのカソードを流れる主電流に加算されることになる。ここで、前記加入者回路の静電容量は１００ｎＦ程度であり、該回路を流れる充電電流あるいは放電電流は１００μＡ程度であり、一方、通常のサイリスタスイッチの駆動電流は３００μＡ程度である。
【０００８】
したがって、前記静電容量の充電電流あるいは放電電流１００μＡに対して前記駆動電流３００μＡが加算されることになり、前記検出回路の検出精度は低下する。
【０００９】
前記サイリスタスイッチの代わりにリレースイッチあるいはフォトＭＯＳトランジスタスイッチを用いることにより、前記充電電流あるいは放電電流に駆動電流が加算されることを回避することができる。しかしながら、この場合には加入者回路を正極性および負極性に切り替え接続するためのスイッチ回路を４個さらに外付け接続する必要がある。
【００１０】
本発明は、前記種々の問題点に鑑みてなされたもので、フローティング電位に置かれたサイリスタスイッチのゲート駆動電流が加算されることによるアノード電流あるいはカソード電流の変動を防止して、リレースイッチあるいはフォトＭＯＳトランジスタスイッチを使用しない、小型軽量化したサイリスタスイッチの駆動回路を提供する。
【００１１】
【課題を解決するための手段】
本発明は、上記の課題を解決するために次のような手段を採用した。
【００１２】
フローティング電位に置かれたＰゲートサイリスタスイッチと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ＰゲートサイリスタスイッチのＰゲート端子に前記Ｐゲートサイリスタをオン駆動するオン駆動電流を第１のカレントミラー回路の電流入力回路を介して供給する定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｐゲートサイリスタのカソード端子に接続した第２のカレントミラー回路とからなり、
前記ＰゲートサイリスタスイッチのＰゲート端子に供給する電流に等しい電流を前記Ｐゲートサイリスタのカソード端子から引き抜くことを特徴とする。
【００１３】
また、フローティング電位に置かれたＰゲートサイリスタスイッチと、
前記ＰゲートサイリスタのＰゲート端子とカソード間に接続したｎｐｎ型トランジスタと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ｎｐｎトランジスタのベース端子に前記Ｐゲートサイリスタをオフ駆動するオフ駆動電流を第１のカレントミラー回路の電流入力回路を介して供給する定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｐゲートサイリスタのカソード端子に接続した第２のカレントミラー回路とからなり、
前記ｎｐｎトランジスタのベース端子に供給する電流に等しい電流を前記Ｐゲートサイリスタのカソード端子から引き抜くことを特徴とする。
【００１４】
また、フローティング電位に置かれたＮゲートサイリスタスイッチと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ＮゲートサイリスタスイッチのＮゲート端子に前記Ｎゲートサイリスタをオフ駆動するオフ駆動電流を第１のカレントミラー回路の電流入力回路を介して引き抜く定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｎゲートサイリスタのアノードに接続した第２のカレントミラー回路とからなり、
前記ＮゲートサイリスタスイッチのＮゲート端子から引き抜く電流に等しい電流を前記Ｎゲートサイリスタのアノード端子に供給することを特徴とする。
【００１５】
また、フローティング電位に置かれたＮゲートサイリスタスイッチと、
前記ＮゲートサイリスタのＮゲート端子とアノード端子間に接続したｐｎｐ型トランジスタと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ｐｎｐ型トランジスタのベース端子から前記Ｎゲートサイリスタをオフ駆動するオフ駆動電流を第１のカレントミラー回路の電流入力回路を介して引き抜く定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｎゲートサイリスタのアノード端子に接続した第２のカレントミラー回路とからなり、
前記ｐｎｐ型トランジスタのベース端子から引き抜く電流に等しい電流を前記Ｎゲートサイリスタのアノード端子に供給することを特徴とする。
【００１６】
また、フローティング電位に置かれたＰゲートサイリスタスイッチと、
前記ＰゲートサイリスタのＰゲート端子とカソード端子間に接続したｐｎｐ型トランジスタと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ｐｎｐ型トランジスタのベース端子から前記Ｐゲートサイリスタをオフ駆動するオフ駆動電流を第１のカレントミラー回路の電流入力回路を介して引き抜く定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｐゲートサイリスタのカソード端子に接続した第２のカレントミラー回路とからなり、
前記ｐｎｐ型トランジスタのベース端子から引き抜く電流に等しい電流を前記Ｐゲートサイリスタのカソード端子に供給することを特徴とする。
【００１７】
また、フローティング電位に置かれたＮゲートサイリスタスイッチと、
前記ＮゲートサイリスタのＮゲート端子とアノード間に接続したｎｐｎ型トランジスタと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ｎｐｎ型トランジスタのベース端子に前記Ｎゲートサイリスタをオフ駆動するオフ駆動電流を第１のカレントミラー回路の電流入力回路を介して供給する定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｎゲートサイリスタのアノード端子に接続した第２のカレントミラー回路とからなり、
前記ｎｐｎ型トランジスタのベース端子に供給する電流に等しい電流を前記Ｎゲートサイリスタのアノード端子から引き抜くことを特徴とする。
【００１８】
また、前記サイリスタスイッチの駆動回路において、
前記サイリスタスイッチは、一対の給電線を有する給電回路と該給電回路の電流を検出する電流検出器とからなる電話交換機の加入者回路の給電端に挿入したことを特徴とする。
【００１９】
また、一対の給電線を有する給電回路、該給電回路の給電電流を検出する電流検出器および前記それぞれの給電線の給電端に挿入した第１および第２のＰゲートサイリスタスイッチからなる電話交換機の加入者回路と、
電流入力回路並びに第１および第２の電流出力回路を備え、電流入力回路に入力した電流に等しい電流を第１および第２の電流出力回路から出力する第１のカレントミラー回路と、
前記第１のＰゲートサイリスタスイッチのＰゲート端子に前記Ｐゲートサイリスタをオン駆動するオン駆動電流を第１のカレントミラー回路の電流入力回路を介して供給するとともに、
前記第２のＰゲートサイリスタスイッチのＰゲート端子に前記第２のＰゲートサイリスタをオン駆動するオン駆動電流を第１のカレントミラー回路の第１の電流出力回路を介して供給する定電流回路と、
前記第１のカレントミラー回路の第２の電流出力回路にその電流入力回路を接続し、第１の電流出力回路を前記第１のＰゲートサイリスタのカソード端子に接続し、第２の電流出力回路を前記第２のＰゲートサイリスタのカソード端子に接続した第２のカレントミラー回路とからなり、
前記第１のＰゲートサイリスタスイッチのＰゲート回路に供給する電流に等しい電流を前記１のＰゲートサイリスタのカソード端子から引き抜き、前記第２のＰゲートサイリスタスイッチのＰゲート回路に供給する電流に等しい電流を前記２のＰゲートサイリスタのカソード端子から引き抜くことを特徴とする。
【００２０】
【発明の実施の形態】
以下に、本発明の第１の実施形態を図１を用いて説明する。図１は本実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【００２１】
図において、１は正電源、２は負電源、３は電源スイッチ、４は定電流回路であり、定電流ｉ１を発生する。５は第１のカレントミラー回路、５ａは該カレントミラー回路の電流入力回路、５ｂは前記カレントミラー回路の電流出力回路である。カレントミラー回路５は電流入力回路５ａに定電流ｉ１の供給を受け、電流出力回路５ｂに前記定電流ｉ１に等しい出力電流ｉ２を出力する。６は第２のカレントミラー回路、６ａは該カレントミラー回路の電流入力回路、６ｂは前記カレントミラー回路の電流出力回路である。カレントミラー回路６は電流入力回路６ａに定電流ｉ１に等しい定電流ｉ２の供給を受け、電流出力回路６ｂに前記定電流ｉ２に等しい出力電流ｉ３を出力する。
【００２２】
７１はＰゲートサイリスタスイッチ、Ｇはゲート端子、Ｒ１はゲート抵抗、Ａは前記Ｐゲートサイリスタスイッチのアノード端子、Ｋは前記Ｐゲートサイリスタスイッチのカソード端子である。
【００２３】
電源スイッチ３を投入すると定電流回路４が作動し、定電流ｉ１を第１のカレントミラー回路５の電流入力回路５ａを介してＰゲートサイリスタ７１のゲート端子Ｇに供給し、Ｐゲートサイリスタ７１をターンオンする。
【００２４】
前記第１のカレントミラー回路５は、その電流出力回路５ｂに前記定電流ｉ１に等しい定電流ｉ２を出力し、該定電流ｉ２を第２のカレントミラー回路６の電流入力回路６ａに供給する。
【００２５】
前記第２のカレントミラー回路６は、その電流出力回路６ｂに前記定電流ｉ２に等しい定電流ｉ３を発生し、該定電流ｉ３を前記Ｐゲートサイリスタ７のカソード端子から引き抜く。
【００２６】
すなわち、Ｐゲートサイリスタ７１のゲート電極に供給したゲート電流と等しい電流が、第２のカレントミラー回路６によりＰゲートサイリスタ７１のカソード端子から引き抜かれるので前記Ｐゲートサイリスタのアノード電流とカソード電流は一致させることができ、前記検出用の充電電流および放電電流へゲート駆動電流が加算されることによる影響をなくすることができる。
【００２７】
次に、本発明の第２の実施形態を図２を用いて説明する。図２は本実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【００２８】
図において、７２はＰゲートサイリスタスイッチ、Ｇはゲート端子、Ｔ１はゲート端子Ｇとカソード端子間に接続したｎｐｎトランジスタ、Ａは前記Ｐゲートサイリスタスイッチのアノード端子、Ｋは前記Ｐゲートサイリスタスイッチのカソード端子である。なお、図において図１に示される部分と同一部分については同一符号を付してその説明を省略する。
【００２９】
電源スイッチ３を投入すると定電流回路４が作動し、定電流ｉ１を第１のカレントミラー回路５の電流入力回路５ａを介して前記ｎｐｎトランジスタのベース端子に供給して該トランジスタをオンにし、これによりＰゲートサイリスタ７２のゲートを駆動して該サイリスタをターンオフする。
【００３０】
前記第１のカレントミラー回路５は、その電流出力回路５ｂに前記定電流ｉ１に等しい定電流ｉ２を出力し、該定電流ｉ２を第２のカレントミラー回路６の電流入力回路６ａに供給する。
【００３１】
前記第２のカレントミラー回路６は、その電流出力回路６ｂに前記定電流ｉ２に等しい定電流ｉ３を発生し、該定電流ｉ３を前記Ｐゲートサイリスタ７のカソード端子から引き抜く。
【００３２】
すなわち、ｎｐｎトランジスタのベース端子に供給したベース電流と等しい電流が、第２のカレントミラー回路６によりＰゲートサイリスタ７２のカソード端子から引き抜かれるので前記Ｐゲートサイリスタのアノード電流とカソード電流は一致させることができ、前記検出用の充電電流および放電電流へゲート駆動電流が加算されることによる影響をなくすることができる。
【００３３】
次に、本発明の第３の実施形態を図３を用いて説明する。図３は本実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【００３４】
図において、７３はＮゲートサイリスタスイッチ、Ｇはゲート端子、Ｒ２はゲート抵抗、Ａは前記Ｎゲートサイリスタスイッチのアノード端子、Ｋは前記Ｎゲートサイリスタスイッチのカソード端子である。なお、図において図１に示される部分と同一部分については同一符号を付してその説明を省略する。
【００３５】
電源スイッチ３を投入すると定電流回路４が作動し、定電流ｉ１を第１のカレントミラー回路５の電流入力回路５ａを介してＮゲートサイリスタのゲート電流を引き抜き該サイリスタをターンオンする。
【００３６】
前記第１のカレントミラー回路５は、その電流出力回路５ｂに前記定電流ｉ１に等しい定電流ｉ２を出力し、該定電流ｉ２を第２のカレントミラー回路６の電流入力回路６ａに供給する。
【００３７】
前記第２のカレントミラー回路６は、その電流出力回路６ｂに前記定電流ｉ２に等しい定電流ｉ３を発生し、該定電流ｉ３を前記Ｐゲートサイリスタ７のアノード端子に供給する。
【００３８】
すなわち、Ｎゲートサイリスタ７３のゲート端子から引く抜いた電流に等しい電流が、第２のカレントミラー回路６によりＮゲートサイリスタ７のアノード端子に供給されるので前記Ｎゲートサイリスタのアノード電流とカソード電流は一致させることができ、前記検出用の充電電流および放電電流へゲート駆動電流が加算されることによる影響をなくすることができる。
【００３９】
次に、本発明の第４の実施形態を図４を用いて説明する。図４は本実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【００４０】
図において、７４はＮゲートサイリスタスイッチ、Ｇはゲート端子、Ｔ２はアノード端子Ａとゲート端子間に接続したｐｎｐ型トランジスタ、Ａは前記Ｐゲートサイリスタスイッチのアノード端子、Ｋは前記Ｐゲートサイリスタスイッチのカソード端子である。なお、図において図１に示される部分と同一部分については同一符号を付してその説明を省略する。
【００４１】
電源スイッチ３を投入すると定電流回路４が作動し、定電流ｉ１を第１のカレントミラー回路５の電流入力回路５ａを介して前記ｐｎｐ型トランジスタのベース端子から引き抜き該トランジスタをオンにし、これによりＮゲートサイリスタ７４のゲートを駆動して該サイリスタをターンオフする。
【００４２】
前記第１のカレントミラー回路５は、その電流出力回路５ｂに前記定電流ｉ１に等しい定電流ｉ２を出力し、該定電流ｉ２を第２のカレントミラー回路６の電流入力回路６ａに供給する。
【００４３】
前記第２のカレントミラー回路６は、その電流出力回路６ｂに前記定電流ｉ２に等しい定電流ｉ３を発生し、該定電流ｉ３を前記Ｎゲートサイリスタ７のアノード端子に供給する。
【００４４】
すなわち、ｐｎｐ型トランジスタのベース端子から引き抜いたベース電流と等しい電流が、第２のカレントミラー回路６によりＮゲートサイリスタ７４のアノード端子に供給されるので前記Ｐゲートサイリスタのアノード電流とカソード電流は一致させることができ、前記検出用の充電電流および放電電流へゲート駆動電流が加算されることによる影響をなくすることができる。
【００４５】
次に、本発明の第５の実施形態を図５を用いて説明する。図５は本実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【００４６】
図において、７５はＰゲートサイリスタスイッチ、Ｇはゲート端子、Ｔ３はゲート端子Ｇとカソード端子Ｋと間に接続したｐｎｐ型トランジスタ、Ａは前記Ｐゲートサイリスタスイッチのアノード端子、Ｋは前記Ｐゲートサイリスタスイッチのカソード端子である。なお、図において図１に示される部分と同一部分については同一符号を付してその説明を省略する。
【００４７】
電源スイッチ３を投入すると定電流回路４が作動し、定電流ｉ１を第１のカレントミラー回路５の電流入力回路５ａを介して前記ｐｎｐ型トランジスタのベース端子から引き抜き該トランジスタをオンにし、これによりＰゲートサイリスタ７４のゲートを駆動して該サイリスタをターンオフする。
【００４８】
前記第１のカレントミラー回路５は、その電流出力回路５ｂに前記定電流ｉ１に等しい定電流ｉ２を出力し、該定電流ｉ２を第２のカレントミラー回路６の電流入力回路６ａに供給する。
【００４９】
前記第２のカレントミラー回路６は、その電流出力回路６ｂに前記定電流ｉ２に等しい定電流ｉ３を発生し、該定電流ｉ３を前記Ｐゲートサイリスタ７５のアノード端子に供給する。
【００５０】
すなわち、ｐｎｐ型トランジスタのベース端子から引き抜いたベース電流と等しい電流が、第２のカレントミラー回路６によりＰゲートサイリスタ７５のアノード端子に供給されるので前記Ｐゲートサイリスタのアノード電流とカソード電流は一致させることができ、前記検出用の充電電流および放電電流へゲート駆動電流が加算されることによる影響をなくすることができる。
【００５１】
次に、本発明の第６の実施形態を図６を用いて説明する。図６は本実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【００５２】
図において、７６はＮゲートサイリスタスイッチ、Ｇはゲート端子、Ｔ４はアノード端子Ａとゲート端子間に接続したｎｐｎ型トランジスタ、Ａは前記Ｎゲートサイリスタスイッチのアノード端子、Ｋは前記Ｎゲートサイリスタスイッチのカソード端子である。
【００５３】
電源スイッチ３を投入すると定電流回路４が作動し、定電流ｉ１を第１のカレントミラー回路５の電流入力回路５ａを介して前記ｎｐｎ型トランジスタのベース端子に供給し該トランジスタをオンにし、これによりＮゲートサイリスタ７６のゲートを駆動して該サイリスタをターンオフする。
【００５４】
前記第１のカレントミラー回路５は、その電流出力回路５ｂに前記定電流ｉ１に等しい定電流ｉ２を出力し、該定電流ｉ２を第２のカレントミラー回路６の電流入力回路６ａに供給する。
【００５５】
前記第２のカレントミラー回路６は、その電流出力回路６ｂに前記定電流ｉ２に等しい定電流ｉ３を発生し、該定電流ｉ３を前記Ｎゲートサイリスタ７６のアノード端子から引き抜く。
【００５６】
すなわち、ｎｐｎ型トランジスタのベース端子に供給したベース電流と等しい電流が、第２のカレントミラー回路６によりＮゲートサイリスタ７６のアノード端子から引き抜かれるので前記Ｐゲートサイリスタのアノード電流とカソード電流は一致させることができ、前記検出用の充電電流および放電電流へゲート駆動電流が加算されることによる影響をなくすることができる。
【００５７】
次に、本発明の第７の実施形態を図７を用いて説明する。図７は本実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【００５８】
図において、１は正電源、２は負電源、３は電源スイッチ、４は定電流回路であり、定電流ｉ１を発生する。５１は第１のカレントミラー回路、５１ａは該カレントミラー回路の電流入力回路、５１ｂは前記カレントミラー回路の第１の電流出力回路、５１ｃは前記カレントミラー回路の第２の電流出力回路である。カレントミラー回路５１は電流入力回路５１ａに定電流ｉ１の供給を受け、第１の電流出力回路５１ｂおよび第２の電流出力回路５１ｃに前記定電流ｉ１に等しい出力電流ｉ２およびｉ３をそれぞれ出力する。６１は第２のカレントミラー回路、６１ａは該カレントミラー回路の電流入力回路、６１ｂは前記カレントミラー回路の第１の電流出力回路、６１ｃは前記カレントミラー回路の第２の電流出力回路である。カレントミラー回路６１は電流入力回路６１ａに定電流ｉ１に等しい定電流ｉ３の供給を受け、第１の電流出力回路６１ｂおよび第２の電流出力回路６１ｃに前記定電流ｉ３に等しい出力電流ｉ４およびｉ５をそれぞれ出力する。
【００５９】
７７は給電回路のＢ線に挿入したＰゲートサイリスタスイッチ、７８は給電回路のＡ線に挿入したＰゲートサイリスタスイッチ、Ｇはゲート端子、Ｒ３およびＲ４はゲート抵抗、Ａは前記Ｐゲートサイリスタスイッチのアノード端子、Ｋは前記Ｐゲートサイリスタスイッチのカソード端子である。
【００６０】
電源スイッチ３を投入すると定電流回路４が作動し、定電流ｉ１を第１のカレントミラー回路５１の電流入力回路５１ａを介してＰゲートサイリスタ７７のゲート端子Ｇに供給し、Ｐゲートサイリスタ７７をターンオンする。
【００６１】
前記第１のカレントミラー回路５１は、その第１の電流出力回路５ｂに前記定電流ｉ１に等しい定電流ｉ２を出力し、該電流をＰゲートサイリスタ７８のゲート端子Ｇに供給し、Ｐゲートサイリスタ７８をターンオンする。また前記第１のカレントミラー回路５１は、その第２の電流出力回路５ｃに前記定電流ｉ１に等しい定電流ｉ３を出力し、該定電流ｉ３を第２のカレントミラー回路６１の電流入力回路６１ａに供給する。
【００６２】
前記第２のカレントミラー回路６１は、その第１の電流出力回路６１ｂに前記定電流ｉ３に等しい定電流ｉ４を発生し、該定電流ｉ４を前記Ｐゲートサイリスタ７のカソード端子から引き抜く。また、前記第２のカレントミラー回路６１は、その第２の電流出力回路６１ｃに前記定電流ｉ３に等しい定電流ｉ５を発生し、該定電流ｉ５を前記Ｐゲートサイリスタ７８のカソード端子から引き抜く。
【００６３】
すなわち、Ｐゲートサイリスタ７７および７８のゲート電極に供給したゲート電流と等しい電流が、第２のカレントミラー回路６１によりＰゲートサイリスタ７７および７８のカソード端子からそれぞれ引き抜かれるので前記それぞれのＰゲートサイリスタのアノード電流とカソード電流は一致させることができ、前記検出用の充電電流および放電電流へゲート駆動電流が加算されることによる影響をなくすることができる。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、フローティング電位に置かれたサイリスタスイッチのゲート駆動電流が加算されることによるアノード電流あるいはカソード電流の変動を防止できる。また、リレースイッチあるいはフォトＭＯＳトランジスタスイッチを使用しないので、小型軽量化したサイリスタスイッチの駆動回路を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【図２】本発明の第２の実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【図３】本発明の第３の実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【図４】本発明の第４の実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【図５】本発明の第５の実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【図６】本発明の第６の実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【図７】本発明の第７の実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【符号の説明】
１ 正電源
２ 負電源
３ 電源スイッチ
４ 定電流回路
５，５１ 第１のカレントミラー回路
６，６１ 第２のカレントミラー回路
７１，７５ Ｐゲートサイリスタスイッチ
７２，７３，７４ Ｎゲートサイリスタスイッチ
Ｔ１，Ｔ４ ｎｐｎ型トランジスタ
Ｔ２，Ｔ３ ｐｎｐ型トランジスタ
【発明の属する技術分野】
本発明は、サイリスタスイッチの駆動回路に係り、特に電話交換機の加入者回路等のフローティング電位に置かれたサイリスタスイッチにおいて、ゲート駆動電流によるアノード電流あるいはカソード電流の変動を防止したサイリスタスイッチの駆動回路に関する。
【０００２】
【従来の技術】
電話交換機の加入者回路は、電話交換局の給電回路に接続した一対の給電線およびこの給電線に接続した電話機から構成される。そして、加入者回路における給電回路の給電端に挿入するスイッチ回路にはサイリスタスイッチからなるスイッチ回路が設けられる。
【０００３】
また、給電回路の電位は、一対の給電線の電位が加入者回路の作動状態によって変動するようにフローティング状態に置かれ、このため前記サイリスタスイッチの電位もフローティング状態にある。
【０００４】
このように、フローティング状態にあるサイリスタスイッチのターンオン制御は、そのＰゲートに駆動電流を供給して行い、ターンオフ制御はｎｐｎ型トランジスタのコレクタを前記Ｐゲートに接続し、エミッタをカソードに接続し、該トランジスタのベースにベース電流を供給することにより行うのが一般的である。
【０００５】
そして、このような加入者回路は、例えば加入者回路の静電容量を試験する容量試験回路、あるいは特開平９−６９８７９号公報に示されるような加入者回路の絶縁抵抗および静電容量を試験する試験回路を備えている。
【０００６】
【発明が解決しようとする課題】
前記容量試験回路は、加入者回路を所定電圧で充電し、次いで前記静電容量を放電する。そしてこのときの放電電流を電圧に変換して積分した値によって前記静電容量を検出している。また、前記絶縁抵抗および静電容量を試験する試験回路では、加入者回路の静電容量を充電する際の充電電流を電圧に変換して積分した値によって前記絶縁抵抗および静電容量を検出している。
【０００７】
ところで、前記従来のサイリスタスイッチを用いた加入者回路では、フローティング電位にあるサイリスタのゲート電極にゲート駆動回路を介して駆動電流を供給すると、該駆動電流は前記サイリスタのゲート電極からカソード回路に流れ込むことになる。すなわち前記駆動電流は前記サイリスタスイッチのカソードを流れる主電流に加算されることになる。ここで、前記加入者回路の静電容量は１００ｎＦ程度であり、該回路を流れる充電電流あるいは放電電流は１００μＡ程度であり、一方、通常のサイリスタスイッチの駆動電流は３００μＡ程度である。
【０００８】
したがって、前記静電容量の充電電流あるいは放電電流１００μＡに対して前記駆動電流３００μＡが加算されることになり、前記検出回路の検出精度は低下する。
【０００９】
前記サイリスタスイッチの代わりにリレースイッチあるいはフォトＭＯＳトランジスタスイッチを用いることにより、前記充電電流あるいは放電電流に駆動電流が加算されることを回避することができる。しかしながら、この場合には加入者回路を正極性および負極性に切り替え接続するためのスイッチ回路を４個さらに外付け接続する必要がある。
【００１０】
本発明は、前記種々の問題点に鑑みてなされたもので、フローティング電位に置かれたサイリスタスイッチのゲート駆動電流が加算されることによるアノード電流あるいはカソード電流の変動を防止して、リレースイッチあるいはフォトＭＯＳトランジスタスイッチを使用しない、小型軽量化したサイリスタスイッチの駆動回路を提供する。
【００１１】
【課題を解決するための手段】
本発明は、上記の課題を解決するために次のような手段を採用した。
【００１２】
フローティング電位に置かれたＰゲートサイリスタスイッチと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ＰゲートサイリスタスイッチのＰゲート端子に前記Ｐゲートサイリスタをオン駆動するオン駆動電流を第１のカレントミラー回路の電流入力回路を介して供給する定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｐゲートサイリスタのカソード端子に接続した第２のカレントミラー回路とからなり、
前記ＰゲートサイリスタスイッチのＰゲート端子に供給する電流に等しい電流を前記Ｐゲートサイリスタのカソード端子から引き抜くことを特徴とする。
【００１３】
また、フローティング電位に置かれたＰゲートサイリスタスイッチと、
前記ＰゲートサイリスタのＰゲート端子とカソード間に接続したｎｐｎ型トランジスタと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ｎｐｎトランジスタのベース端子に前記Ｐゲートサイリスタをオフ駆動するオフ駆動電流を第１のカレントミラー回路の電流入力回路を介して供給する定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｐゲートサイリスタのカソード端子に接続した第２のカレントミラー回路とからなり、
前記ｎｐｎトランジスタのベース端子に供給する電流に等しい電流を前記Ｐゲートサイリスタのカソード端子から引き抜くことを特徴とする。
【００１４】
また、フローティング電位に置かれたＮゲートサイリスタスイッチと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ＮゲートサイリスタスイッチのＮゲート端子に前記Ｎゲートサイリスタをオフ駆動するオフ駆動電流を第１のカレントミラー回路の電流入力回路を介して引き抜く定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｎゲートサイリスタのアノードに接続した第２のカレントミラー回路とからなり、
前記ＮゲートサイリスタスイッチのＮゲート端子から引き抜く電流に等しい電流を前記Ｎゲートサイリスタのアノード端子に供給することを特徴とする。
【００１５】
また、フローティング電位に置かれたＮゲートサイリスタスイッチと、
前記ＮゲートサイリスタのＮゲート端子とアノード端子間に接続したｐｎｐ型トランジスタと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ｐｎｐ型トランジスタのベース端子から前記Ｎゲートサイリスタをオフ駆動するオフ駆動電流を第１のカレントミラー回路の電流入力回路を介して引き抜く定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｎゲートサイリスタのアノード端子に接続した第２のカレントミラー回路とからなり、
前記ｐｎｐ型トランジスタのベース端子から引き抜く電流に等しい電流を前記Ｎゲートサイリスタのアノード端子に供給することを特徴とする。
【００１６】
また、フローティング電位に置かれたＰゲートサイリスタスイッチと、
前記ＰゲートサイリスタのＰゲート端子とカソード端子間に接続したｐｎｐ型トランジスタと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ｐｎｐ型トランジスタのベース端子から前記Ｐゲートサイリスタをオフ駆動するオフ駆動電流を第１のカレントミラー回路の電流入力回路を介して引き抜く定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｐゲートサイリスタのカソード端子に接続した第２のカレントミラー回路とからなり、
前記ｐｎｐ型トランジスタのベース端子から引き抜く電流に等しい電流を前記Ｐゲートサイリスタのカソード端子に供給することを特徴とする。
【００１７】
また、フローティング電位に置かれたＮゲートサイリスタスイッチと、
前記ＮゲートサイリスタのＮゲート端子とアノード間に接続したｎｐｎ型トランジスタと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ｎｐｎ型トランジスタのベース端子に前記Ｎゲートサイリスタをオフ駆動するオフ駆動電流を第１のカレントミラー回路の電流入力回路を介して供給する定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｎゲートサイリスタのアノード端子に接続した第２のカレントミラー回路とからなり、
前記ｎｐｎ型トランジスタのベース端子に供給する電流に等しい電流を前記Ｎゲートサイリスタのアノード端子から引き抜くことを特徴とする。
【００１８】
また、前記サイリスタスイッチの駆動回路において、
前記サイリスタスイッチは、一対の給電線を有する給電回路と該給電回路の電流を検出する電流検出器とからなる電話交換機の加入者回路の給電端に挿入したことを特徴とする。
【００１９】
また、一対の給電線を有する給電回路、該給電回路の給電電流を検出する電流検出器および前記それぞれの給電線の給電端に挿入した第１および第２のＰゲートサイリスタスイッチからなる電話交換機の加入者回路と、
電流入力回路並びに第１および第２の電流出力回路を備え、電流入力回路に入力した電流に等しい電流を第１および第２の電流出力回路から出力する第１のカレントミラー回路と、
前記第１のＰゲートサイリスタスイッチのＰゲート端子に前記Ｐゲートサイリスタをオン駆動するオン駆動電流を第１のカレントミラー回路の電流入力回路を介して供給するとともに、
前記第２のＰゲートサイリスタスイッチのＰゲート端子に前記第２のＰゲートサイリスタをオン駆動するオン駆動電流を第１のカレントミラー回路の第１の電流出力回路を介して供給する定電流回路と、
前記第１のカレントミラー回路の第２の電流出力回路にその電流入力回路を接続し、第１の電流出力回路を前記第１のＰゲートサイリスタのカソード端子に接続し、第２の電流出力回路を前記第２のＰゲートサイリスタのカソード端子に接続した第２のカレントミラー回路とからなり、
前記第１のＰゲートサイリスタスイッチのＰゲート回路に供給する電流に等しい電流を前記１のＰゲートサイリスタのカソード端子から引き抜き、前記第２のＰゲートサイリスタスイッチのＰゲート回路に供給する電流に等しい電流を前記２のＰゲートサイリスタのカソード端子から引き抜くことを特徴とする。
【００２０】
【発明の実施の形態】
以下に、本発明の第１の実施形態を図１を用いて説明する。図１は本実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【００２１】
図において、１は正電源、２は負電源、３は電源スイッチ、４は定電流回路であり、定電流ｉ１を発生する。５は第１のカレントミラー回路、５ａは該カレントミラー回路の電流入力回路、５ｂは前記カレントミラー回路の電流出力回路である。カレントミラー回路５は電流入力回路５ａに定電流ｉ１の供給を受け、電流出力回路５ｂに前記定電流ｉ１に等しい出力電流ｉ２を出力する。６は第２のカレントミラー回路、６ａは該カレントミラー回路の電流入力回路、６ｂは前記カレントミラー回路の電流出力回路である。カレントミラー回路６は電流入力回路６ａに定電流ｉ１に等しい定電流ｉ２の供給を受け、電流出力回路６ｂに前記定電流ｉ２に等しい出力電流ｉ３を出力する。
【００２２】
７１はＰゲートサイリスタスイッチ、Ｇはゲート端子、Ｒ１はゲート抵抗、Ａは前記Ｐゲートサイリスタスイッチのアノード端子、Ｋは前記Ｐゲートサイリスタスイッチのカソード端子である。
【００２３】
電源スイッチ３を投入すると定電流回路４が作動し、定電流ｉ１を第１のカレントミラー回路５の電流入力回路５ａを介してＰゲートサイリスタ７１のゲート端子Ｇに供給し、Ｐゲートサイリスタ７１をターンオンする。
【００２４】
前記第１のカレントミラー回路５は、その電流出力回路５ｂに前記定電流ｉ１に等しい定電流ｉ２を出力し、該定電流ｉ２を第２のカレントミラー回路６の電流入力回路６ａに供給する。
【００２５】
前記第２のカレントミラー回路６は、その電流出力回路６ｂに前記定電流ｉ２に等しい定電流ｉ３を発生し、該定電流ｉ３を前記Ｐゲートサイリスタ７のカソード端子から引き抜く。
【００２６】
すなわち、Ｐゲートサイリスタ７１のゲート電極に供給したゲート電流と等しい電流が、第２のカレントミラー回路６によりＰゲートサイリスタ７１のカソード端子から引き抜かれるので前記Ｐゲートサイリスタのアノード電流とカソード電流は一致させることができ、前記検出用の充電電流および放電電流へゲート駆動電流が加算されることによる影響をなくすることができる。
【００２７】
次に、本発明の第２の実施形態を図２を用いて説明する。図２は本実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【００２８】
図において、７２はＰゲートサイリスタスイッチ、Ｇはゲート端子、Ｔ１はゲート端子Ｇとカソード端子間に接続したｎｐｎトランジスタ、Ａは前記Ｐゲートサイリスタスイッチのアノード端子、Ｋは前記Ｐゲートサイリスタスイッチのカソード端子である。なお、図において図１に示される部分と同一部分については同一符号を付してその説明を省略する。
【００２９】
電源スイッチ３を投入すると定電流回路４が作動し、定電流ｉ１を第１のカレントミラー回路５の電流入力回路５ａを介して前記ｎｐｎトランジスタのベース端子に供給して該トランジスタをオンにし、これによりＰゲートサイリスタ７２のゲートを駆動して該サイリスタをターンオフする。
【００３０】
前記第１のカレントミラー回路５は、その電流出力回路５ｂに前記定電流ｉ１に等しい定電流ｉ２を出力し、該定電流ｉ２を第２のカレントミラー回路６の電流入力回路６ａに供給する。
【００３１】
前記第２のカレントミラー回路６は、その電流出力回路６ｂに前記定電流ｉ２に等しい定電流ｉ３を発生し、該定電流ｉ３を前記Ｐゲートサイリスタ７のカソード端子から引き抜く。
【００３２】
すなわち、ｎｐｎトランジスタのベース端子に供給したベース電流と等しい電流が、第２のカレントミラー回路６によりＰゲートサイリスタ７２のカソード端子から引き抜かれるので前記Ｐゲートサイリスタのアノード電流とカソード電流は一致させることができ、前記検出用の充電電流および放電電流へゲート駆動電流が加算されることによる影響をなくすることができる。
【００３３】
次に、本発明の第３の実施形態を図３を用いて説明する。図３は本実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【００３４】
図において、７３はＮゲートサイリスタスイッチ、Ｇはゲート端子、Ｒ２はゲート抵抗、Ａは前記Ｎゲートサイリスタスイッチのアノード端子、Ｋは前記Ｎゲートサイリスタスイッチのカソード端子である。なお、図において図１に示される部分と同一部分については同一符号を付してその説明を省略する。
【００３５】
電源スイッチ３を投入すると定電流回路４が作動し、定電流ｉ１を第１のカレントミラー回路５の電流入力回路５ａを介してＮゲートサイリスタのゲート電流を引き抜き該サイリスタをターンオンする。
【００３６】
前記第１のカレントミラー回路５は、その電流出力回路５ｂに前記定電流ｉ１に等しい定電流ｉ２を出力し、該定電流ｉ２を第２のカレントミラー回路６の電流入力回路６ａに供給する。
【００３７】
前記第２のカレントミラー回路６は、その電流出力回路６ｂに前記定電流ｉ２に等しい定電流ｉ３を発生し、該定電流ｉ３を前記Ｐゲートサイリスタ７のアノード端子に供給する。
【００３８】
すなわち、Ｎゲートサイリスタ７３のゲート端子から引く抜いた電流に等しい電流が、第２のカレントミラー回路６によりＮゲートサイリスタ７のアノード端子に供給されるので前記Ｎゲートサイリスタのアノード電流とカソード電流は一致させることができ、前記検出用の充電電流および放電電流へゲート駆動電流が加算されることによる影響をなくすることができる。
【００３９】
次に、本発明の第４の実施形態を図４を用いて説明する。図４は本実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【００４０】
図において、７４はＮゲートサイリスタスイッチ、Ｇはゲート端子、Ｔ２はアノード端子Ａとゲート端子間に接続したｐｎｐ型トランジスタ、Ａは前記Ｐゲートサイリスタスイッチのアノード端子、Ｋは前記Ｐゲートサイリスタスイッチのカソード端子である。なお、図において図１に示される部分と同一部分については同一符号を付してその説明を省略する。
【００４１】
電源スイッチ３を投入すると定電流回路４が作動し、定電流ｉ１を第１のカレントミラー回路５の電流入力回路５ａを介して前記ｐｎｐ型トランジスタのベース端子から引き抜き該トランジスタをオンにし、これによりＮゲートサイリスタ７４のゲートを駆動して該サイリスタをターンオフする。
【００４２】
前記第１のカレントミラー回路５は、その電流出力回路５ｂに前記定電流ｉ１に等しい定電流ｉ２を出力し、該定電流ｉ２を第２のカレントミラー回路６の電流入力回路６ａに供給する。
【００４３】
前記第２のカレントミラー回路６は、その電流出力回路６ｂに前記定電流ｉ２に等しい定電流ｉ３を発生し、該定電流ｉ３を前記Ｎゲートサイリスタ７のアノード端子に供給する。
【００４４】
すなわち、ｐｎｐ型トランジスタのベース端子から引き抜いたベース電流と等しい電流が、第２のカレントミラー回路６によりＮゲートサイリスタ７４のアノード端子に供給されるので前記Ｐゲートサイリスタのアノード電流とカソード電流は一致させることができ、前記検出用の充電電流および放電電流へゲート駆動電流が加算されることによる影響をなくすることができる。
【００４５】
次に、本発明の第５の実施形態を図５を用いて説明する。図５は本実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【００４６】
図において、７５はＰゲートサイリスタスイッチ、Ｇはゲート端子、Ｔ３はゲート端子Ｇとカソード端子Ｋと間に接続したｐｎｐ型トランジスタ、Ａは前記Ｐゲートサイリスタスイッチのアノード端子、Ｋは前記Ｐゲートサイリスタスイッチのカソード端子である。なお、図において図１に示される部分と同一部分については同一符号を付してその説明を省略する。
【００４７】
電源スイッチ３を投入すると定電流回路４が作動し、定電流ｉ１を第１のカレントミラー回路５の電流入力回路５ａを介して前記ｐｎｐ型トランジスタのベース端子から引き抜き該トランジスタをオンにし、これによりＰゲートサイリスタ７４のゲートを駆動して該サイリスタをターンオフする。
【００４８】
前記第１のカレントミラー回路５は、その電流出力回路５ｂに前記定電流ｉ１に等しい定電流ｉ２を出力し、該定電流ｉ２を第２のカレントミラー回路６の電流入力回路６ａに供給する。
【００４９】
前記第２のカレントミラー回路６は、その電流出力回路６ｂに前記定電流ｉ２に等しい定電流ｉ３を発生し、該定電流ｉ３を前記Ｐゲートサイリスタ７５のアノード端子に供給する。
【００５０】
すなわち、ｐｎｐ型トランジスタのベース端子から引き抜いたベース電流と等しい電流が、第２のカレントミラー回路６によりＰゲートサイリスタ７５のアノード端子に供給されるので前記Ｐゲートサイリスタのアノード電流とカソード電流は一致させることができ、前記検出用の充電電流および放電電流へゲート駆動電流が加算されることによる影響をなくすることができる。
【００５１】
次に、本発明の第６の実施形態を図６を用いて説明する。図６は本実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【００５２】
図において、７６はＮゲートサイリスタスイッチ、Ｇはゲート端子、Ｔ４はアノード端子Ａとゲート端子間に接続したｎｐｎ型トランジスタ、Ａは前記Ｎゲートサイリスタスイッチのアノード端子、Ｋは前記Ｎゲートサイリスタスイッチのカソード端子である。
【００５３】
電源スイッチ３を投入すると定電流回路４が作動し、定電流ｉ１を第１のカレントミラー回路５の電流入力回路５ａを介して前記ｎｐｎ型トランジスタのベース端子に供給し該トランジスタをオンにし、これによりＮゲートサイリスタ７６のゲートを駆動して該サイリスタをターンオフする。
【００５４】
前記第１のカレントミラー回路５は、その電流出力回路５ｂに前記定電流ｉ１に等しい定電流ｉ２を出力し、該定電流ｉ２を第２のカレントミラー回路６の電流入力回路６ａに供給する。
【００５５】
前記第２のカレントミラー回路６は、その電流出力回路６ｂに前記定電流ｉ２に等しい定電流ｉ３を発生し、該定電流ｉ３を前記Ｎゲートサイリスタ７６のアノード端子から引き抜く。
【００５６】
すなわち、ｎｐｎ型トランジスタのベース端子に供給したベース電流と等しい電流が、第２のカレントミラー回路６によりＮゲートサイリスタ７６のアノード端子から引き抜かれるので前記Ｐゲートサイリスタのアノード電流とカソード電流は一致させることができ、前記検出用の充電電流および放電電流へゲート駆動電流が加算されることによる影響をなくすることができる。
【００５７】
次に、本発明の第７の実施形態を図７を用いて説明する。図７は本実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【００５８】
図において、１は正電源、２は負電源、３は電源スイッチ、４は定電流回路であり、定電流ｉ１を発生する。５１は第１のカレントミラー回路、５１ａは該カレントミラー回路の電流入力回路、５１ｂは前記カレントミラー回路の第１の電流出力回路、５１ｃは前記カレントミラー回路の第２の電流出力回路である。カレントミラー回路５１は電流入力回路５１ａに定電流ｉ１の供給を受け、第１の電流出力回路５１ｂおよび第２の電流出力回路５１ｃに前記定電流ｉ１に等しい出力電流ｉ２およびｉ３をそれぞれ出力する。６１は第２のカレントミラー回路、６１ａは該カレントミラー回路の電流入力回路、６１ｂは前記カレントミラー回路の第１の電流出力回路、６１ｃは前記カレントミラー回路の第２の電流出力回路である。カレントミラー回路６１は電流入力回路６１ａに定電流ｉ１に等しい定電流ｉ３の供給を受け、第１の電流出力回路６１ｂおよび第２の電流出力回路６１ｃに前記定電流ｉ３に等しい出力電流ｉ４およびｉ５をそれぞれ出力する。
【００５９】
７７は給電回路のＢ線に挿入したＰゲートサイリスタスイッチ、７８は給電回路のＡ線に挿入したＰゲートサイリスタスイッチ、Ｇはゲート端子、Ｒ３およびＲ４はゲート抵抗、Ａは前記Ｐゲートサイリスタスイッチのアノード端子、Ｋは前記Ｐゲートサイリスタスイッチのカソード端子である。
【００６０】
電源スイッチ３を投入すると定電流回路４が作動し、定電流ｉ１を第１のカレントミラー回路５１の電流入力回路５１ａを介してＰゲートサイリスタ７７のゲート端子Ｇに供給し、Ｐゲートサイリスタ７７をターンオンする。
【００６１】
前記第１のカレントミラー回路５１は、その第１の電流出力回路５ｂに前記定電流ｉ１に等しい定電流ｉ２を出力し、該電流をＰゲートサイリスタ７８のゲート端子Ｇに供給し、Ｐゲートサイリスタ７８をターンオンする。また前記第１のカレントミラー回路５１は、その第２の電流出力回路５ｃに前記定電流ｉ１に等しい定電流ｉ３を出力し、該定電流ｉ３を第２のカレントミラー回路６１の電流入力回路６１ａに供給する。
【００６２】
前記第２のカレントミラー回路６１は、その第１の電流出力回路６１ｂに前記定電流ｉ３に等しい定電流ｉ４を発生し、該定電流ｉ４を前記Ｐゲートサイリスタ７のカソード端子から引き抜く。また、前記第２のカレントミラー回路６１は、その第２の電流出力回路６１ｃに前記定電流ｉ３に等しい定電流ｉ５を発生し、該定電流ｉ５を前記Ｐゲートサイリスタ７８のカソード端子から引き抜く。
【００６３】
すなわち、Ｐゲートサイリスタ７７および７８のゲート電極に供給したゲート電流と等しい電流が、第２のカレントミラー回路６１によりＰゲートサイリスタ７７および７８のカソード端子からそれぞれ引き抜かれるので前記それぞれのＰゲートサイリスタのアノード電流とカソード電流は一致させることができ、前記検出用の充電電流および放電電流へゲート駆動電流が加算されることによる影響をなくすることができる。
【００６４】
【発明の効果】
以上説明したように、本発明によれば、フローティング電位に置かれたサイリスタスイッチのゲート駆動電流が加算されることによるアノード電流あるいはカソード電流の変動を防止できる。また、リレースイッチあるいはフォトＭＯＳトランジスタスイッチを使用しないので、小型軽量化したサイリスタスイッチの駆動回路を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【図２】本発明の第２の実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【図３】本発明の第３の実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【図４】本発明の第４の実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【図５】本発明の第５の実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【図６】本発明の第６の実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【図７】本発明の第７の実施形態に係るサイリスタスイッチ駆動回路を示す図である。
【符号の説明】
１ 正電源
２ 負電源
３ 電源スイッチ
４ 定電流回路
５，５１ 第１のカレントミラー回路
６，６１ 第２のカレントミラー回路
７１，７５ Ｐゲートサイリスタスイッチ
７２，７３，７４ Ｎゲートサイリスタスイッチ
Ｔ１，Ｔ４ ｎｐｎ型トランジスタ
Ｔ２，Ｔ３ ｐｎｐ型トランジスタ
Claims (8)
- フローティング電位に置かれたＰゲートサイリスタスイッチと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ＰゲートサイリスタスイッチのＰゲート端子に前記Ｐゲートサイリスタをオン駆動するオン駆動電流を第１のカレントミラー回路の電流入力回路を介して供給する定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｐゲートサイリスタのカソード端子に接続した第２のカレントミラー回路とからなり、
前記ＰゲートサイリスタスイッチのＰゲート端子に供給する電流に等しい電流を前記Ｐゲートサイリスタのカソード端子から引き抜くことを特徴とするサイリスタスイッチ駆動回路。 - フローティング電位に置かれたＰゲートサイリスタスイッチと、
前記ＰゲートサイリスタのＰゲート端子とカソード間に接続したｎｐｎ型トランジスタと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ｎｐｎトランジスタのベース端子に前記Ｐゲートサイリスタをオフ駆動するオフ駆動電流を第１のカレントミラー回路の電流入力回路を介して供給する定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｐゲートサイリスタのカソード端子に接続した第２のカレントミラー回路とからなり、
前記ｎｐｎトランジスタのベース端子に供給する電流に等しい電流を前記Ｐゲートサイリスタのカソード端子から引き抜くことを特徴とするサイリスタスイッチ駆動回路。 - フローティング電位に置かれたＮゲートサイリスタスイッチと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ＮゲートサイリスタスイッチのＮゲート端子に前記Ｎゲートサイリスタをオフ駆動するオフ駆動電流を第１のカレントミラー回路の電流入力回路を介して引き抜く定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｎゲートサイリスタのアノードに接続した第２のカレントミラー回路とからなり、
前記ＮゲートサイリスタスイッチのＮゲート端子から引き抜く電流に等しい電流を前記Ｎゲートサイリスタのアノード端子に供給することを特徴とするサイリスタスイッチ駆動回路。 - フローティング電位に置かれたＮゲートサイリスタスイッチと、
前記ＮゲートサイリスタのＮゲート端子とアノード端子間に接続したｐｎｐ型トランジスタと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ｐｎｐ型トランジスタのベース端子から前記Ｎゲートサイリスタをオフ駆動するオフ駆動電流を第１のカレントミラー回路の電流入力回路を介して引き抜く定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｎゲートサイリスタのアノード端子に接続した第２のカレントミラー回路とからなり、
前記ｐｎｐ型トランジスタのベース端子から引き抜く電流に等しい電流を前記Ｎゲートサイリスタのアノード端子に供給することを特徴とするサイリスタスイッチ駆動回路。 - フローティング電位に置かれたＰゲートサイリスタスイッチと、
前記ＰゲートサイリスタのＰゲート端子とカソード端子間に接続したｐｎｐ型トランジスタと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ｐｎｐ型トランジスタのベース端子から前記Ｐゲートサイリスタをオフ駆動するオフ駆動電流を第１のカレントミラー回路の電流入力回路を介して引き抜く定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｐゲートサイリスタのカソード端子に接続した第２のカレントミラー回路とからなり、
前記ｐｎｐ型トランジスタのベース端子から引き抜く電流に等しい電流を前記Ｐゲートサイリスタのカソード端子に供給することを特徴とするサイリスタスイッチ駆動回路。 - フローティング電位に置かれたＮゲートサイリスタスイッチと、
前記ＮゲートサイリスタのＮゲート端子とアノード間に接続したｎｐｎ型トランジスタと、
電流入力回路および電流出力回路を備え、電流入力回路に入力した電流に等しい電流を電流出力回路から出力する第１のカレントミラー回路と、
前記ｎｐｎ型トランジスタのベース端子に前記Ｎゲートサイリスタをオフ駆動するオフ駆動電流を第１のカレントミラー回路の電流入力回路を介して供給する定電流回路と、
前記第１のカレントミラー回路の電流出力回路にその電流入力回路を接続し、電流出力回路を前記Ｎゲートサイリスタのアノード端子に接続した第２のカレントミラー回路とからなり、
前記ｎｐｎ型トランジスタのベース端子に供給する電流に等しい電流を前記Ｎゲートサイリスタのアノード端子から引き抜くことを特徴とするサイリスタスイッチ駆動回路。 - 請求項１ないし請求項６の何れか１の記載において、
前記サイリスタスイッチは、一対の給電線を有する給電回路と該給電回路の電流を検出する電流検出器とからなる電話交換機の加入者回路の給電端に挿入したことを特徴とするサイリスタスイッチの駆動回路。 - 一対の給電線を有する給電回路、該給電回路の給電電流を検出する電流検出器および前記それぞれの給電線の給電端に挿入した第１および第２のＰゲートサイリスタスイッチからなる電話交換機の加入者回路と、
電流入力回路並びに第１および第２の電流出力回路を備え、電流入力回路に入力した電流に等しい電流を第１および第２の電流出力回路から出力する第１のカレントミラー回路と、
前記第１のＰゲートサイリスタスイッチのＰゲート端子に前記Ｐゲートサイリスタをオン駆動するオン駆動電流を第１のカレントミラー回路の電流入力回路を介して供給するとともに、
前記第２のＰゲートサイリスタスイッチのＰゲート端子に前記第２のＰゲートサイリスタをオン駆動するオン駆動電流を第１のカレントミラー回路の第１の電流出力回路を介して供給する定電流回路と、
前記第１のカレントミラー回路の第２の電流出力回路にその電流入力回路を接続し、第１の電流出力回路を前記第１のＰゲートサイリスタのカソード端子に接続し、第２の電流出力回路を前記第２のＰゲートサイリスタのカソード端子に接続した第２のカレントミラー回路とからなり、
前記第１のＰゲートサイリスタスイッチのＰゲート回路に供給する電流に等しい電流を前記１のＰゲートサイリスタのカソード端子から引き抜き、前記第２のＰゲートサイリスタスイッチのＰゲート回路に供給する電流に等しい電流を前記２のＰゲートサイリスタのカソード端子から引き抜くことを特徴とするサイリスタスイッチ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00136899A JP3572212B2 (ja) | 1999-01-06 | 1999-01-06 | サイリスタスイッチ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00136899A JP3572212B2 (ja) | 1999-01-06 | 1999-01-06 | サイリスタスイッチ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000201365A JP2000201365A (ja) | 2000-07-18 |
| JP3572212B2 true JP3572212B2 (ja) | 2004-09-29 |
Family
ID=11499563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00136899A Expired - Fee Related JP3572212B2 (ja) | 1999-01-06 | 1999-01-06 | サイリスタスイッチ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3572212B2 (ja) |
-
1999
- 1999-01-06 JP JP00136899A patent/JP3572212B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000201365A (ja) | 2000-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5559451A (en) | Bicmos push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit | |
| US5369308A (en) | Power transistor switching circuit with controlled turn-off | |
| JPH0317713A (ja) | 短絡保護機能を改良した電力トランジスタ駆動回路 | |
| KR19990066995A (ko) | 전원장치 | |
| US5523669A (en) | Charging circuit capable of supplying DC voltage directly to power supply circuit when battery is removed | |
| WO1988005228A1 (en) | Ttl compatible cmos input circuit | |
| JP3572212B2 (ja) | サイリスタスイッチ駆動回路 | |
| JPS611117A (ja) | 定電流パルス駆動回路 | |
| KR0177175B1 (ko) | 적분기용 비교기회로 | |
| JP2001069674A (ja) | 逆極性入力電圧防止回路 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JPH06350741A (ja) | 極性反転検出回路 | |
| JPH10240359A (ja) | 逆流防止回路 | |
| JPH0318269A (ja) | プリチヤージ回路 | |
| JP3336184B2 (ja) | 集積可能な切換スイッチ | |
| JP2521374B2 (ja) | 充放電回路 | |
| JPH04358413A (ja) | トーテムポール回路 | |
| SU1188864A1 (ru) | Генератор импульсов | |
| JP2602554Y2 (ja) | 信号出力回路 | |
| JPS6192032A (ja) | トランジスタスイツチング回路 | |
| JP2001168702A (ja) | タイミング信号発生回路 | |
| JP2005065165A (ja) | 半導体リレー装置 | |
| JPH0568154B2 (ja) | ||
| JPH0833419B2 (ja) | ピークホールド回路 | |
| JPH11239047A (ja) | スイッチング素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |