JPS611117A - 定電流パルス駆動回路 - Google Patents
定電流パルス駆動回路Info
- Publication number
- JPS611117A JPS611117A JP59122277A JP12227784A JPS611117A JP S611117 A JPS611117 A JP S611117A JP 59122277 A JP59122277 A JP 59122277A JP 12227784 A JP12227784 A JP 12227784A JP S611117 A JPS611117 A JP S611117A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- emitter
- turned
- output transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、パルス負荷を定電流駆動するだめの定電流・
ぐルス駆動回路に係シ、特に・ぐイポーラトランジスタ
のパルス出力電流の遅延を小さくし７た回路に関する。
ぐルス駆動回路に係シ、特に・ぐイポーラトランジスタ
のパルス出力電流の遅延を小さくし７た回路に関する。
従来の定電流パルス駆動回路は第４図に示すように構成
されている。即ち、１はＮＰＮ形の出力トランジスタ、
２は上記トランジスタ１のエミッタと接地端との間に挿
入されたエミッタ抵抗、３は上記トランジスタＩのコレ
クタ出力電流を一定化するために設けられた差動増幅器
、４は上記出力トランジスタ１のベースと接地端との間
に接続されたスイッチング制御用のＮＰＮ形のトランジ
スタであってベースに・やルス入力信号が印加される。
されている。即ち、１はＮＰＮ形の出力トランジスタ、
２は上記トランジスタ１のエミッタと接地端との間に挿
入されたエミッタ抵抗、３は上記トランジスタＩのコレ
クタ出力電流を一定化するために設けられた差動増幅器
、４は上記出力トランジスタ１のベースと接地端との間
に接続されたスイッチング制御用のＮＰＮ形のトランジ
スタであってベースに・やルス入力信号が印加される。
上記差動増幅器３は、Ｖｃｃ電源の下で動作するもので
あり、非反転入力端（→に直流の基準電圧Ｖ、が印加さ
れ、反転入力端（→に前記出力トランジスタノのエミッ
タ電位が帰還入力として与えられ、出力節４が“前記出
力トランジスタ１のベースに接続されている。
あり、非反転入力端（→に直流の基準電圧Ｖ、が印加さ
れ、反転入力端（→に前記出力トランジスタノのエミッ
タ電位が帰還入力として与えられ、出力節４が“前記出
力トランジスタ１のベースに接続されている。
したがって、スイッチング制置用のトランジスタ４がオ
フのときには前記基準電圧ｖＲとエミッタ抵抗２との比
によシ定まる値の出力電流が出力トランジスタ１に流れ
、スイッチング制御用のトランジスタ４がオンのときに
は出力トランジスタ１はオフになシ、定電流パルス駆動
が行なわれることになる。
フのときには前記基準電圧ｖＲとエミッタ抵抗２との比
によシ定まる値の出力電流が出力トランジスタ１に流れ
、スイッチング制御用のトランジスタ４がオンのときに
は出力トランジスタ１はオフになシ、定電流パルス駆動
が行なわれることになる。
第５図は、第４図の回路の具体例を示しておシ、前記差
動増幅器３は、カレントミラー負荷型の差動増幅回路３
１と、定電流源■を負荷に持ち上記増幅回路３１の出力
を反転増幅して前記出力トランジスタ１のベースに印加
するバッファ回路３□とからなる。このバッファ回路３
２は、バッファ用トランジスタＱのコレクタベース間に
発振防止用の位相補償コンデンサＣが接続されている。
動増幅器３は、カレントミラー負荷型の差動増幅回路３
１と、定電流源■を負荷に持ち上記増幅回路３１の出力
を反転増幅して前記出力トランジスタ１のベースに印加
するバッファ回路３□とからなる。このバッファ回路３
２は、バッファ用トランジスタＱのコレクタベース間に
発振防止用の位相補償コンデンサＣが接続されている。
ところで、第５図に示した定電流・（ルス駆動回路にか
いては、パルス入力信号がオフになりてスイッチング制
御用トランジスタ４がオフになったとき、バッファ回路
３２の定電流源Ｉがらの電流によシ出力トランソスタ１
がオン駆動されると共に位相補償用コンデンサＣが充電
される。また、パルス入力信号がオンになってスイッチ
ング制御用トランジスタ４がオンになったとき、出力ト
ランジスタ１がオフになると共に前記定電流源工からの
電流および位相補償用コンデンサＣからの放電電流が上
記スイッチング制御用トランジスタ４に流れる。
いては、パルス入力信号がオフになりてスイッチング制
御用トランジスタ４がオフになったとき、バッファ回路
３２の定電流源Ｉがらの電流によシ出力トランソスタ１
がオン駆動されると共に位相補償用コンデンサＣが充電
される。また、パルス入力信号がオンになってスイッチ
ング制御用トランジスタ４がオンになったとき、出力ト
ランジスタ１がオフになると共に前記定電流源工からの
電流および位相補償用コンデンサＣからの放電電流が上
記スイッチング制御用トランジスタ４に流れる。
したがって、パルス入力信号と出力電流とのタイミング
関係は第６図に示すようになシ、出力トランジスタ１の
ターンオフ時には急峻に変化するが、出力トランジスタ
１のｌ−ンオン時には前記位相補償用コンデンサＣの光
電に起因して出力電流波形に遅延ｔｄが発生する。
関係は第６図に示すようになシ、出力トランジスタ１の
ターンオフ時には急峻に変化するが、出力トランジスタ
１のｌ−ンオン時には前記位相補償用コンデンサＣの光
電に起因して出力電流波形に遅延ｔｄが発生する。
本発明は上記の事情に鑑みてなされたもので、出カド２
ンソスタのターンオフ時の遅延発生を防止でき、ターン
オン時もターンオフ時も共に急峻に変化する出力電流を
得ることが可能な定電流パルス駆動回路を提供するもの
である。
ンソスタのターンオフ時の遅延発生を防止でき、ターン
オン時もターンオフ時も共に急峻に変化する出力電流を
得ることが可能な定電流パルス駆動回路を提供するもの
である。
即ち、本発明の定電流パルス駆動回路は、差動増幅器の
バッファ用トランジスタのコレクタ出力を第１．第２の
エミッタフォロワ回路にそれぞれ入力し、第１のエミッ
タフォロワ回路のエミッタ出力を出力トランジスタのベ
ースに入力し、第２のエミッタフォロワ回路のエミッタ
出力をダミー出力トランソスタのベースに入力し、この
ダミー出力トランソスタと前記出力トランジスタとのエ
ミッタ相互を接続し、ノぞルス入力信号により、スイ、
チンダ制御される第１のスイッチング用トランジスタを
前記第１のエミッタフォロワ回路のトランジスタに並列
接続し、前記パルス入力信号のレベルが反転された反転
・ぐルス信号によりスイッチング制御される第２のスイ
ッチング用トランジスタを前記第２のエミッタフォロワ
回路のトランジスタに並列接続してなることを特徴とす
るもの、である。
バッファ用トランジスタのコレクタ出力を第１．第２の
エミッタフォロワ回路にそれぞれ入力し、第１のエミッ
タフォロワ回路のエミッタ出力を出力トランジスタのベ
ースに入力し、第２のエミッタフォロワ回路のエミッタ
出力をダミー出力トランソスタのベースに入力し、この
ダミー出力トランソスタと前記出力トランジスタとのエ
ミッタ相互を接続し、ノぞルス入力信号により、スイ、
チンダ制御される第１のスイッチング用トランジスタを
前記第１のエミッタフォロワ回路のトランジスタに並列
接続し、前記パルス入力信号のレベルが反転された反転
・ぐルス信号によりスイッチング制御される第２のスイ
ッチング用トランジスタを前記第２のエミッタフォロワ
回路のトランジスタに並列接続してなることを特徴とす
るもの、である。
したがって、パルス入力信号のオン、オフによって第１
のエミッタフォロワ回路または第２のエミッタフォロワ
回路のいずれかが動作して出力トランジスタまたはダミ
ー出力トランソスタのいずれかがオンになシ、差動増幅
器のバッファ用トランジスタのコレクタ電位端は常に一
定に保持され、位相補償用コンデンサの充放電は行なわ
れなくなシ、出力トランジスタのターンオン時の遅延は
発生しなくなり、ターンオン時もターンオフ時も共に急
峻に変化する出力電流が得られる。
のエミッタフォロワ回路または第２のエミッタフォロワ
回路のいずれかが動作して出力トランジスタまたはダミ
ー出力トランソスタのいずれかがオンになシ、差動増幅
器のバッファ用トランジスタのコレクタ電位端は常に一
定に保持され、位相補償用コンデンサの充放電は行なわ
れなくなシ、出力トランジスタのターンオン時の遅延は
発生しなくなり、ターンオン時もターンオフ時も共に急
峻に変化する出力電流が得られる。
〔発明の実施例〕
以下、図面を参照して本発明の一実施例を評細に説明す
る。第１図に示す定電流パルス駆動回路は、第５図を参
照して前述した従来例回路に比べて、２個のエミッタフ
ォロワ回路５．６と、１個のダミー出力トランソスタ７
と、１個のスイッチング制御用トランジスタ８と、１個
のインバータ９とを付加した点が異なシ、その他は同じ
であるので第５図中と同一−符号を付してその説明を省
略し、以下異なる部分を中心に説明する。
る。第１図に示す定電流パルス駆動回路は、第５図を参
照して前述した従来例回路に比べて、２個のエミッタフ
ォロワ回路５．６と、１個のダミー出力トランソスタ７
と、１個のスイッチング制御用トランジスタ８と、１個
のインバータ９とを付加した点が異なシ、その他は同じ
であるので第５図中と同一−符号を付してその説明を省
略し、以下異なる部分を中心に説明する。
第１のエミッタフォロワ回路５は、 ＰＮＰ形のトラン
ジスタＱ１のエミッタが定電流源工１を介してＶ。、電
源に接続され、コレクタが接地端に接続され、ベースが
差動増幅器３の出力端に接続されてなり、エミッタ出力
端が出力トランジスタ１のベースに接続されている。第
２のエミッタフォロワ回路６は、ＰＮＰ形のトランジス
タＱ２のエミッタが定電流源１２を介してｖｃｃ電源に
接続され、コレクタが接地端に接続され、ベースが差動
増幅器３の出力端に接−絖されている。ＮＰＮ形のグミ
ー出力トランソスタは、コレクタがＶｃｃ電源に４’ｊ
； ＃＊され、エミッタが出力トランジスタ１のエミッ
タに共通接続され、ベースが上記嬉２のエミッタフォロ
ワ回路６のエミッタ出力端に接続されている。このダミ
ー出力トランジスタ７のベースと接地端との間にＮＰＮ
形の第２のスイッチング制御用トランジスタ８が接続さ
れている。そして、インバータ９は、・ｅルス入力信号
をレベル反転して上記第２のスイッチング制御用トラン
ジスタ８のベースに印加する。なお、従来例と同様に出
力トランジスタ１のベースと接地端と２の間に接続され
ているトランジスタ４を第１のスイッチング制御用トラ
ンジスタと称するものとする。
ジスタＱ１のエミッタが定電流源工１を介してＶ。、電
源に接続され、コレクタが接地端に接続され、ベースが
差動増幅器３の出力端に接続されてなり、エミッタ出力
端が出力トランジスタ１のベースに接続されている。第
２のエミッタフォロワ回路６は、ＰＮＰ形のトランジス
タＱ２のエミッタが定電流源１２を介してｖｃｃ電源に
接続され、コレクタが接地端に接続され、ベースが差動
増幅器３の出力端に接−絖されている。ＮＰＮ形のグミ
ー出力トランソスタは、コレクタがＶｃｃ電源に４’ｊ
； ＃＊され、エミッタが出力トランジスタ１のエミッ
タに共通接続され、ベースが上記嬉２のエミッタフォロ
ワ回路６のエミッタ出力端に接続されている。このダミ
ー出力トランジスタ７のベースと接地端との間にＮＰＮ
形の第２のスイッチング制御用トランジスタ８が接続さ
れている。そして、インバータ９は、・ｅルス入力信号
をレベル反転して上記第２のスイッチング制御用トラン
ジスタ８のベースに印加する。なお、従来例と同様に出
力トランジスタ１のベースと接地端と２の間に接続され
ているトランジスタ４を第１のスイッチング制御用トラ
ンジスタと称するものとする。
次に、上記冗電流ノＪ？ルス駆動回路の動作を第２図を
参照して説明する。パルス入力信号がオンのとき、第１
．第２のスイッチング制御用トランジスタ４，８は対応
してオン、オフ状態であり、第１．第２のエミッタフォ
ロワ回路５゜６は対応して弁動作、＠作状態であシ、出
力トランジスタ１はオフ状態、ダミー出力トランジスタ
７はオン状態でメうり、エミッタ抵抗２には差動増幅２
ｔ３の人力基準電圧ｖＲとエミッタ抵抗２の値との比に
よりにするダミーζＴｒ’ｌｆ、が流れる。
参照して説明する。パルス入力信号がオンのとき、第１
．第２のスイッチング制御用トランジスタ４，８は対応
してオン、オフ状態であり、第１．第２のエミッタフォ
ロワ回路５゜６は対応して弁動作、＠作状態であシ、出
力トランジスタ１はオフ状態、ダミー出力トランジスタ
７はオン状態でメうり、エミッタ抵抗２には差動増幅２
ｔ３の人力基準電圧ｖＲとエミッタ抵抗２の値との比に
よりにするダミーζＴｒ’ｌｆ、が流れる。
これに対して、パルス入力信号がオフのとき、ｍ １１
＠ ２のスイッチング制御用トランジスタ４．８は対
応してオフ、オン状、帳であｐ、ａｘ 。
＠ ２のスイッチング制御用トランジスタ４．８は対
応してオフ、オン状、帳であｐ、ａｘ 。
第２のエミッタ２オロワ回路５．６は対応して動作、非
動作状態であり、出力トランジスタ１はオン状態、ダミ
ー出力トランノスタ７はオフ状態であり、出力トランジ
スタ１には前記基準電圧ｖ８とエミッタ抵抗２との比に
より定貫る出力電流が流入する。
動作状態であり、出力トランジスタ１はオン状態、ダミ
ー出力トランノスタ７はオフ状態であり、出力トランジ
スタ１には前記基準電圧ｖ８とエミッタ抵抗２との比に
より定貫る出力電流が流入する。
このように、ノソルス人力信号のオン、オフによって第
１．第２のエミッタフォロワ回路５．６のいずれかが動
作するので差動増ＩＭ器３の・マッファ用トランジスタ
Ｑのコレクタ電位端は常に一定に保持され、位相補償用
コツプ／すＣの充放電は行なわれなくなる。
１．第２のエミッタフォロワ回路５．６のいずれかが動
作するので差動増ＩＭ器３の・マッファ用トランジスタ
Ｑのコレクタ電位端は常に一定に保持され、位相補償用
コツプ／すＣの充放電は行なわれなくなる。
したがって、出力トランジスタ１のターニアオン時にお
ける前記コンアンサＣの充電に起因する遅延は生じなく
なり、ターンオン時モターンオフ時も共に、出力電流波
形は急峻に変化するようになる。
ける前記コンアンサＣの充電に起因する遅延は生じなく
なり、ターンオン時モターンオフ時も共に、出力電流波
形は急峻に変化するようになる。
な訃、本発明は上記実施例に限られるものではなく、第
１図の回路の各トランジスタとは逆極性のトランジスタ
を用いることによって第３図に示すように出力電流を流
出させることが可能である。ここで、第１図中と対応す
る部分には同一符号にＩを付記しており、４〃および８
〃は各対応して第１．第２のスイッチング制御用トラン
ジスタ４／、Ｂｌをスイッチング制御するためのトラン
ジスタである。１だ、使用する電源電位は、Ｖｃｏ電源
電位および接地電位の組合せに限られることはなく、所
要の電位差を有する２種の電源電位（々τ１．第１．電
源電位）を用いることができる。
１図の回路の各トランジスタとは逆極性のトランジスタ
を用いることによって第３図に示すように出力電流を流
出させることが可能である。ここで、第１図中と対応す
る部分には同一符号にＩを付記しており、４〃および８
〃は各対応して第１．第２のスイッチング制御用トラン
ジスタ４／、Ｂｌをスイッチング制御するためのトラン
ジスタである。１だ、使用する電源電位は、Ｖｃｏ電源
電位および接地電位の組合せに限られることはなく、所
要の電位差を有する２種の電源電位（々τ１．第１．電
源電位）を用いることができる。
上述したように本発明の定電流パルス駆動回路によれば
、出力トランジスタのターンオン時の遅延発生を防止で
き、ターンオン時もターンオフ時も共に急峻に変化する
出力電流を得ることができる。
、出力トランジスタのターンオン時の遅延発生を防止で
き、ターンオン時もターンオフ時も共に急峻に変化する
出力電流を得ることができる。
第１図は本発明に係る定電流・ぐルス可動回路の一実施
例を示す回路図、第２図は第１図の回路動作を示すタイ
ミング図、第３図は本発明の他の実施例を示す回路図、
第・１図は従来の定電流・ぐルス１凪動回路を示す回路
図、第５図は第４図の回路の具体例を示す回路図、第６
図は第５図の回路動作を示すタイミング図である。 １．１′・・・出力トランジスタ、２．２’・・・エミ
ッタ抵抗、３，３′・・・差動増幅器、４．４’・・・
第１のスイッチング制御用トランジスタ、５．５’・・
第１のエミッタフォロワ回路、６，６′・・・第２のエ
ミッタフォロワ回路、７ｔ ７’・・・ダミー出力トラ
ンソスタ、８，８′・・・第２のスイッチング制御用ト
ランジスタ。 出願人代理人 弁理士 鈴 江 武 彦第１図 出方＠流 オン オフ 第３図 ｉ −匍・ 第４図 ｃｃ ：′ 第５図 第６図 バＩＩ／ＸＡ刀櫓号 ７ オン ｔ〃＠ｔ ７ Ａ７ノ＝１−−ｆ− ｄ
例を示す回路図、第２図は第１図の回路動作を示すタイ
ミング図、第３図は本発明の他の実施例を示す回路図、
第・１図は従来の定電流・ぐルス１凪動回路を示す回路
図、第５図は第４図の回路の具体例を示す回路図、第６
図は第５図の回路動作を示すタイミング図である。 １．１′・・・出力トランジスタ、２．２’・・・エミ
ッタ抵抗、３，３′・・・差動増幅器、４．４’・・・
第１のスイッチング制御用トランジスタ、５．５’・・
第１のエミッタフォロワ回路、６，６′・・・第２のエ
ミッタフォロワ回路、７ｔ ７’・・・ダミー出力トラ
ンソスタ、８，８′・・・第２のスイッチング制御用ト
ランジスタ。 出願人代理人 弁理士 鈴 江 武 彦第１図 出方＠流 オン オフ 第３図 ｉ −匍・ 第４図 ｃｃ ：′ 第５図 第６図 バＩＩ／ＸＡ刀櫓号 ７ オン ｔ〃＠ｔ ７ Ａ７ノ＝１−−ｆ− ｄ
Claims (1)
- エミッタと第１電源電位端との間にエミッタ抵抗が接続
された出力トランジスタと、この出力トランジスタのエ
ミッタ電位が反転入力端に入力し、非反転入力端に所定
の直流電圧が入力する差動増幅器と、この差動増幅器の
出力が入力となりエミッタ出力端が前記出力トランジス
タのベースに接続された第１のエミッタフォロワ回路と
、前記出力トランジスタのベースと前記第１電源電位端
との間に接続されパルス入力信号によりスイッチング制
御される第１のスイッチング制御用トランジスタと、前
記出力トランジスタとエミッタ相互が接続されコレクタ
が第２電源電位端に接続されたダミー出力トランジスタ
と、前記差動増幅器の出力が入力となりエミッタ出力端
が上記ダミー出力トランジスタのベースに接続された第
２のエミッタフォロワ回路と、前記ダミー出力トランジ
スタのベースと第１電源電位端との間に接続され前記パ
ルス入力信号のレベルが反転された反転パルス信号によ
りスイッチング制御される第２のスイッチング制御用ト
ランジスタとを具備することを特徴とする定電流パルス
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59122277A JPS611117A (ja) | 1984-06-14 | 1984-06-14 | 定電流パルス駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59122277A JPS611117A (ja) | 1984-06-14 | 1984-06-14 | 定電流パルス駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS611117A true JPS611117A (ja) | 1986-01-07 |
Family
ID=14831978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59122277A Pending JPS611117A (ja) | 1984-06-14 | 1984-06-14 | 定電流パルス駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS611117A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003035534A (ja) * | 2001-07-25 | 2003-02-07 | Sumitomo Osaka Cement Co Ltd | 距離センサ、距離センサアレイ |
| CN102478875A (zh) * | 2010-11-22 | 2012-05-30 | 株式会社电装 | 负荷驱动装置 |
| JP2012114587A (ja) * | 2010-11-22 | 2012-06-14 | Denso Corp | 負荷駆動装置 |
| JP2012114632A (ja) * | 2010-11-24 | 2012-06-14 | Denso Corp | 負荷駆動装置 |
| JP2012114585A (ja) * | 2010-11-22 | 2012-06-14 | Denso Corp | 負荷駆動装置の製造方法 |
| JP2012222681A (ja) * | 2011-04-12 | 2012-11-12 | Denso Corp | 半導体スイッチング素子駆動装置 |
| JP2016171487A (ja) * | 2015-03-13 | 2016-09-23 | 新日本無線株式会社 | 駆動回路 |
-
1984
- 1984-06-14 JP JP59122277A patent/JPS611117A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003035534A (ja) * | 2001-07-25 | 2003-02-07 | Sumitomo Osaka Cement Co Ltd | 距離センサ、距離センサアレイ |
| CN102478875A (zh) * | 2010-11-22 | 2012-05-30 | 株式会社电装 | 负荷驱动装置 |
| JP2012114587A (ja) * | 2010-11-22 | 2012-06-14 | Denso Corp | 負荷駆動装置 |
| JP2012114585A (ja) * | 2010-11-22 | 2012-06-14 | Denso Corp | 負荷駆動装置の製造方法 |
| US8766671B2 (en) | 2010-11-22 | 2014-07-01 | Denso Corporation | Load driving apparatus |
| CN102478875B (zh) * | 2010-11-22 | 2015-02-25 | 株式会社电装 | 负荷驱动装置 |
| JP2012114632A (ja) * | 2010-11-24 | 2012-06-14 | Denso Corp | 負荷駆動装置 |
| JP2012222681A (ja) * | 2011-04-12 | 2012-11-12 | Denso Corp | 半導体スイッチング素子駆動装置 |
| JP2016171487A (ja) * | 2015-03-13 | 2016-09-23 | 新日本無線株式会社 | 駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS611117A (ja) | 定電流パルス駆動回路 | |
| JP2693874B2 (ja) | 遅延パルス発生回路 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| US4001723A (en) | Oscillator circuits | |
| JPH05268769A (ja) | Ｈ−ブリッジ復帰再循環回路 | |
| JPH07193484A (ja) | ソース終了送信線ドライバ | |
| JPH0219651B2 (ja) | ||
| KR100452176B1 (ko) | 전류원-숏회로 | |
| JPH057778Y2 (ja) | ||
| JP2943810B2 (ja) | モータ駆動ｉｃ回路 | |
| JPH0296411A (ja) | カレントミラー回路 | |
| JPH05101673A (ja) | プログラム回路 | |
| JPS6342747Y2 (ja) | ||
| JP2625892B2 (ja) | 電源投入時の誤動作防止回路 | |
| JPH0318269A (ja) | プリチヤージ回路 | |
| JP3572212B2 (ja) | サイリスタスイッチ駆動回路 | |
| JP3847787B2 (ja) | 電流ワンショット回路 | |
| SU1513579A1 (ru) | Стабилизирующий источник электропитани | |
| JPH0115217Y2 (ja) | ||
| JPH0568154B2 (ja) | ||
| JPH01220511A (ja) | パルス発生回路 | |
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| JPH0119472Y2 (ja) | ||
| JPH0526825Y2 (ja) | ||
| JPH0738103B2 (ja) | ガス放電パネルの駆動回路 |