JP3336184B2 - 集積可能な切換スイッチ - Google Patents
集積可能な切換スイッチInfo
- Publication number
- JP3336184B2 JP3336184B2 JP04547596A JP4547596A JP3336184B2 JP 3336184 B2 JP3336184 B2 JP 3336184B2 JP 04547596 A JP04547596 A JP 04547596A JP 4547596 A JP4547596 A JP 4547596A JP 3336184 B2 JP3336184 B2 JP 3336184B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- potential
- reference potential
- load
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M19/00—Current supply arrangements for telephone systems
- H04M19/02—Current supply arrangements for telephone systems providing ringing current or supervisory tones, e.g. dialling tone or busy tone
- H04M19/023—Current supply arrangements for telephone systems providing ringing current or supervisory tones, e.g. dialling tone or busy tone by reversing the polarity of the current at the exchange
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
れにくらべて正の供給電位を、一方の端子を介して基準
電位にくらべて負の供給電位と接続されている負荷の他
方の端子に選択的に接続するための集積可能な切換スイ
ッチに関する。
マッチング回路の作動の際には、マッチング回路の給電
のために必要な電圧を２つの相異なる値の間で切換える
ことが必要である。そのために回路の一方の端子は固定
的に電池の一方の極、たいていは負の極、と接続されて
おり、他方の端子は電池の他方の（正の）極に、もしく
は接地との接続によりそれにくらべて小さい電圧、たい
ていは電池電圧の半分の電圧、に接続される。電池はこ
うして接地と一緒にたとえば接地にくらべて対称な±８
０Ｖの２つの電圧を発生する双極性の電圧供給源を形成
し、切換スイッチのスイッチング状態に応じて集積され
た回路に８０Ｖまたは１６０Ｖが与えられる。
ために、切換スイッチを一般的に集積するべく、特にマ
ッチング回路自体のなかに一緒に集積するべく努力され
る。その際に集積された切換スイッチは低い内部抵抗、
従ってまた低い電圧降下、過電圧に対する低い感度と結
び付けられ高い耐電圧性および無視可能な蓄積挙動を有
するべきである。
らの要求を満足する冒頭に記載した種類の、より高い電
圧に適した集積可能な切換スイッチを提供することであ
る。
め、本発明においては、一方では正の供給電位に、他方
では負荷端子に接続されている第１のスイッチング手段
と、第２のスイッチング手段を形成するｎチャネル形式
のＤＭＯＳ電界効果トランジスタとを有し、そのソース
端子が基準電位に接続されており、そのドレイン端子が
一方の負荷端子と接続されており、そのゲート端子に遮
断スイッチング状態の発生のために基準電位が、また導
通スイッチング状態の発生のために基準電位にくらべて
正の制御電位が与えられ、またそのオン状態抵抗が、最
大のソース‐ドレイン電流においてソース‐ドレイン間
電圧降下が電界効果トランジスタのバルク、ドレインお
よび基板端子により形成されるｐｎｐ形式の寄生的バイ
ポーラトランジスタのベース‐エミッタ間しきい電圧よ
りも低くとどまるように小さく、両スイッチング手段の
スイッチング状態がそれぞれ互いに逆に生ずるようにな
っている。
手段がｎｐｎ形式のバイポーラトランジスタにより形成
され、そのコレクタ端子が正の供給電位と接続されてお
り、そのエミッタ端子が一方の負荷端子と接続されてお
り、またそのベース端子に導通スイッチング状態の発生
のために基準電位にくらべて正の制御電位が、また遮断
スイッチング状態の発生のために基準電位にくらべて負
の制御電位が与えられている。
明を一層詳細に説明する。
スイッチは一方では、ソース端子で基準電位Ｍに接続さ
れており、ゲート端子に制御信号ＳＰを与えられている
ｎチャネル形式のＤＭＯＳ電界効果トランジスタＦから
成っている。他方では、コレクタ端子で正の供給電位Ｖ
Ｐと接続されており、ベース端子に制御信号ＳＮを与え
られているｎｐｎ形式のバイポーラトランジスタＢが設
けられている。バイポーラトランジスタＢのエミッタ端
子および電界効果トランジスタＦのドレイン端子は互い
に接続されており、切換スイッチのスイッチング出力端
を形成する。このスイッチング出力端と負の供給電位Ｖ
Ｎとの間に、たとえば集積された回路から成る負荷Ｌが
接続されている。負荷Ｌはたかだか値Ｉmax をとり得る
電流Ｉを受け入れる。
ンジスタＦおよびバイポーラトランジスタＢの両スイッ
チング状態に相応してそれぞれ２つの相い異なる制御電
位を導く。制御信号ＳＰは遮断スイッチング状態を発生
するために完全な遮断のために十分な基準電位Ｍの付近
の値をとる。導通スイッチング状態を発生するために
は、それは基準電位Ｍにくらべて、最大のソース‐ドレ
イン電流においてそれに応じて構成された電界効果トラ
ンジスタＦのソース‐ドレイン間の電圧降下が電界効果
トランジスタＦのバルク、ドレインおよび基板端子ＳＵ
Ｂにより形成されるｐｎｐ形式の寄生的なバイポーラト
ランジスタＰのベース‐エミッタ間しきい電圧よりも小
さい値にとどまるように、正の電位を導く。
完全に導通制御するため、制御信号ＳＮは導通スイッチ
ング状態を発生するためたとえば正の供給電位ＶＰの付
近に位置する十分に正の電位を導く。遮断スイッチング
状態を発生するためには制御信号ＳＮにより基準電位Ｍ
にくらべて負の電位が与えられる。制御信号ＳＰおよび
ＳＮは、他方のトランジスタが遮断しているときに一方
のトランジスタが導通しているように（またはその逆
に）互いに適応させられている。
れる２つのオン‐オフ‐スイッチから成っており、その
一方は負荷Ｌと基準電位Ｍとの間に、また他方は負荷Ｌ
と正の供給電位ＶＰとの間に接続されている。負荷Ｌと
基準電位Ｍとの間のスイッチはその際に、スイッチオン
された状態で逆に作動させられるＤＭＯＳ電界効果トラ
ンジスタＦにより形成される。電界効果トランジスタの
チャネルはその際に、チャネル抵抗に電界効果トランジ
スタの導通状態で最大のソース‐ドレイン電流におい
て、寄生的なトランジスタＰのベース‐エミッタ‐ダイ
オードのダイオードしきいよりも小さい値にとどまる電
圧降下が生ずるように大きく選定されなければならな
い。従って、制御信号ＳＰとしては、導通している電界
効果トランジスタＦでは基準電位Ｍにくらべて５Ｖの正
の電位を導き、また遮断している電界効果トランジスタ
Ｆでは基準電位Ｍにほぼ等しい電位を導く論理信号が使
用され得る。
るスイッチには一般に、基準電位Ｍに等しいかそれより
も大きい電位による駆動の際に正の供給電位ＶＰと基準
電位Ｍとの間の差よりも大きいコレクタとエミッタとの
間の降伏電圧を有するバイポーラトランジスタが必要で
ある。しかし、このことはしばしば該当しない。しかし
ながら、たいていのトランジスタではコレクタとベース
との間の降伏電圧はコレクタとエミッタとの間の降伏電
圧よりも明らかに高い。この特性がいまの場合、スイッ
チオフされた状態でバイポーラトランジスタＢのベース
が基準電位Ｍにくらべて負の電位を与えられ、他方にお
いてエミッタが導通する電界効果トランジスタＦの結果
としてほぼ基準電位Ｍに保たれることにより利用され
る。耐絶縁破壊性に対しては、この場合、バイポーラト
ランジスタＢのコレクタとベースとの間の降伏電圧が重
要である。負荷Ｌと正の供給電位ＶＰとの間のスイッチ
の耐絶縁破壊性がそれにより全体として高められる。＋
８０Ｖまたは−８０Ｖの通常の供給電位では制御信号Ｓ
ＮはたとえばバイポーラトランジスタＢの導通状態で＋
８０Ｖの電位を、また遮断状態では基準電位Ｍにくらべ
て−５Ｖの電位を導く。
おいても電界効果トランジスタＦにおいてもそのつどの
ディメンジョニングおよびそのつどの応用に関係し、ま
たそれらに応じて適応すべきである。ｎｐｎまたはｎチ
ャネル‐トランジスタの使用はその際に、そのつどの通
過抵抗が比較可能なｐｎｐまたはｐチャネル‐トランジ
スタにくらべて低いという利点を有する。
るための装置が示されている。その際にｐｎｐ形式のバ
イポーラトランジスタＴ１がそのエミッタ端子を介して
正の供給電位ＶＰと、またそのコレクタ端子を介してバ
イポーラトランジスタＢのベース端子と接続されてい
る。ｐチャネル形式のＤＭＯＳ電界効果トランジスタＴ
２がそのドレイン端子を介してバイポーラトランジスタ
Ｂのベース端子と、またそのソース端子を介して基準電
位Ｍにくらべて負の補助電位ＶＨと接続されている。バ
イポーラトランジスタＴ１のベース端子または電界効果
トランジスタＴ２のゲート端子に与えられている制御信
号Ｓ１およびＳ２を介して、トランジスタＴ１およびＴ
２が相補性に駆動され、またほぼ正の供給電位ＶＰもし
くはほぼ負の補助電位ＶＨをバイポーラトランジスタＢ
のベース端子に与える。上記のディメンジョニング例に
よれば正の供給電位ＶＰは＋８０Ｖに等しく、また負の
補助電位ＶＨは−５Ｖに等しく設定すべきである。
タ） Ｆ 第２のスイッチング手段（電界効果トランジス
タ） Ｌ 負荷 Ｍ 基準電位 ＳＰ 正の制御電位 ＳＮ 負の制御電位 ＳＵＢ 基板端子 ＶＰ 正の供給電位 ＶＮ 負の供給電位
Claims (2)
- 【請求項１】 基準電位（Ｍ）またはそれにくらべて正
の供給電位（ＶＰ）を、一方の端子を介して基準電位
（Ｍ）にくらべて負の供給電位（ＶＮ）と接続されてい
る負荷（Ｌ）の他方の端子に選択的に接続するための集
積可能な切換スイッチにおいて、 一方では正の供給電位（ＶＰ）に、他方では負荷端子
（Ｌ）に接続されている第１のスイッチング手段（Ｂ）
と、 第２のスイッチング手段を形成するｎチャネル形式のＤ
ＭＯＳ電界効果トランジスタ（Ｆ）とを有し、そのソー
ス端子が基準電位（Ｍ）に接続されており、そのドレイ
ン端子が一方の負荷端子（Ｌ）と接続されており、その
ゲート端子に遮断スイッチング状態の発生のために基準
電位（Ｍ）が、また導通スイッチング状態の発生のため
に基準電位（Ｍ）にくらべて正の制御電位（ＳＰ）が与
えられ、またそのオン状態抵抗が、最大のソース‐ドレ
イン電流においてソース‐ドレイン間電圧降下が電界効
果トランジスタ（Ｆ）のバルク、ドレインおよび基板端
子（ＳＵＢ）により形成されるｐｎｐ形式の寄生的バイ
ポーラトランジスタ（Ｂ）のベース‐エミッタ間しきい
電圧よりも低くとどまるように小さく、両スイッチング
手段（Ｂ、Ｆ）のスイッチング状態がそれぞれ互いに逆
に生ずるようになっていることを特徴とする集積可能な
切換スイッチ。 - 【請求項２】 第１のスイッチング手段がｎｐｎ形式の
バイポーラトランジスタ（Ｂ）により形成され、そのコ
レクタ端子が正の供給電位（ＶＰ）と接続されており、
そのエミッタ端子が一方の負荷端子（Ｌ）と接続されて
おり、またそのベース端子に導通スイッチング状態の発
生のために基準電位（Ｍ）にくらべて正の制御電位（Ｖ
Ｎ）が、また遮断スイッチング状態の発生のために基準
電位（Ｍ）にくらべて負の制御電位（ＳＮ）が与えられ
ていることを特徴とする請求項１記載の切換スイッチ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19504480A DE19504480C1 (de) | 1995-02-10 | 1995-02-10 | Integrierbarer Umschalter für höhere Spannungen |
| DE19504480.0 | 1995-02-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250992A JPH08250992A (ja) | 1996-09-27 |
| JP3336184B2 true JP3336184B2 (ja) | 2002-10-21 |
Family
ID=7753663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04547596A Expired - Lifetime JP3336184B2 (ja) | 1995-02-10 | 1996-02-07 | 集積可能な切換スイッチ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5723996A (ja) |
| EP (1) | EP0726654B1 (ja) |
| JP (1) | JP3336184B2 (ja) |
| CA (1) | CA2169113A1 (ja) |
| DE (2) | DE19504480C1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102495452B1 (ko) | 2016-06-29 | 2023-02-02 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939566A (en) * | 1987-10-30 | 1990-07-03 | North American Philips Corporation | Semiconductor switch with parallel DMOS and IGT |
| US4926074A (en) * | 1987-10-30 | 1990-05-15 | North American Philips Corporation | Semiconductor switch with parallel lateral double diffused MOS transistor and lateral insulated gate transistor |
| US5023493A (en) * | 1989-10-04 | 1991-06-11 | Motorola, Inc. | FET and bipolar transistor bridge circuit for driving a load |
| US5202276A (en) * | 1990-08-20 | 1993-04-13 | Texas Instruments Incorporated | Method of forming a low on-resistance DMOS vertical transistor structure |
-
1995
- 1995-02-10 DE DE19504480A patent/DE19504480C1/de not_active Expired - Fee Related
-
1996
- 1996-01-25 DE DE59600059T patent/DE59600059D1/de not_active Expired - Lifetime
- 1996-01-25 EP EP96101080A patent/EP0726654B1/de not_active Expired - Lifetime
- 1996-02-07 JP JP04547596A patent/JP3336184B2/ja not_active Expired - Lifetime
- 1996-02-08 CA CA002169113A patent/CA2169113A1/en not_active Abandoned
- 1996-02-12 US US08/601,066 patent/US5723996A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5723996A (en) | 1998-03-03 |
| EP0726654B1 (de) | 1997-12-29 |
| EP0726654A1 (de) | 1996-08-14 |
| JPH08250992A (ja) | 1996-09-27 |
| DE59600059D1 (de) | 1998-02-05 |
| DE19504480C1 (de) | 1996-04-04 |
| CA2169113A1 (en) | 1996-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994886A (en) | Composite MOS transistor and application to a free-wheel diode | |
| US4798983A (en) | Driving circuit for cascode BiMOS switch | |
| US4945266A (en) | Composite semiconductor device | |
| EP0703667B1 (en) | An integrated control circuit with a level shifter for switching an electronic switch | |
| JP4149129B2 (ja) | 電子アナログ・スイッチ | |
| JPH11205123A (ja) | 高耐圧パワー集積回路 | |
| JP2002076882A (ja) | 半導体集積回路装置 | |
| JPH02214219A (ja) | バイポーラｍｏｓ３値出力バッファ | |
| JPH06177733A (ja) | パワーｍｏｓｆｅｔの駆動回路 | |
| US4717845A (en) | TTL compatible CMOS input circuit | |
| JP3336184B2 (ja) | 集積可能な切換スイッチ | |
| EP0608667B1 (en) | Driving circuit for a field effect transistor in final semibridge stage | |
| JP3195877B2 (ja) | アナログスイッチ回路 | |
| US4463318A (en) | Power amplifier circuit employing field-effect power transistors | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JP4104767B2 (ja) | 基準電圧回路 | |
| JPS61166223A (ja) | 複合形スイツチ回路 | |
| JP3080371B2 (ja) | スイツチ回路及び表示装置 | |
| JP3764597B2 (ja) | スイッチ装置 | |
| JP3036556B2 (ja) | Ｎチャンネル形ｆｅｔの駆動制御回路 | |
| JP3657382B2 (ja) | 増幅用トランジスタの動作状態を切り換えるオートバイアス回路 | |
| JPS62100164A (ja) | 複合半導体装置 | |
| JP2776072B2 (ja) | レベル変換回路 | |
| JP3144133B2 (ja) | Ｔｔｌ出力回路 | |
| JPH1169623A (ja) | ＧａＡｓＦＥＴ用電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020627 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130802 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |