JP3764597B2 - スイッチ装置 - Google Patents
スイッチ装置 Download PDFInfo
- Publication number
- JP3764597B2 JP3764597B2 JP03985499A JP3985499A JP3764597B2 JP 3764597 B2 JP3764597 B2 JP 3764597B2 JP 03985499 A JP03985499 A JP 03985499A JP 3985499 A JP3985499 A JP 3985499A JP 3764597 B2 JP3764597 B2 JP 3764597B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switch
- input
- mos transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路に用いられるスイッチ装置、特にサンプルホールド回路などのスイッチ装置に関する。
【０００２】
【従来の技術】
図４に、従来のスイッチ装置の構成を示す。
【０００３】
制御端子１０３にハイレベルの信号が供給されると、ＭＯＳトランジスタＭ１およびＭ２はオンし、コンデンサＣに入力端子１０１に供給される入力電圧の電荷を蓄積する。
【０００４】
制御端子１０３にローレベルの信号が供給されると、ＭＯＳトランジスタＭ１およびＭ２はオフする。このとき入力端子１０１には、入力電圧は供給されない。そしてコンデンサＣは、蓄積した電荷を保持することになっている。
【０００５】
【発明が解決しようとする課題】
ＭＯＳトランジスタＭ１およびＭ２がオンからオフに変化すると、図５に示す如く、ＰチャンネルのＭＯＳトランジスタＭ２のゲートとソース間に逆バイアスがかかり、空乏層にかかる電界が強くなって、ソースＳからバックゲートにトンネル電流（Ｂａｎｄ Ｔｏ Ｂａｎｄ Ｌｅａｋ）が流れる。このため、コンデンサＣに貯えられている電荷が減少するという欠点があった。
【０００６】
そこで本発明は、トンネル電流（Ｂａｎｄ Ｔｏ Ｂａｎｄ Ｌｅａｋ）の発生を防止可能なスイッチ装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明のスイッチ装置は、
第１の電極が入力端子に接続され、第２の電極が出力端子に接続された第１のＭＯＳトランジスタと、第１の電極が前記入力端子に接続され、第２の電極が前記出力端子に接続された前記第１のＭＯＳトランジスタと異なるチャンネルの第２のＭＯＳトランジスタによって構成された入出力間スイッチ回路と、
前記第１および第２のＭＯＳトランジスタの動作を制御するために前記入力端子に接続された第１の制御端子と、
一方の端子が前記第１のＭＯＳトランジスタのゲートに接続され、他方の端子が第１の電圧源に接続された第１のスイッチ回と、
一方の端子が前記第１のＭＯＳトランジスタのゲートに接続され、他方の端子が前記第１の制御端子に接続された第２のスイッチ回路と、
一方の端子が前記第２のＭＯＳトランジスタのゲートに接続され、他方の端子が第２の電圧源に接続された第３のスイッチ回路と、
一方の端子が前記第２のＭＯＳトランジスタのゲートに接続され、他方の端子が前記制御端子に接続された第４のスイッチ回路と、
第２の制御端子と、
前記第２の制御端子と前記第１のスイッチ回路および前記第３のスイッチ回路の制御端子間に接続された第１のインバータと、
前記第１のインバータの出力端と前記第２のスイッチ回路および前記４のスイッチ回路の制御端子間に接続された第２のインバータと、
前記出力端子に接続されたコンデンサと、
前記入出力間スイッチ回路の前記入力端子と前記出力端子間に接続された帰還回路とを具備し、
前記入力端子に入力電圧が供給され前記第２の制御端にローレベル信号が供給されると前記第１および第３のスイッチ回路はオン状態、前記第２および第４のスイッチ回路はオフ状態となり、前記コンデンサに前記入力端子に供給された前記入力電圧電荷が蓄積されるとともに、前記帰還回路は不動作状態であって、
前記入力端子に入力電圧が供給されず前記第２の制御端子にハイレベル信号が供給されると前記第１および第３のスイッチ回路がオフ状態、前記第２および第４のスイッチ回路はオン状態となり、前記コンデンサの蓄積電荷は保持されるとともに、前記帰還回路は前記入力端子と前記出力端子間を接続する如く動作状態とされ、前記入力端子および出力端子を等電位にすることを特徴とする。
【０００８】
【発明の実施の形態】
図１に、本発明のスイッチ装置の一実施の形態の構成を示す。
【０００９】
ＮチャンネルのＭＯＳトランジスタＭ１の例えばソースとＰチャンネルのＭＯＳトランジスタＭ２の例えばソースが、入力端子１に接続されている。ＭＯＳトランジスタＭ１およびＭ２のドレインが、出力端子７に接続されている。このＭＯＳトランジスタＭ１およびＭ２で、入出力間スイッチ回路９を構成する。
【００１０】
第１のスイッチ回路１１の一方の端子は、ＭＯＳトランジスタＭ１のゲートに接続され、他方の端子は、電圧源ＶＣＣ（第１の電圧源）に接続されている。
【００１１】
第２のスイッチ回路１３の一方の端子は、ＭＯＳトランジスタＭ１のゲートに接続され、他方の端子は、第１の制御端子３に接続されている。
【００１２】
第３のスイッチ回路１５の一方の端子は、ＭＯＳトランジスタＭ２のゲートに接続され、他方の端子は、グランド（第２の電圧源）に接地されている。
【００１３】
第４のスイッチ回路１７の一方の端子は、ＭＯＳトランジスタＭ２のゲートに接続され、他方の端子は、第１の制御端子３に接続されている。
【００１４】
第１の制御端子３は、入力端子１に接続され、ＭＯＳトランジスタＭ１およびＭ２のオン、オフ動作を制御するためのものである。
【００１５】
第２の制御端子５は、インバータ１９を介して、第１および第３のスイッチ回路１１、１５の制御端子に接続されている。更に第２の制御端子５は、直列接続されたインバータ１９および２１を介して、第２および第４のスイッチ回路１３、１７の制御端子に接続されている。
【００１６】
出力端子７とグランドの間には、コンデンサＣが接続されている。出力端子７に、帰還回路３１が接続されている。帰還回路３１は、ＭＯＳトランジスタＭ１およびＭ２がオフのとき、動作状態になり、コンデンサＣと入力端子１を接続する。帰還回路３１の出力が、スイッチ装置の出力となる。
【００１７】
なお第１乃至第４のスイッチ回路１１乃至１７の一回路図を、図２（ａ）乃至図２（ｄ）に示す。また帰還回路３１の一回路図を、図３に示す。
【００１８】
次に、スイッチ装置の動作を説明する。
【００１９】
入力端子１に入力電圧が供給されるとき、第２の制御端子５に、ローレベルの信号が供給される。このとき、第１と第３のスイッチ回路１１、１５がオンとなり、第２と第４のスイッチ回路１３、１７がオフとなる。
【００２０】
この結果、ＭＯＳトランジスタＭ１のゲート電圧は、電源電圧ＶＣＣとなり、ＭＯＳトランジスタＭ２のゲート電圧は、グランド電圧となり、ＭＯＳトランジスタＭ１およびＭ２は、オンする。これにより、コンデンサＣに入力端子１に供給される入力電圧の電荷を蓄積する。このとき、帰還回路３１は、不動作状態である（図３のスイッチ回路はオフ）。
【００２１】
入力端子１に入力電圧が供給されなくなったとき、第２の制御端子５に、ハイレベルの信号が供給される。このとき、第１と第３のスイッチ回路１１、１５がオフとなり、第２と第４のスイッチ回路１３、１７がオンとなる。このとき、帰還回路３１は、動作状態となっている（図３のスイッチ回路はオン）。
【００２２】
この結果、ＭＯＳトランジスタＭ１およびＭ２のゲート、ソース、ドレイン電圧は、帰還回路３１を介してほぼ同電位となり、トンネル電流は発生しない。
【００２３】
【発明の効果】
以上本発明のスイッチ装置によれば、トンネル電流（Ｂａｎｄ Ｔｏ Ｂａｎｄ Ｌｅａｋ）を発生しない。
【図面の簡単な説明】
【図１】本発明のスイッチ装置の一実施の形態を構成を示す図である。
【図２】図１の第１乃至第４のスイッチ回路１１乃至１７の一回路図である。
【図３】図１の帰還回路３１の一回路図である。
【図４】従来のスイッチ装置の構成を示す図である。
【図５】図４のＰチャンネルのＭＯＳトランジスタＭ２に、トンネル電流が流れる状態を示す図である。
【符号の説明】
Ｍ１・・・ＮチャンネルのＭＯＳトランジスタ、Ｍ２・・・ＰチャンネルのＭＯＳトランジスタ、９・・・入出力間スイッチ回路、１１・・・第１のスイッチ回路、１３・・・第２のスイッチ回路、１５・・・第３のスイッチ回路、１７・・・第４のスイッチ回路、Ｃ・・・コンデンサ、３１・・・帰還回路。
【発明の属する技術分野】
本発明は、集積回路に用いられるスイッチ装置、特にサンプルホールド回路などのスイッチ装置に関する。
【０００２】
【従来の技術】
図４に、従来のスイッチ装置の構成を示す。
【０００３】
制御端子１０３にハイレベルの信号が供給されると、ＭＯＳトランジスタＭ１およびＭ２はオンし、コンデンサＣに入力端子１０１に供給される入力電圧の電荷を蓄積する。
【０００４】
制御端子１０３にローレベルの信号が供給されると、ＭＯＳトランジスタＭ１およびＭ２はオフする。このとき入力端子１０１には、入力電圧は供給されない。そしてコンデンサＣは、蓄積した電荷を保持することになっている。
【０００５】
【発明が解決しようとする課題】
ＭＯＳトランジスタＭ１およびＭ２がオンからオフに変化すると、図５に示す如く、ＰチャンネルのＭＯＳトランジスタＭ２のゲートとソース間に逆バイアスがかかり、空乏層にかかる電界が強くなって、ソースＳからバックゲートにトンネル電流（Ｂａｎｄ Ｔｏ Ｂａｎｄ Ｌｅａｋ）が流れる。このため、コンデンサＣに貯えられている電荷が減少するという欠点があった。
【０００６】
そこで本発明は、トンネル電流（Ｂａｎｄ Ｔｏ Ｂａｎｄ Ｌｅａｋ）の発生を防止可能なスイッチ装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明のスイッチ装置は、
第１の電極が入力端子に接続され、第２の電極が出力端子に接続された第１のＭＯＳトランジスタと、第１の電極が前記入力端子に接続され、第２の電極が前記出力端子に接続された前記第１のＭＯＳトランジスタと異なるチャンネルの第２のＭＯＳトランジスタによって構成された入出力間スイッチ回路と、
前記第１および第２のＭＯＳトランジスタの動作を制御するために前記入力端子に接続された第１の制御端子と、
一方の端子が前記第１のＭＯＳトランジスタのゲートに接続され、他方の端子が第１の電圧源に接続された第１のスイッチ回と、
一方の端子が前記第１のＭＯＳトランジスタのゲートに接続され、他方の端子が前記第１の制御端子に接続された第２のスイッチ回路と、
一方の端子が前記第２のＭＯＳトランジスタのゲートに接続され、他方の端子が第２の電圧源に接続された第３のスイッチ回路と、
一方の端子が前記第２のＭＯＳトランジスタのゲートに接続され、他方の端子が前記制御端子に接続された第４のスイッチ回路と、
第２の制御端子と、
前記第２の制御端子と前記第１のスイッチ回路および前記第３のスイッチ回路の制御端子間に接続された第１のインバータと、
前記第１のインバータの出力端と前記第２のスイッチ回路および前記４のスイッチ回路の制御端子間に接続された第２のインバータと、
前記出力端子に接続されたコンデンサと、
前記入出力間スイッチ回路の前記入力端子と前記出力端子間に接続された帰還回路とを具備し、
前記入力端子に入力電圧が供給され前記第２の制御端にローレベル信号が供給されると前記第１および第３のスイッチ回路はオン状態、前記第２および第４のスイッチ回路はオフ状態となり、前記コンデンサに前記入力端子に供給された前記入力電圧電荷が蓄積されるとともに、前記帰還回路は不動作状態であって、
前記入力端子に入力電圧が供給されず前記第２の制御端子にハイレベル信号が供給されると前記第１および第３のスイッチ回路がオフ状態、前記第２および第４のスイッチ回路はオン状態となり、前記コンデンサの蓄積電荷は保持されるとともに、前記帰還回路は前記入力端子と前記出力端子間を接続する如く動作状態とされ、前記入力端子および出力端子を等電位にすることを特徴とする。
【０００８】
【発明の実施の形態】
図１に、本発明のスイッチ装置の一実施の形態の構成を示す。
【０００９】
ＮチャンネルのＭＯＳトランジスタＭ１の例えばソースとＰチャンネルのＭＯＳトランジスタＭ２の例えばソースが、入力端子１に接続されている。ＭＯＳトランジスタＭ１およびＭ２のドレインが、出力端子７に接続されている。このＭＯＳトランジスタＭ１およびＭ２で、入出力間スイッチ回路９を構成する。
【００１０】
第１のスイッチ回路１１の一方の端子は、ＭＯＳトランジスタＭ１のゲートに接続され、他方の端子は、電圧源ＶＣＣ（第１の電圧源）に接続されている。
【００１１】
第２のスイッチ回路１３の一方の端子は、ＭＯＳトランジスタＭ１のゲートに接続され、他方の端子は、第１の制御端子３に接続されている。
【００１２】
第３のスイッチ回路１５の一方の端子は、ＭＯＳトランジスタＭ２のゲートに接続され、他方の端子は、グランド（第２の電圧源）に接地されている。
【００１３】
第４のスイッチ回路１７の一方の端子は、ＭＯＳトランジスタＭ２のゲートに接続され、他方の端子は、第１の制御端子３に接続されている。
【００１４】
第１の制御端子３は、入力端子１に接続され、ＭＯＳトランジスタＭ１およびＭ２のオン、オフ動作を制御するためのものである。
【００１５】
第２の制御端子５は、インバータ１９を介して、第１および第３のスイッチ回路１１、１５の制御端子に接続されている。更に第２の制御端子５は、直列接続されたインバータ１９および２１を介して、第２および第４のスイッチ回路１３、１７の制御端子に接続されている。
【００１６】
出力端子７とグランドの間には、コンデンサＣが接続されている。出力端子７に、帰還回路３１が接続されている。帰還回路３１は、ＭＯＳトランジスタＭ１およびＭ２がオフのとき、動作状態になり、コンデンサＣと入力端子１を接続する。帰還回路３１の出力が、スイッチ装置の出力となる。
【００１７】
なお第１乃至第４のスイッチ回路１１乃至１７の一回路図を、図２（ａ）乃至図２（ｄ）に示す。また帰還回路３１の一回路図を、図３に示す。
【００１８】
次に、スイッチ装置の動作を説明する。
【００１９】
入力端子１に入力電圧が供給されるとき、第２の制御端子５に、ローレベルの信号が供給される。このとき、第１と第３のスイッチ回路１１、１５がオンとなり、第２と第４のスイッチ回路１３、１７がオフとなる。
【００２０】
この結果、ＭＯＳトランジスタＭ１のゲート電圧は、電源電圧ＶＣＣとなり、ＭＯＳトランジスタＭ２のゲート電圧は、グランド電圧となり、ＭＯＳトランジスタＭ１およびＭ２は、オンする。これにより、コンデンサＣに入力端子１に供給される入力電圧の電荷を蓄積する。このとき、帰還回路３１は、不動作状態である（図３のスイッチ回路はオフ）。
【００２１】
入力端子１に入力電圧が供給されなくなったとき、第２の制御端子５に、ハイレベルの信号が供給される。このとき、第１と第３のスイッチ回路１１、１５がオフとなり、第２と第４のスイッチ回路１３、１７がオンとなる。このとき、帰還回路３１は、動作状態となっている（図３のスイッチ回路はオン）。
【００２２】
この結果、ＭＯＳトランジスタＭ１およびＭ２のゲート、ソース、ドレイン電圧は、帰還回路３１を介してほぼ同電位となり、トンネル電流は発生しない。
【００２３】
【発明の効果】
以上本発明のスイッチ装置によれば、トンネル電流（Ｂａｎｄ Ｔｏ Ｂａｎｄ Ｌｅａｋ）を発生しない。
【図面の簡単な説明】
【図１】本発明のスイッチ装置の一実施の形態を構成を示す図である。
【図２】図１の第１乃至第４のスイッチ回路１１乃至１７の一回路図である。
【図３】図１の帰還回路３１の一回路図である。
【図４】従来のスイッチ装置の構成を示す図である。
【図５】図４のＰチャンネルのＭＯＳトランジスタＭ２に、トンネル電流が流れる状態を示す図である。
【符号の説明】
Ｍ１・・・ＮチャンネルのＭＯＳトランジスタ、Ｍ２・・・ＰチャンネルのＭＯＳトランジスタ、９・・・入出力間スイッチ回路、１１・・・第１のスイッチ回路、１３・・・第２のスイッチ回路、１５・・・第３のスイッチ回路、１７・・・第４のスイッチ回路、Ｃ・・・コンデンサ、３１・・・帰還回路。
Claims (2)
- 第１の電極が入力端子に接続され、第２の電極が出力端子に接続された第１のＭＯＳトランジスタと、第１の電極が前記入力端子に接続され、第２の電極が前記出力端子に接続された前記第１のＭＯＳトランジスタと異なるチャンネルの第２のＭＯＳトランジスタによって構成された入出力間スイッチ回路と、
前記第１および第２のＭＯＳトランジスタの動作を制御するために前記入力端子に接続された第１の制御端子と、
一方の端子が前記第１のＭＯＳトランジスタのゲートに接続され、他方の端子が第１の電圧源に接続された第１のスイッチ回と、
一方の端子が前記第１のＭＯＳトランジスタのゲートに接続され、他方の端子が前記第１の制御端子に接続された第２のスイッチ回路と、
一方の端子が前記第２のＭＯＳトランジスタのゲートに接続され、他方の端子が第２の電圧源に接続された第３のスイッチ回路と、
一方の端子が前記第２のＭＯＳトランジスタのゲートに接続され、他方の端子が前記制御端子に接続された第４のスイッチ回路と、
第２の制御端子と、
前記第２の制御端子と前記第１のスイッチ回路および前記第３のスイッチ回路の制御端子間に接続された第１のインバータと、
前記第１のインバータの出力端と前記第２のスイッチ回路および前記４のスイッチ回路の制御端子間に接続された第２のインバータと、
前記出力端子に接続されたコンデンサと、
前記入出力間スイッチ回路の前記入力端子と前記出力端子間に接続された帰還回路とを具備し、
前記入力端子に入力電圧が供給され前記第２の制御端にローレベル信号が供給されると前記第１および第３のスイッチ回路はオン状態、前記第２および第４のスイッチ回路はオフ状態となり、前記コンデンサに前記入力端子に供給された前記入力電圧電荷が蓄積されるとともに、前記帰還回路は不動作状態であって、
前記入力端子に入力電圧が供給されず前記第２の制御端子にハイレベル信号が供給されると前記第１および第３のスイッチ回路がオフ状態、前記第２および第４のスイッチ回路はオン状態となり、前記コンデンサの蓄積電荷は保持されるとともに、前記帰還回路は前記入力端子と前記出力端子間を接続する如く動作状態とされ、前記入力端子および出力端子を等電位にすることを特徴とするスイッチ装置。 - 前記第１および第３のスイッチ回路が同時にオンしたとき、前記第２および第４のスイッチ回路が同時にオフし、前記第１および第３のスイッチ回路が同時にオフしたとき、前記第２および第４のスイッチ回路が同時にオンすることを特徴とする請求項１に記載のスイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03985499A JP3764597B2 (ja) | 1999-02-18 | 1999-02-18 | スイッチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03985499A JP3764597B2 (ja) | 1999-02-18 | 1999-02-18 | スイッチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000244299A JP2000244299A (ja) | 2000-09-08 |
| JP3764597B2 true JP3764597B2 (ja) | 2006-04-12 |
Family
ID=12564566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03985499A Expired - Fee Related JP3764597B2 (ja) | 1999-02-18 | 1999-02-18 | スイッチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3764597B2 (ja) |
-
1999
- 1999-02-18 JP JP03985499A patent/JP3764597B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000244299A (ja) | 2000-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2642913B2 (ja) | 電子的スイッチのスイッチング用のレベルシフタを有する制御回路 | |
| JP2616142B2 (ja) | 出力回路 | |
| JP2642912B2 (ja) | 電子的スイッチのスイッチング用レベルシフタを有する集積形制御回路 | |
| JPH024011A (ja) | アナログスイッチ回路 | |
| KR970060217A (ko) | 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리 | |
| JPH11205123A (ja) | 高耐圧パワー集積回路 | |
| JPH07118947B2 (ja) | 半導体装置 | |
| JP2001168693A (ja) | 二つの相補形ｍｏｓ電界効果トランジスタを含むアナログスイッチ | |
| JP3389471B2 (ja) | 電界効果により制御される半導体デバイス用駆動回路装置 | |
| KR940003448A (ko) | 반도체 기억장치 | |
| JP2000164730A (ja) | Ｍｏｓ型半導体集積回路 | |
| JP3764597B2 (ja) | スイッチ装置 | |
| JP2679495B2 (ja) | 半導体回路 | |
| US5815029A (en) | Semiconductor circuit and semiconductor circuit device | |
| JPH09213893A (ja) | 半導体装置 | |
| US7012460B2 (en) | IC device having a transistor switch for a power supply | |
| JPH0160973B2 (ja) | ||
| JP2666347B2 (ja) | 出力回路 | |
| JPH05160692A (ja) | 電圧比較器 | |
| JP2569172Y2 (ja) | 電源切換回路 | |
| JP3336184B2 (ja) | 集積可能な切換スイッチ | |
| KR960015319B1 (ko) | 반도체 메모리 장치의 전압 변환회로 | |
| KR100396831B1 (ko) | 절전형인버터회로 | |
| JP4641664B2 (ja) | 半導体スイッチ回路 | |
| JP2858503B2 (ja) | Ｍｏｓ型半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040824 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040902 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |