JP2569172Y2 - 電源切換回路 - Google Patents
電源切換回路Info
- Publication number
- JP2569172Y2 JP2569172Y2 JP6337891U JP6337891U JP2569172Y2 JP 2569172 Y2 JP2569172 Y2 JP 2569172Y2 JP 6337891 U JP6337891 U JP 6337891U JP 6337891 U JP6337891 U JP 6337891U JP 2569172 Y2 JP2569172 Y2 JP 2569172Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- circuit
- output terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
- Static Random-Access Memory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本考案は２種類の電源電圧を比較
し切り換える電源切換回路に関し、特に、ＲＡＭ等のバ
ックアップ機能を有する半導体装置等に使用するのに好
適の電源切換回路に関する。
し切り換える電源切換回路に関し、特に、ＲＡＭ等のバ
ックアップ機能を有する半導体装置等に使用するのに好
適の電源切換回路に関する。
【０００２】
【従来の技術】図３は従来の電源切換回路を備えた集積
回路装置を示す回路図である。集積回路装置１はその電
源端子７がスイッチ１０を介して通常動作用の電池１３
に接続されていると共に、その電源端子８がバックアッ
プ用の電池１４に接続されている。この集積回路装置１
は以下に示すように構成されている。電圧比較回路２は
その＋入力端が電源端子７に接続され、その−入力端が
電源端子８に接続されている。インバータ回路３は電源
比較回路２の比較結果を入力し、これを反転して出力す
る。インバータ回路４はインバータ回路３の出力を入力
し、これを反転して出力する。Ｐチャネル型絶縁ゲート
型電界効果トランジスタ（以下、Ｐチャネル型ＩＧ−Ｆ
ＥＴという）５はそのゲートがインバータ回路３の出力
端に接続され、そのドレインが電源端子７に接続され、
そのソースが電源出力端子９に接続されている。Ｐチャ
ネル型ＩＧ−ＦＥＴ６はそのゲートがインバータ回路４
の出力端に接続され、そのドレインが電源端子８に接続
され、そのソースが電源出力端子９に接続されている。
ＲＡＭ回路ブロック１２はその駆動電圧が電源出力端子
９から供給され、インバータ回路４の出力がＲＡＭ制御
信号１６として供給されている。また、電圧比較回路２
及びインバータ回路３はその駆動電圧が電源端子８から
供給され、インバータ回路４はその駆動電圧が電源端子
７から供給されている。
回路装置を示す回路図である。集積回路装置１はその電
源端子７がスイッチ１０を介して通常動作用の電池１３
に接続されていると共に、その電源端子８がバックアッ
プ用の電池１４に接続されている。この集積回路装置１
は以下に示すように構成されている。電圧比較回路２は
その＋入力端が電源端子７に接続され、その−入力端が
電源端子８に接続されている。インバータ回路３は電源
比較回路２の比較結果を入力し、これを反転して出力す
る。インバータ回路４はインバータ回路３の出力を入力
し、これを反転して出力する。Ｐチャネル型絶縁ゲート
型電界効果トランジスタ（以下、Ｐチャネル型ＩＧ−Ｆ
ＥＴという）５はそのゲートがインバータ回路３の出力
端に接続され、そのドレインが電源端子７に接続され、
そのソースが電源出力端子９に接続されている。Ｐチャ
ネル型ＩＧ−ＦＥＴ６はそのゲートがインバータ回路４
の出力端に接続され、そのドレインが電源端子８に接続
され、そのソースが電源出力端子９に接続されている。
ＲＡＭ回路ブロック１２はその駆動電圧が電源出力端子
９から供給され、インバータ回路４の出力がＲＡＭ制御
信号１６として供給されている。また、電圧比較回路２
及びインバータ回路３はその駆動電圧が電源端子８から
供給され、インバータ回路４はその駆動電圧が電源端子
７から供給されている。
【０００３】このように構成される集積回路装置におい
ては、通常動作時にスイッチ１０をオン状態にすると、
電圧比較回路２は電池１３の電圧ＶDDと電池１４の電圧
ＶBAT を比較し、その比較結果を出力する。この場合、
電池１３の電圧ＶDDが電池１４の電圧ＶBAT に比して高
ければ、インバータ回路３，４の出力に基づいて、Ｐチ
ャネル型ＩＧ−ＦＥＴ５はオン状態になり、Ｐチャネル
型ＩＧ−ＦＥＴ６はオフ状態になる。このため、ＲＡＭ
回路ブロック１２の駆動電圧として電圧ＶDDが供給され
る。また、スイッチ１０をオフ状態にすると、Ｐチャネ
ル型ＩＧ−ＦＥＴ５がオフ状態になり、Ｐチャネル型Ｉ
Ｇ−ＦＥＴ６がオン状態になるため、ＲＡＭ回路ブロッ
ク１２の駆動電圧として電圧ＶBAT が供給される。この
ようにして、集積回路装置の電源を切り換えることがで
きる。
ては、通常動作時にスイッチ１０をオン状態にすると、
電圧比較回路２は電池１３の電圧ＶDDと電池１４の電圧
ＶBAT を比較し、その比較結果を出力する。この場合、
電池１３の電圧ＶDDが電池１４の電圧ＶBAT に比して高
ければ、インバータ回路３，４の出力に基づいて、Ｐチ
ャネル型ＩＧ−ＦＥＴ５はオン状態になり、Ｐチャネル
型ＩＧ−ＦＥＴ６はオフ状態になる。このため、ＲＡＭ
回路ブロック１２の駆動電圧として電圧ＶDDが供給され
る。また、スイッチ１０をオフ状態にすると、Ｐチャネ
ル型ＩＧ−ＦＥＴ５がオフ状態になり、Ｐチャネル型Ｉ
Ｇ−ＦＥＴ６がオン状態になるため、ＲＡＭ回路ブロッ
ク１２の駆動電圧として電圧ＶBAT が供給される。この
ようにして、集積回路装置の電源を切り換えることがで
きる。
【０００４】
【考案が解決しようとする課題】しかしながら、上述し
た従来の電源切換回路においては、電圧比較回路２及び
インバータ回路３の駆動電圧が電源端子８から供給さ
れ、インバータ回路４の駆動電圧が電源端子７から供給
されているため、バックアップ用の電池１４の電圧Ｖ
BAT が集積回路装置１の動作電圧以下に低下した場合、
通常動作用の電池１３の電圧ＶDDを供給しても、集積回
路装置１の動作を保障することができないという問題点
がある。
た従来の電源切換回路においては、電圧比較回路２及び
インバータ回路３の駆動電圧が電源端子８から供給さ
れ、インバータ回路４の駆動電圧が電源端子７から供給
されているため、バックアップ用の電池１４の電圧Ｖ
BAT が集積回路装置１の動作電圧以下に低下した場合、
通常動作用の電池１３の電圧ＶDDを供給しても、集積回
路装置１の動作を保障することができないという問題点
がある。
【０００５】本考案はかかる問題点に鑑みてなされたも
のであって、集積回路装置の動作を常に保障することが
できる電源切換回路を提供することを目的とする。
のであって、集積回路装置の動作を常に保障することが
できる電源切換回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本考案に係る電源切換回
路は、第１及び第２の電源の電圧を比較する電圧比較回
路と、この電圧比較回路の比較結果を入力する第１のイ
ンバータ回路と、この第１のインバータ回路の出力を入
力する第２のインバータ回路と、ゲートが前記第１のイ
ンバータ回路の出力端に接続されドレインが前記第１の
電源に接続されソースが出力端子に接続された第１のＰ
チャネル型絶縁ゲート型電界効果トランジスタと、ゲー
トが前記第２のインバータ回路の出力端に接続されドレ
インが前記第２の電源に接続されソースが前記出力端子
に接続された第２のＰチャネル型絶縁ゲート型電界効果
トランジスタと、前記出力端子と接地端子との間に接続
された容量とを有し、前記電圧比較回路並びに前記第１
及び前記第２のインバータ回路は前記出力端子の出力電
圧に基づいて駆動することを特徴とする。
路は、第１及び第２の電源の電圧を比較する電圧比較回
路と、この電圧比較回路の比較結果を入力する第１のイ
ンバータ回路と、この第１のインバータ回路の出力を入
力する第２のインバータ回路と、ゲートが前記第１のイ
ンバータ回路の出力端に接続されドレインが前記第１の
電源に接続されソースが出力端子に接続された第１のＰ
チャネル型絶縁ゲート型電界効果トランジスタと、ゲー
トが前記第２のインバータ回路の出力端に接続されドレ
インが前記第２の電源に接続されソースが前記出力端子
に接続された第２のＰチャネル型絶縁ゲート型電界効果
トランジスタと、前記出力端子と接地端子との間に接続
された容量とを有し、前記電圧比較回路並びに前記第１
及び前記第２のインバータ回路は前記出力端子の出力電
圧に基づいて駆動することを特徴とする。
【０００７】
【作用】本考案においては、電圧比較回路が第１及び第
２の電源の電圧を比較し、第１の電源の電圧が第２の電
源の電圧に比して大きい場合、第１及び第２のインバー
タ回路の出力に基づいて、第１のＰチャネル型ＩＧ−Ｆ
ＥＴがオン状態になり、第２のＰチャネル型ＩＧ−ＦＥ
Ｔがオフ状態になる。このとき、出力端子には前記第１
の電源の電圧が供給される。一方、第２の電源の電圧が
第１の電源の電圧に比して大きい場合、第１及び第２の
インバータ回路の出力に基づいて、第１のＰチャネル型
ＩＧ−ＦＥＴがオフ状態になり、第２のＰチャネル型Ｉ
Ｇ−ＦＥＴがオン状態になる。このとき、出力端子には
前記第１の電源の電圧が供給される。従って、前記電圧
比較回路並びに前記第１及び前記第２のインバータ回路
の駆動電圧には前記出力端子の出力電圧、即ち前記第１
及び前記第２の電源の電圧のうちの高い方が供給される
ので、この電圧比較回路を備えた集積回路装置の動作を
常に保障することができる。例えば、第１の電源として
通常動作用の電池を使用し、第２の電源としてバックア
ップ用の電池を使用した場合、このバックアップ用の電
池の電圧が低下しても、集積回路装置の動作を常に保障
することができる。
２の電源の電圧を比較し、第１の電源の電圧が第２の電
源の電圧に比して大きい場合、第１及び第２のインバー
タ回路の出力に基づいて、第１のＰチャネル型ＩＧ−Ｆ
ＥＴがオン状態になり、第２のＰチャネル型ＩＧ−ＦＥ
Ｔがオフ状態になる。このとき、出力端子には前記第１
の電源の電圧が供給される。一方、第２の電源の電圧が
第１の電源の電圧に比して大きい場合、第１及び第２の
インバータ回路の出力に基づいて、第１のＰチャネル型
ＩＧ−ＦＥＴがオフ状態になり、第２のＰチャネル型Ｉ
Ｇ−ＦＥＴがオン状態になる。このとき、出力端子には
前記第１の電源の電圧が供給される。従って、前記電圧
比較回路並びに前記第１及び前記第２のインバータ回路
の駆動電圧には前記出力端子の出力電圧、即ち前記第１
及び前記第２の電源の電圧のうちの高い方が供給される
ので、この電圧比較回路を備えた集積回路装置の動作を
常に保障することができる。例えば、第１の電源として
通常動作用の電池を使用し、第２の電源としてバックア
ップ用の電池を使用した場合、このバックアップ用の電
池の電圧が低下しても、集積回路装置の動作を常に保障
することができる。
【０００８】なお、本考案においては、前記出力端子と
接地端子との間に容量を接続するため、電源切替時に第
１及び第２のＰチャネル型ＩＧ−ＦＥＴのソース電圧が
変動することを防止でき、これにより回路動作を安定さ
せることができる。
接地端子との間に容量を接続するため、電源切替時に第
１及び第２のＰチャネル型ＩＧ−ＦＥＴのソース電圧が
変動することを防止でき、これにより回路動作を安定さ
せることができる。
【０００９】
【実施例】次に、本考案の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１０】図１は本考案の第１の実施例に係る電源切
換回路を備えた集積回路装置を示す回路図である。集積
回路装置１はその電源端子７がスイッチ１０を介して通
常動作用の電池１３に接続されていると共に、その電源
端子８がバックアップ用の電池１４に接続されている。
この集積回路装置１は以下に示すように構成されてい
る。電圧比較回路２はその＋入力端が電源端子７に接続
され、その−入力端が電源端子８に接続されている。イ
ンバータ回路３は電源比較回路２の比較結果を入力し、
これを反転して出力する。インバータ回路４はインバー
タ回路３の出力を入力し、これを反転して出力する。Ｐ
チャネル型ＩＧ−ＦＥＴ５はそのゲートがインバータ回
路３の出力端に接続され、そのドレインが電源端子７に
接続され、そのソースが電源出力端子９に接続されてい
る。Ｐチャネル型ＩＧ−ＦＥＴ６はそのゲートがインバ
ータ回路４の出力端に接続され、そのドレインが電源端
子８に接続され、そのソースが電源出力端子９に接続さ
れている。ＲＡＭ回路ブロック１２はその駆動電圧が電
源出力端子９から供給され、インバータ回路４の出力が
ＲＡＭ制御信号１６として供給されている。容量１１は
その一端が電源出力端子９に接続され、その他端が接地
されている。また、電圧比較回路２及びインバータ回路
３，４はその駆動電圧が電源出力端子９から供給されて
いる。
換回路を備えた集積回路装置を示す回路図である。集積
回路装置１はその電源端子７がスイッチ１０を介して通
常動作用の電池１３に接続されていると共に、その電源
端子８がバックアップ用の電池１４に接続されている。
この集積回路装置１は以下に示すように構成されてい
る。電圧比較回路２はその＋入力端が電源端子７に接続
され、その−入力端が電源端子８に接続されている。イ
ンバータ回路３は電源比較回路２の比較結果を入力し、
これを反転して出力する。インバータ回路４はインバー
タ回路３の出力を入力し、これを反転して出力する。Ｐ
チャネル型ＩＧ−ＦＥＴ５はそのゲートがインバータ回
路３の出力端に接続され、そのドレインが電源端子７に
接続され、そのソースが電源出力端子９に接続されてい
る。Ｐチャネル型ＩＧ−ＦＥＴ６はそのゲートがインバ
ータ回路４の出力端に接続され、そのドレインが電源端
子８に接続され、そのソースが電源出力端子９に接続さ
れている。ＲＡＭ回路ブロック１２はその駆動電圧が電
源出力端子９から供給され、インバータ回路４の出力が
ＲＡＭ制御信号１６として供給されている。容量１１は
その一端が電源出力端子９に接続され、その他端が接地
されている。また、電圧比較回路２及びインバータ回路
３，４はその駆動電圧が電源出力端子９から供給されて
いる。
【００１１】このように構成される集積回路装置におい
ては、通常動作時にスイッチ１０をオン状態にすると、
電圧比較回路２は電池１３の電圧ＶDDと電池１４の電圧
ＶBAT を比較し、その比較結果を出力する。この場合、
電池１３の電圧ＶDDが電池１４の電圧ＶBAT に比して高
ければ、インバータ回路３，４の出力に基づいて、Ｐチ
ャネル型ＩＧ−ＦＥＴ５はオン状態になり、Ｐチャネル
型ＩＧ−ＦＥＴ６はオフ状態になる。このため、ＲＡＭ
回路ブロック１２の駆動電圧として電圧ＶDDが供給され
る。また、スイッチ１０をオフ状態にすると、Ｐチャネ
ル型ＩＧ−ＦＥＴ５がオフ状態になり、Ｐチャネル型Ｉ
Ｇ−ＦＥＴ６がオン状態になるため、ＲＡＭ回路ブロッ
ク１２の駆動電圧として電圧ＶBAT が供給される。この
ようにして、集積回路装置の電源を切り換えることがで
きる。
ては、通常動作時にスイッチ１０をオン状態にすると、
電圧比較回路２は電池１３の電圧ＶDDと電池１４の電圧
ＶBAT を比較し、その比較結果を出力する。この場合、
電池１３の電圧ＶDDが電池１４の電圧ＶBAT に比して高
ければ、インバータ回路３，４の出力に基づいて、Ｐチ
ャネル型ＩＧ−ＦＥＴ５はオン状態になり、Ｐチャネル
型ＩＧ−ＦＥＴ６はオフ状態になる。このため、ＲＡＭ
回路ブロック１２の駆動電圧として電圧ＶDDが供給され
る。また、スイッチ１０をオフ状態にすると、Ｐチャネ
ル型ＩＧ−ＦＥＴ５がオフ状態になり、Ｐチャネル型Ｉ
Ｇ−ＦＥＴ６がオン状態になるため、ＲＡＭ回路ブロッ
ク１２の駆動電圧として電圧ＶBAT が供給される。この
ようにして、集積回路装置の電源を切り換えることがで
きる。
【００１２】本実施例によれば、スイッチ１０をオン状
態にした場合に、電圧比較回路２及びインバータ回路
３，４の駆動電圧にはＰチャネル型ＩＧ−ＦＥＴ５を介
して電池１３の電圧ＶDDが供給されるため、電池１４の
電圧ＶBAT が集積回路装置１の動作を保障できない電圧
であっても、電池１３の電圧ＶDDが集積回路装置１の動
作を保障できる電圧であれば、集積回路装置１の通常動
作を保障することができる。
態にした場合に、電圧比較回路２及びインバータ回路
３，４の駆動電圧にはＰチャネル型ＩＧ−ＦＥＴ５を介
して電池１３の電圧ＶDDが供給されるため、電池１４の
電圧ＶBAT が集積回路装置１の動作を保障できない電圧
であっても、電池１３の電圧ＶDDが集積回路装置１の動
作を保障できる電圧であれば、集積回路装置１の通常動
作を保障することができる。
【００１３】なお、本実施例においては、Ｐチャネル型
ＩＧ−ＦＥＴ５，６のソース容量が接続されているた
め、電源切替時の動作電流によりＰチャネル型ＩＧ−Ｆ
ＥＴ５，６のソース電圧が変動することを防止でき、ノ
イズの発生を防止できる。これにより、回路動作を安定
させることができる。
ＩＧ−ＦＥＴ５，６のソース容量が接続されているた
め、電源切替時の動作電流によりＰチャネル型ＩＧ−Ｆ
ＥＴ５，６のソース電圧が変動することを防止でき、ノ
イズの発生を防止できる。これにより、回路動作を安定
させることができる。
【００１４】図２は本考案の第２の実施例に係る電源切
換回路を備えた集積回路装置を示す回路図である。な
お、本実施例は集積回路装置１の外部に設けたＲＡＭ集
積回路１５の電源を切り換えるものであるので、図２に
おいて図１と同一物には同一符号を付してその部分の詳
細な説明は省略する。
換回路を備えた集積回路装置を示す回路図である。な
お、本実施例は集積回路装置１の外部に設けたＲＡＭ集
積回路１５の電源を切り換えるものであるので、図２に
おいて図１と同一物には同一符号を付してその部分の詳
細な説明は省略する。
【００１５】本実施例においては、図１におけるＲＡＭ
回路ブロック１２の替わりに、集積回路装置１の外部に
ＲＡＭ集積回路１５が設けられていて、ＲＡＭ集積回路
１５はその駆動電圧が電源出力端子９から供給され、イ
ンバータ回路４の出力がＲＡＭ制御信号１６として供給
されている。
回路ブロック１２の替わりに、集積回路装置１の外部に
ＲＡＭ集積回路１５が設けられていて、ＲＡＭ集積回路
１５はその駆動電圧が電源出力端子９から供給され、イ
ンバータ回路４の出力がＲＡＭ制御信号１６として供給
されている。
【００１６】この場合、電池１３の電圧ＶDDが集積回路
装置１及びＲＡＭ集積回路１５の動作を保障できる電圧
であれば、電池１４の電圧ＶBAT が低下していても、ス
イッチ１０がオン状態であるときの通常動作を保障する
ことができる。
装置１及びＲＡＭ集積回路１５の動作を保障できる電圧
であれば、電池１４の電圧ＶBAT が低下していても、ス
イッチ１０がオン状態であるときの通常動作を保障する
ことができる。
【００１７】
【考案の効果】以上説明したように本考案によれば、切
り換えを制御する電圧比較回路並びに第１及び第２のイ
ンバータ回路の駆動電圧には第１及び第２の電源の電圧
のうちの高い方が供給されるから、集積回路装置の動作
を常に保障することができる。
り換えを制御する電圧比較回路並びに第１及び第２のイ
ンバータ回路の駆動電圧には第１及び第２の電源の電圧
のうちの高い方が供給されるから、集積回路装置の動作
を常に保障することができる。
【図１】本考案の第１の実施例に係る電源切換回路を備
えた集積回路装置を示す回路図である。
えた集積回路装置を示す回路図である。
【図２】本考案の第２の実施例に係る電源切換回路を備
えた集積回路装置を示す回路図である。
えた集積回路装置を示す回路図である。
【図３】従来の電源切換回路を備えた集積回路装置を示
す回路図である。
す回路図である。
１；集積回路装置 ２；電圧比較回路 ３，４；インバータ回路 ５，６；Ｐチャネル型絶縁ゲート型電界効果トランジス
タ ７，８；電源端子 ９；電源出力端子 １０；スイッチ １１；容量 １２；ＲＡＭ回路ブロック １３，１４；電池 １５；ＲＡＭ集積回路 １６；ＲＡＭ制御信号
タ ７，８；電源端子 ９；電源出力端子 １０；スイッチ １１；容量 １２；ＲＡＭ回路ブロック １３，１４；電池 １５；ＲＡＭ集積回路 １６；ＲＡＭ制御信号
フロントページの続き (56)参考文献 特開 昭59−92491（ＪＰ，Ａ) 特開 平１−279493（ＪＰ，Ａ) 特開 昭59−24322（ＪＰ，Ａ) 特開 平２−230307（ＪＰ，Ａ) 特開 昭56−105384（ＪＰ，Ａ) 特開 昭59−188881（ＪＰ，Ａ) 特開 昭60−59590（ＪＰ，Ａ) 特開 昭51−92132（ＪＰ，Ａ) 特開 平４−212785（ＪＰ，Ａ) 実開 昭61−55724（ＪＰ，Ｕ) 実開 昭52−35934（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】 第１及び第２の電源の電圧を比較する電
圧比較回路と、この電圧比較回路の比較結果を入力する
第１のインバータ回路と、この第１のインバータ回路の
出力を入力する第２のインバータ回路と、ゲートが前記
第１のインバータ回路の出力端に接続されドレインが前
記第１の電源に接続されソースが出力端子に接続された
第１のＰチャネル型絶縁ゲート型電界効果トランジスタ
と、ゲートが前記第２のインバータ回路の出力端に接続
されドレインが前記第２の電源に接続されソースが前記
出力端子に接続された第２のＰチャネル型絶縁ゲート型
電界効果トランジスタと、前記出力端子と接地端子との
間に接続された容量とを有し、前記電圧比較回路並びに
前記第１及び前記第２のインバータ回路は前記出力端子
の出力電圧に基づいて駆動することを特徴とする電源切
換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6337891U JP2569172Y2 (ja) | 1991-07-15 | 1991-07-15 | 電源切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6337891U JP2569172Y2 (ja) | 1991-07-15 | 1991-07-15 | 電源切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH058800U JPH058800U (ja) | 1993-02-05 |
| JP2569172Y2 true JP2569172Y2 (ja) | 1998-04-22 |
Family
ID=13227578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6337891U Expired - Lifetime JP2569172Y2 (ja) | 1991-07-15 | 1991-07-15 | 電源切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2569172Y2 (ja) |
-
1991
- 1991-07-15 JP JP6337891U patent/JP2569172Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH058800U (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973552A (en) | Power savings technique in solid state integrated circuits | |
| US4948995A (en) | Disenabling circuit for power-on event | |
| JPS6261420A (ja) | 充電ポンプ回路 | |
| JPH05102825A (ja) | バツフアー型データ出力段ｃｍｏｓ論理回路 | |
| US4717845A (en) | TTL compatible CMOS input circuit | |
| JPH0618249B2 (ja) | 半導体集積回路 | |
| US6806757B2 (en) | Level shift circuit | |
| JP2569172Y2 (ja) | 電源切換回路 | |
| JP2718258B2 (ja) | 出力回路 | |
| JP3088298B2 (ja) | 電源ｏｎ／ｏｆｆシーケンス回路 | |
| JP3314473B2 (ja) | パワーｍｏｓｆｅｔの制御装置 | |
| US5530672A (en) | Integrated circuit for operation with plural supply voltages | |
| JPH0160973B2 (ja) | ||
| JP2666347B2 (ja) | 出力回路 | |
| JPH0955470A (ja) | 半導体回路及び半導体回路装置 | |
| JP2776517B2 (ja) | 半導体装置 | |
| JP3764597B2 (ja) | スイッチ装置 | |
| JP2544796B2 (ja) | 半導体集積回路装置の入力回路 | |
| US5467028A (en) | Semiconductor integrated circuit with plural use of a terminal | |
| JP3843720B2 (ja) | 定電圧出力装置 | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| KR200329174Y1 (ko) | 저 전력 소비형 버퍼 | |
| JP2697024B2 (ja) | 出力回路 | |
| JP2740474B2 (ja) | 電源制御回路 | |
| JP2535402Y2 (ja) | 電源リップルフィルター回路 |