JP2776517B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2776517B2 JP2776517B2 JP63241410A JP24141088A JP2776517B2 JP 2776517 B2 JP2776517 B2 JP 2776517B2 JP 63241410 A JP63241410 A JP 63241410A JP 24141088 A JP24141088 A JP 24141088A JP 2776517 B2 JP2776517 B2 JP 2776517B2
- Authority
- JP
- Japan
- Prior art keywords
- turned
- charge pump
- switch
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に出力トランジスタに
ＮチャネルMOSトランジスタを用いたソースタイプ出力
のパワーMOS回路のゲートドライブ回路に関する。
ＮチャネルMOSトランジスタを用いたソースタイプ出力
のパワーMOS回路のゲートドライブ回路に関する。
従来、この種のゲートドライブ回路は、一例として第
４図に示す回路があり、コントロール回路１、チャージ
ポンプ回路13およびトランジスタ6,7とで構成してい
た。
４図に示す回路があり、コントロール回路１、チャージ
ポンプ回路13およびトランジスタ6,7とで構成してい
た。
このゲートドライブ回路は、出力トランジスタ６をオ
ン（ON）にするときはチャージポンプ回路13を作動して
出力トランジスタ６のゲート容量４（CGD）,5（CGS）を
充電していき、トランジスタ６が十分オンできる電圧ま
で充電し、出力トランジスタ６がオンの間はチャージポ
ンプ回路13の動作を継続し、トランジスタ７はオフ（OF
F）にしておく。
ン（ON）にするときはチャージポンプ回路13を作動して
出力トランジスタ６のゲート容量４（CGD）,5（CGS）を
充電していき、トランジスタ６が十分オンできる電圧ま
で充電し、出力トランジスタ６がオンの間はチャージポ
ンプ回路13の動作を継続し、トランジスタ７はオフ（OF
F）にしておく。
また、トランジスタ６をオフにするときは、チャージ
ポンプ回路13の動作を停止し、トランジスタ７をオンに
して出力トランジスタ６のゲート11の電位を下げる。
ポンプ回路13の動作を停止し、トランジスタ７をオンに
して出力トランジスタ６のゲート11の電位を下げる。
上述した従来のゲートドライブ回路は、その回路動作
において、出力トランジスタ６をオフするときは高速に
オフすることができるが、出力トランジスタ６をオンす
るときはチャージポンプ回路13によるゲート容量4,5へ
の充電を行うため高速にオンできないという欠点があ
り、また出力トランジスタ６がオンの間は常にチャージ
ポンプ回路13が動作しているため消費電力が大きいとい
う欠点があった。
において、出力トランジスタ６をオフするときは高速に
オフすることができるが、出力トランジスタ６をオンす
るときはチャージポンプ回路13によるゲート容量4,5へ
の充電を行うため高速にオンできないという欠点があ
り、また出力トランジスタ６がオンの間は常にチャージ
ポンプ回路13が動作しているため消費電力が大きいとい
う欠点があった。
本発明の目的は、このような欠点を除き、チャージポ
ンプ回路を用いた回路の出力トランジスタをオンにする
動作時間（ターンオン時間）を速くすると共に、出力ト
ランジスタのオンの間の消費電力の小さくした半導体装
置を提供することにある。
ンプ回路を用いた回路の出力トランジスタをオンにする
動作時間（ターンオン時間）を速くすると共に、出力ト
ランジスタのオンの間の消費電力の小さくした半導体装
置を提供することにある。
本発明の半導体装置は、MOSトランジスタをソースフ
ォロア出力トランジスタとして用い、前記MOSトランジ
スタをオンさせるときはそのゲートをチャージポンプ回
路の出力で充電し、オフさせるときはそのゲートに充電
された電荷を放電させる半導体装置において、前記チャ
ージポンプ回路として自己電圧補償型チャージポンプ回
路を使用し、前記MOSトランジスタがオンするに先だっ
て前記自己電圧補償型チャージポンプ回路を動作させて
その出力端子に接続されたコンデンサに出力電荷を蓄え
ておき、前記自己電圧補償型チャージポンプ回路の出力
端子と前記MOSトランジスタのゲートを接続する第１の
スイッチと、前記MOSトランジスタのゲートを放電させ
る第２のスイッチとを設け、前記MOSトランジスタをオ
ンさせるときは前記第１のスイッチをオンし第２のスイ
ッチをオフし、前記MOSトランジスタをオフさせるとき
は前記第１のスイッチをオフし前記第２のスイッチをオ
ンすることを特徴とする。
ォロア出力トランジスタとして用い、前記MOSトランジ
スタをオンさせるときはそのゲートをチャージポンプ回
路の出力で充電し、オフさせるときはそのゲートに充電
された電荷を放電させる半導体装置において、前記チャ
ージポンプ回路として自己電圧補償型チャージポンプ回
路を使用し、前記MOSトランジスタがオンするに先だっ
て前記自己電圧補償型チャージポンプ回路を動作させて
その出力端子に接続されたコンデンサに出力電荷を蓄え
ておき、前記自己電圧補償型チャージポンプ回路の出力
端子と前記MOSトランジスタのゲートを接続する第１の
スイッチと、前記MOSトランジスタのゲートを放電させ
る第２のスイッチとを設け、前記MOSトランジスタをオ
ンさせるときは前記第１のスイッチをオンし第２のスイ
ッチをオフし、前記MOSトランジスタをオフさせるとき
は前記第１のスイッチをオフし前記第２のスイッチをオ
ンすることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図、第２図は第
１図の自己電圧補償型チャージポンプの回路図である。
自己電圧補償型チャージポンプ２は、その出力８が出力
トランジスタ６を十分オンとできる電圧になっているこ
とをモニターし、ある電圧より低くなればチャージポン
プ２を作動させて信号８の電位を上げ、そしてある電圧
より高くなれはチャージポンプ２は動作を停止するもの
とする。スイッチ３及びトランジスタ７はコントロール
回路１でON−OFFをコントロールしている。
１図の自己電圧補償型チャージポンプの回路図である。
自己電圧補償型チャージポンプ２は、その出力８が出力
トランジスタ６を十分オンとできる電圧になっているこ
とをモニターし、ある電圧より低くなればチャージポン
プ２を作動させて信号８の電位を上げ、そしてある電圧
より高くなれはチャージポンプ２は動作を停止するもの
とする。スイッチ３及びトランジスタ７はコントロール
回路１でON−OFFをコントロールしている。
この回路の動作を出力トランジスタ６のオン状態、
オンからオフの状態、オフ状態、オフからオン状
態の４つの場合につけて説明する。
オンからオフの状態、オフ状態、オフからオン状
態の４つの場合につけて説明する。
まず、第１の出力トランジスタ６のオン状態では、ト
ランジスタ７はオフ、スイッチ３はオン（導通状態）し
ており、スイッチ３の入力端８の電位が出力トランジス
タ６のゲートに伝えられており、前述のように入力端８
の電位は出力トランジスタ６を十分オンできる電圧に充
電されている。
ランジスタ７はオフ、スイッチ３はオン（導通状態）し
ており、スイッチ３の入力端８の電位が出力トランジス
タ６のゲートに伝えられており、前述のように入力端８
の電位は出力トランジスタ６を十分オンできる電圧に充
電されている。
次に、第２の出力トランジスタ６のオンからオフの状
態では、スイッチ３をオフとし、トランジスタ７をオン
にする。出力トランジスタ６のゲート11の電位は接地レ
ベルになり、出力トランジスタ６はオフとなる。
態では、スイッチ３をオフとし、トランジスタ７をオン
にする。出力トランジスタ６のゲート11の電位は接地レ
ベルになり、出力トランジスタ６はオフとなる。
次に、出力トランジスタ６のオフ状態はスイッチ３が
オフ、トランジスタ７がオンの状態にあるが、チャージ
ポンプ２の出力端８の電位は出力トランジスタ６を十分
オンできる電圧を保持している。もし何らかの影響で出
力端８の電位が下がったとしても自己電圧補償型チャー
ジポンプ回路２が自己電圧補償を行って所定電圧を常に
保っている。
オフ、トランジスタ７がオンの状態にあるが、チャージ
ポンプ２の出力端８の電位は出力トランジスタ６を十分
オンできる電圧を保持している。もし何らかの影響で出
力端８の電位が下がったとしても自己電圧補償型チャー
ジポンプ回路２が自己電圧補償を行って所定電圧を常に
保っている。
次に、出力トランジスタ６がオフからオンとなる状態
では、トランジスタ７がオフしスイッチ３がオンにな
る、このとき接地レベルにあった出力トランジスタ６の
ゲート11の電位は、コンデンサ９に蓄えられた電荷によ
り急速に充電され出力トランジスタ６は高速にオンとな
る。
では、トランジスタ７がオフしスイッチ３がオンにな
る、このとき接地レベルにあった出力トランジスタ６の
ゲート11の電位は、コンデンサ９に蓄えられた電荷によ
り急速に充電され出力トランジスタ６は高速にオンとな
る。
ここでコンデンサ９の他端が本実施例では接地されて
いるが、これは電源VDDに接続されても、他の固定電位
に接続されてもよいことは明らかである。
いるが、これは電源VDDに接続されても、他の固定電位
に接続されてもよいことは明らかである。
第３図は第１図の自己電圧制御補償型チャージポンプ
回路２の一例のブロック図である。この回路は、発振回
路21,チャージポンプ回路22および電圧検出器23から構
成される。チャージポンプ回路22の出力電圧が昇圧する
時、その電圧を電圧検出器23で監視しておき、所定電圧
より低くなった時には発振回路21を作動させてチャージ
ポンプ回路22を駆動して電圧を上昇させる。この電圧が
十分昇圧したことを電圧検出器23が確認すると、発振回
路21を休止させる。このようにしてスタンバイ時の消費
電力を低減させることが出来る。
回路２の一例のブロック図である。この回路は、発振回
路21,チャージポンプ回路22および電圧検出器23から構
成される。チャージポンプ回路22の出力電圧が昇圧する
時、その電圧を電圧検出器23で監視しておき、所定電圧
より低くなった時には発振回路21を作動させてチャージ
ポンプ回路22を駆動して電圧を上昇させる。この電圧が
十分昇圧したことを電圧検出器23が確認すると、発振回
路21を休止させる。このようにしてスタンバイ時の消費
電力を低減させることが出来る。
第２図は本発明の第２の実施例のブロック図である。
本実施例は、自己電圧補償型のチャージポンプ２とコン
デンサ９とスイッチ回路３を備える点が、第１の実施例
と同様であるが、本実施例では出力トランジスタ６をOF
Fさせるためのトランジスタ（第１図のトランジスタ７
とインバータ10）をなくし、出力トランジスタ６をOFF
させる動作もスイッチ回路３′に含めた構成としてい
る。このスイッチ回路３′の動作は、出力トランジスタ
６がONのときはスイッチ３の出力端11と入力端８とが導
通し、出力トランジスタ６がOFFのときは出力端11が接
地に導通するように働く。
本実施例は、自己電圧補償型のチャージポンプ２とコン
デンサ９とスイッチ回路３を備える点が、第１の実施例
と同様であるが、本実施例では出力トランジスタ６をOF
Fさせるためのトランジスタ（第１図のトランジスタ７
とインバータ10）をなくし、出力トランジスタ６をOFF
させる動作もスイッチ回路３′に含めた構成としてい
る。このスイッチ回路３′の動作は、出力トランジスタ
６がONのときはスイッチ３の出力端11と入力端８とが導
通し、出力トランジスタ６がOFFのときは出力端11が接
地に導通するように働く。
このゲートドライブ回路としての動作は第１の実施例
と同様である。
と同様である。
以上説明したように本発明は、チャージポンプ回路
と、チャージポンプの出力電荷を蓄えておくためのコン
デンサと、チャージポンプの出力と出力トランジスタの
ゲートの間にスイッチ回路を設けた構成とすることによ
り、ターンオン時間を速くする効果がある。更にチャー
ジポンプ回路を自己電圧補償型にすることにより、ゲー
トドライブ回路としての消費電力を低減することができ
るという効果がある。
と、チャージポンプの出力電荷を蓄えておくためのコン
デンサと、チャージポンプの出力と出力トランジスタの
ゲートの間にスイッチ回路を設けた構成とすることによ
り、ターンオン時間を速くする効果がある。更にチャー
ジポンプ回路を自己電圧補償型にすることにより、ゲー
トドライブ回路としての消費電力を低減することができ
るという効果がある。
【図面の簡単な説明】 第１図は本発明の第１の実施例のブロック図、第２図は
第１図に用いる自己電圧補償型チャージポンプ回路のブ
ロック図、第３図は本発明の第２の実施例のブロック
図、第４図は従来のゲートドライブ回路の一例のブロッ
ク図である。 １……コントロール回路、２……自己電圧補償型チャー
ジポンプ回路、３……スイッチ回路、4,5……ゲート容
量、６……出力トランジスタ（ＮチャンネルMOSFET）、
７……MOSトランジスタ、９……コンデンサ、10……イ
ンバータ、13,22……チャージポンプ回路、15……入力
端子、11,16……出力端子、21……発振回路、23……電
圧検出器。
第１図に用いる自己電圧補償型チャージポンプ回路のブ
ロック図、第３図は本発明の第２の実施例のブロック
図、第４図は従来のゲートドライブ回路の一例のブロッ
ク図である。 １……コントロール回路、２……自己電圧補償型チャー
ジポンプ回路、３……スイッチ回路、4,5……ゲート容
量、６……出力トランジスタ（ＮチャンネルMOSFET）、
７……MOSトランジスタ、９……コンデンサ、10……イ
ンバータ、13,22……チャージポンプ回路、15……入力
端子、11,16……出力端子、21……発振回路、23……電
圧検出器。
Claims (1)
- 【請求項１】MOSトランジスタをソースフォロア出力ト
ランジスタとして用い、前記MOSトランジスタをオンさ
せるときはそのゲートをチャージポンプ回路の出力で充
電し、オフさせるときはそのゲートに充電された電荷を
放電させる半導体装置において、前記チャージポンプ回
路として自己電圧補償型チャージポンプ回路を使用し、
前記MOSトランジスタがオンするに先だって前記自己電
圧補償型チャージポンプ回路を動作させてその出力端子
に接続されたコンデンサに出力電荷を蓄えておき、前記
自己電圧補償型チャージポンプ回路の出力端子と前記MO
Sトランジスタのゲートを接続する第１のスイッチと、
前記MOSトランジスタのゲートを放電させる第２のスイ
ッチとを設け、前記MOSトランジスタをオンさせるとき
は前記第１のスイッチをオンし第２のスイッチをオフ
し、前記MOSトランジスタをオフさせるときは前記第１
のスイッチをオフし前記第２のスイッチをオンすること
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241410A JP2776517B2 (ja) | 1988-09-26 | 1988-09-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241410A JP2776517B2 (ja) | 1988-09-26 | 1988-09-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0287818A JPH0287818A (ja) | 1990-03-28 |
| JP2776517B2 true JP2776517B2 (ja) | 1998-07-16 |
Family
ID=17073876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63241410A Expired - Lifetime JP2776517B2 (ja) | 1988-09-26 | 1988-09-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776517B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3325697B2 (ja) * | 1994-01-20 | 2002-09-17 | 三菱電機株式会社 | パワーデバイスの制御装置およびモータの駆動制御装置 |
| CN1522495A (zh) * | 2000-02-23 | 2004-08-18 | 坡契夫斯脱罗姆基督教大学 | 金属氧化物半导体场效应晶体管的驱动电路和方法 |
| JP4199706B2 (ja) | 2004-07-13 | 2008-12-17 | 富士通マイクロエレクトロニクス株式会社 | 降圧回路 |
| JP6208504B2 (ja) * | 2013-09-12 | 2017-10-04 | ローム株式会社 | 出力回路、出力トランジスタの駆動回路、電子機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113594A (ja) * | 1984-06-27 | 1986-01-21 | ホ−ヤ株式会社 | 薄膜ｅｌ素子の封止方法 |
| JPS61210596A (ja) * | 1985-03-15 | 1986-09-18 | Hitachi Ltd | 磁気バブルメモリ装置 |
-
1988
- 1988-09-26 JP JP63241410A patent/JP2776517B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0287818A (ja) | 1990-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812679A (en) | Power-on reset circuit | |
| JP2547544B2 (ja) | 半導体電力回路 | |
| US3806738A (en) | Field effect transistor push-pull driver | |
| US4484092A (en) | MOS Driver circuit having capacitive voltage boosting | |
| JPS6261420A (ja) | 充電ポンプ回路 | |
| JPH01132213A (ja) | リセット信号発生回路 | |
| US3646369A (en) | Multiphase field effect transistor dc driver | |
| US3828278A (en) | Control circuit for disabling mos oscillator | |
| US4638182A (en) | High-level CMOS driver circuit | |
| JP2776517B2 (ja) | 半導体装置 | |
| US4230958A (en) | Loss of clock detector circuit | |
| US7307465B2 (en) | Step-down voltage output circuit | |
| JP2773476B2 (ja) | 負荷制御電源装置 | |
| JPH0618249B2 (ja) | 半導体集積回路 | |
| JPS6144414B2 (ja) | ||
| GB1364799A (en) | Field effect transistor circuits for driving capacitive loads | |
| WO2023107885A1 (en) | Active bootstrapping drivers | |
| JPH02230815A (ja) | 回路装置 | |
| KR950001086B1 (ko) | Cmos 파워-온 검출 회로 | |
| US5530672A (en) | Integrated circuit for operation with plural supply voltages | |
| JPH08317651A (ja) | スイッチングモード電源供給装置のスイッチング素子駆動回路 | |
| US3700922A (en) | Fast acting turn-off circuit | |
| EP0608515A1 (en) | Programmable drive output buffer | |
| US4496855A (en) | High voltage level detector and method | |
| KR100396690B1 (ko) | 챠지 펌프 회로 |