JPH0287818A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0287818A JPH0287818A JP24141088A JP24141088A JPH0287818A JP H0287818 A JPH0287818 A JP H0287818A JP 24141088 A JP24141088 A JP 24141088A JP 24141088 A JP24141088 A JP 24141088A JP H0287818 A JPH0287818 A JP H0287818A
- Authority
- JP
- Japan
- Prior art keywords
- output
- charge pump
- circuit
- transistor
- output transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に出力トランジスタにＮ
チャネルＭＯＳトランジスタを用いたソースタイプ出力
のパワーＭＯＳ回路のゲートドライブ回路に関する。
チャネルＭＯＳトランジスタを用いたソースタイプ出力
のパワーＭＯＳ回路のゲートドライブ回路に関する。
従来、この種のゲートドライブ回路は、−例として第４
図に示す回路があり、コントロール回路１、チャージポ
ンプ回路１３およびトランジスタ６．７とで構成してい
た。
図に示す回路があり、コントロール回路１、チャージポ
ンプ回路１３およびトランジスタ６．７とで構成してい
た。
このゲートドライブ回路は、出カドランジスタロをオン
（ＯＮ）にするときはチャージポンプ回路１３を作動し
て出カドランジスタロのゲート容量４ （Ｃｏｏ） 、
５ （Ｃｏｓ）を充電していき、トランジスタ６が十
分オンできる電圧まで充電し、出カドランジスタロがオ
ンの間はチャージポンプ回路１３の動作を継続し、トラ
ンジスタ７はオフ（ＯＦＦ）にしておく。
（ＯＮ）にするときはチャージポンプ回路１３を作動し
て出カドランジスタロのゲート容量４ （Ｃｏｏ） 、
５ （Ｃｏｓ）を充電していき、トランジスタ６が十
分オンできる電圧まで充電し、出カドランジスタロがオ
ンの間はチャージポンプ回路１３の動作を継続し、トラ
ンジスタ７はオフ（ＯＦＦ）にしておく。
また、トランジスタ６をオフにするときは、チャージポ
ンプ回路１３の動作を停止し、トランジスタ７をオンに
して出カドランジスタロのゲート１１の電位を下げる。
ンプ回路１３の動作を停止し、トランジスタ７をオンに
して出カドランジスタロのゲート１１の電位を下げる。
上述した従来のゲートドライブ回路は、その回路動作に
おいて、出カドランジスタロをオフするときは高速にオ
フすることができるが、出カドランジスタロをオンする
ときはチャージポンプ回路１３によるゲート容量４，５
への充電を行うため高速にオンできないという欠点があ
り、また出カドランジスタロがオンの間は常にチャージ
ポンプ回路１３が動作しているため消費電力が大きいと
いう欠点があった。
おいて、出カドランジスタロをオフするときは高速にオ
フすることができるが、出カドランジスタロをオンする
ときはチャージポンプ回路１３によるゲート容量４，５
への充電を行うため高速にオンできないという欠点があ
り、また出カドランジスタロがオンの間は常にチャージ
ポンプ回路１３が動作しているため消費電力が大きいと
いう欠点があった。
本発明の目的は、このような欠点を除き、チャージポン
プ回路を用いた回路の出力トランジスタをオンにする動
作時間（ターンオン時間）を速くすると共に、出力トラ
ンジスタのオンの間の消費電力の小さくした半導体装置
を提供することにある。
プ回路を用いた回路の出力トランジスタをオンにする動
作時間（ターンオン時間）を速くすると共に、出力トラ
ンジスタのオンの間の消費電力の小さくした半導体装置
を提供することにある。
本発明の構成は、ＮチャンネルＭｏｓトランジスタを出
力トランジスタとしたソースタイプ出力回路の半導体装
置に於いて、前記出力トランジスタのゲートドライブを
行う自己電圧補償型チャージポンプ回路と、このチャー
ジポンプ回路の出力電荷を蓄えておくコンデンサと、前
記チャージポンプ回路の出力と前記出力トランジスタの
ゲートとの間に接続されたスイッチ回路とを備えたこと
を特徴とする。
力トランジスタとしたソースタイプ出力回路の半導体装
置に於いて、前記出力トランジスタのゲートドライブを
行う自己電圧補償型チャージポンプ回路と、このチャー
ジポンプ回路の出力電荷を蓄えておくコンデンサと、前
記チャージポンプ回路の出力と前記出力トランジスタの
ゲートとの間に接続されたスイッチ回路とを備えたこと
を特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図、第２図は第１
図の自己電圧補償型チャージポンプの回路図である。自
己電圧補償型チャージポンプ２は、その出力８が出カド
ランジスタロを十分オンとできる電圧になっていること
をモニターし、ある電圧より低くなれはチャージポンプ
２を作動させて信号８の電位を上げ、そしである電圧よ
り高くなれはチャージポンプ２は動作を停止するものと
する。スイッチ３及びトランジスタ７．８はコントロー
ル回路１で０Ｎ−ＯＦＦをコントロールしている。
図の自己電圧補償型チャージポンプの回路図である。自
己電圧補償型チャージポンプ２は、その出力８が出カド
ランジスタロを十分オンとできる電圧になっていること
をモニターし、ある電圧より低くなれはチャージポンプ
２を作動させて信号８の電位を上げ、そしである電圧よ
り高くなれはチャージポンプ２は動作を停止するものと
する。スイッチ３及びトランジスタ７．８はコントロー
ル回路１で０Ｎ−ＯＦＦをコントロールしている。
この回路の動作を出力トランジスタ６の■オン状態、■
オンからオフの状態、■オフ状態、■オンからオン状態
の４つの場合につけて説明する。
オンからオフの状態、■オフ状態、■オンからオン状態
の４つの場合につけて説明する。
ます、第１の出カドランジスタロのオン状態では、トラ
ンジスタ７はオフ、スイッチ３はオン（導通状Ｂ）して
おり、スイッチ３の入力端８の電位が出カドランジスタ
ロのゲートに伝えられており、前述のように入力端８の
電位は出カドランジスタロを十分オンできる電圧に充電
されている。
ンジスタ７はオフ、スイッチ３はオン（導通状Ｂ）して
おり、スイッチ３の入力端８の電位が出カドランジスタ
ロのゲートに伝えられており、前述のように入力端８の
電位は出カドランジスタロを十分オンできる電圧に充電
されている。
次に、第２の出カドランジスタロのオンがらオフの状態
では、スイッチ３をオフとし、トランジスタ７をオンに
する。出カドランジスタロのゲート１１の電位は接地レ
ベルになり、出カドランジスタロはオフとなる。
では、スイッチ３をオフとし、トランジスタ７をオンに
する。出カドランジスタロのゲート１１の電位は接地レ
ベルになり、出カドランジスタロはオフとなる。
次に、出カドランジスタロのオフ状態はスイッチ３がオ
フ、トランジスタ７がオンの状態にあるが、チャージポ
ンプ２の出力端８の電位は出カドランジスタロを十分オ
ンできる電圧を保持している。もし何らかの影響で出力
端８の電位が下がったとしても自己電圧補償型チャージ
ポンプ回路２が自己電圧補償を行って所定電圧を常に保
っている。
フ、トランジスタ７がオンの状態にあるが、チャージポ
ンプ２の出力端８の電位は出カドランジスタロを十分オ
ンできる電圧を保持している。もし何らかの影響で出力
端８の電位が下がったとしても自己電圧補償型チャージ
ポンプ回路２が自己電圧補償を行って所定電圧を常に保
っている。
次に、出カドランジスタロがオフからオンとなる状態で
は、トランジスタ７がオフしスイッチ３がオンになる、
このとき接地レベルにあった出カドランジスタロのゲー
ト１１の電位は、コンデンサ９に蓄えられた電荷により
急速に充電され出カドランジスタロは高速にオンとなる
。
は、トランジスタ７がオフしスイッチ３がオンになる、
このとき接地レベルにあった出カドランジスタロのゲー
ト１１の電位は、コンデンサ９に蓄えられた電荷により
急速に充電され出カドランジスタロは高速にオンとなる
。
ここでコンデンサ９の他端が本実施例では接地されてい
るが、これは電源ＶＤＤに接続されても、他の固定電位
に接続されてもよいことは明らかである。
るが、これは電源ＶＤＤに接続されても、他の固定電位
に接続されてもよいことは明らかである。
第２図は第１図の自己電圧補償型チャージポンプ回路２
の一例のブロック図である。この回路は、発振回路２１
．チャージポンプ回路２２および電圧検出器２３から構
成される。チャージポンプ回路２２の出力電圧が昇圧す
る時、その電圧を電圧検出器２３で監視しておき、所定
電圧より低くなった時には発振回路２１を作動させてチ
ャージポンプ回路２２を駆動して電圧を上昇させる。
の一例のブロック図である。この回路は、発振回路２１
．チャージポンプ回路２２および電圧検出器２３から構
成される。チャージポンプ回路２２の出力電圧が昇圧す
る時、その電圧を電圧検出器２３で監視しておき、所定
電圧より低くなった時には発振回路２１を作動させてチ
ャージポンプ回路２２を駆動して電圧を上昇させる。
この電圧が十分昇圧したことを電圧検出器２３が確認す
ると、発振回路２１を休止させる。このようにしてスタ
ンバイ時の消費電力を低減させることが出来る。
ると、発振回路２１を休止させる。このようにしてスタ
ンバイ時の消費電力を低減させることが出来る。
第３図は本発明の第２の実施例のブロック図である。本
実施例は、自己電圧補償型のチャージポンプ２とコンデ
ンサ９とスイッチ回路３を備える点が、第１の実施例と
同様であるが、本実施例では出カドランジスタロをＯＦ
Ｆさせるためのトランジスタ（第１図のトランジスタ７
とインバータ１０）をなくし、出カドランジスタロをＯ
ＦＦさせる動作もスイッチ回路３′に含めた構成として
いる。このスイッチ回路３′の動作は、出カドランジス
タロがＯＮのときはスイッチ３の出力端１１と入力端８
とが導通し、出カドランジスタロがＯＦＦのときは出力
端１１が接地に導通するように働く。
実施例は、自己電圧補償型のチャージポンプ２とコンデ
ンサ９とスイッチ回路３を備える点が、第１の実施例と
同様であるが、本実施例では出カドランジスタロをＯＦ
Ｆさせるためのトランジスタ（第１図のトランジスタ７
とインバータ１０）をなくし、出カドランジスタロをＯ
ＦＦさせる動作もスイッチ回路３′に含めた構成として
いる。このスイッチ回路３′の動作は、出カドランジス
タロがＯＮのときはスイッチ３の出力端１１と入力端８
とが導通し、出カドランジスタロがＯＦＦのときは出力
端１１が接地に導通するように働く。
このゲートドライブ回路としての動作は第１の実施例と
同様である。
同様である。
以上説明したように本発明は、チャージポンプ回路と、
チャージポンプの出力電荷を蓄えておくためのコンデン
サと、チャージポンプの出力と出力トランジスタのゲー
トの間にスイッチ回路を設けた構成とすることなより、
ターンオン時間を速くする効果がある。更にチャージポ
ンプ回路を自己電圧補償型にすることにより、ゲートド
ライブ回路としての消費電力を低減することができると
いう効果がある。
チャージポンプの出力電荷を蓄えておくためのコンデン
サと、チャージポンプの出力と出力トランジスタのゲー
トの間にスイッチ回路を設けた構成とすることなより、
ターンオン時間を速くする効果がある。更にチャージポ
ンプ回路を自己電圧補償型にすることにより、ゲートド
ライブ回路としての消費電力を低減することができると
いう効果がある。
第１図は本発明の第１の実施例のブロック図、第２図は
第１図に用いる自己電圧補償型チャージポンプ回路のブ
ロック図、第３図は本発明の第２の実施例のブロック図
、第４図は従来のゲートドライブ回路の一例のブロック
図である。 １・・・コントロール回路、２・・・自己電圧補償型チ
ャージポンプ回路、３・・・スイッチ回路、４．５・・
・ゲート容量、６・・・出力トランジスタ（Ｎチャンネ
ルＭＯＳＦＥＴ）、７・・・ＭＯＳ）ランジスタ、９・
・・コンデンサ、１０・・・インバータ、１３．２２・
・・チャージポンプ回路、１５・・・入力端子、１１゜
１６・・・出力端子、２１・・・発振回路、２３・・・
電圧検出器。 亭２ ■
第１図に用いる自己電圧補償型チャージポンプ回路のブ
ロック図、第３図は本発明の第２の実施例のブロック図
、第４図は従来のゲートドライブ回路の一例のブロック
図である。 １・・・コントロール回路、２・・・自己電圧補償型チ
ャージポンプ回路、３・・・スイッチ回路、４．５・・
・ゲート容量、６・・・出力トランジスタ（Ｎチャンネ
ルＭＯＳＦＥＴ）、７・・・ＭＯＳ）ランジスタ、９・
・・コンデンサ、１０・・・インバータ、１３．２２・
・・チャージポンプ回路、１５・・・入力端子、１１゜
１６・・・出力端子、２１・・・発振回路、２３・・・
電圧検出器。 亭２ ■
Claims (1)
- ＮチャンネルＭＯＳトランジスタを出力トランジスタと
したソースタイプ出力回路の半導体装置に於いて、前記
出力トランジスタのゲートドライブを行う自己電圧補償
型チャージポンプ回路と、このチャージポンプ回路の出
力電荷を蓄えておくコンデンサと、前記チャージポンプ
回路の出力と前記出力トランジスタのゲートとの間に接
続されたスイッチ回路とを備えたことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241410A JP2776517B2 (ja) | 1988-09-26 | 1988-09-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241410A JP2776517B2 (ja) | 1988-09-26 | 1988-09-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0287818A true JPH0287818A (ja) | 1990-03-28 |
| JP2776517B2 JP2776517B2 (ja) | 1998-07-16 |
Family
ID=17073876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63241410A Expired - Lifetime JP2776517B2 (ja) | 1988-09-26 | 1988-09-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776517B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005366A (en) * | 1994-01-20 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Controller for power device and drive controller for motor |
| JP2003524982A (ja) * | 2000-02-23 | 2003-08-19 | ポトチェフストローム ユニヴァーシティ フォー クリスティアン ハイアー エデュケーション | Ｍｏｓｆｅｔ用の駆動回路および方法 |
| US7554305B2 (en) | 2004-07-13 | 2009-06-30 | Fujitsu Microelectronics Limited | Linear regulator with discharging gate driver |
| JP2015056781A (ja) * | 2013-09-12 | 2015-03-23 | ローム株式会社 | 出力回路、出力トランジスタの駆動回路、電子機器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113594A (ja) * | 1984-06-27 | 1986-01-21 | ホ−ヤ株式会社 | 薄膜ｅｌ素子の封止方法 |
| JPS61210596A (ja) * | 1985-03-15 | 1986-09-18 | Hitachi Ltd | 磁気バブルメモリ装置 |
-
1988
- 1988-09-26 JP JP63241410A patent/JP2776517B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113594A (ja) * | 1984-06-27 | 1986-01-21 | ホ−ヤ株式会社 | 薄膜ｅｌ素子の封止方法 |
| JPS61210596A (ja) * | 1985-03-15 | 1986-09-18 | Hitachi Ltd | 磁気バブルメモリ装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005366A (en) * | 1994-01-20 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Controller for power device and drive controller for motor |
| JP2003524982A (ja) * | 2000-02-23 | 2003-08-19 | ポトチェフストローム ユニヴァーシティ フォー クリスティアン ハイアー エデュケーション | Ｍｏｓｆｅｔ用の駆動回路および方法 |
| US7554305B2 (en) | 2004-07-13 | 2009-06-30 | Fujitsu Microelectronics Limited | Linear regulator with discharging gate driver |
| JP2015056781A (ja) * | 2013-09-12 | 2015-03-23 | ローム株式会社 | 出力回路、出力トランジスタの駆動回路、電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2776517B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4736121A (en) | Charge pump circuit for driving N-channel MOS transistors | |
| JPH054849B2 (ja) | ||
| JP2547544B2 (ja) | 半導体電力回路 | |
| KR960030231A (ko) | 반도체 메모리장치의 전압 구동회로 | |
| KR980004940A (ko) | 반도체 장치의 문턱전압 제어회로 | |
| KR940017212A (ko) | 전력 트랜지스터에 대한 제어 전극 디스에이블 회로 | |
| US5138186A (en) | Solid state switch with last state memory | |
| KR940004482Y1 (ko) | 셑 플레이트 전압 초기 셑업회로 | |
| JPH0287818A (ja) | 半導体装置 | |
| US6774682B2 (en) | Circuit configuration for driving a semiconductor switching element and method for same | |
| EP0330823A3 (en) | A low-absorption circuit device for controlling a power transistor into the on state | |
| GB1536186A (en) | Drive circuit for controlling conduction of a semiconductor device | |
| US5530672A (en) | Integrated circuit for operation with plural supply voltages | |
| US6031412A (en) | Control of the body voltage of a HV LDMOS | |
| US20040130387A1 (en) | Logic circuitry with reduced standby leakage using charge pumped switches | |
| US7012460B2 (en) | IC device having a transistor switch for a power supply | |
| JPH08280170A (ja) | スイッチング電源回路 | |
| US6137342A (en) | High efficiency semiconductor substrate bias pump | |
| US6330172B1 (en) | Switching device | |
| JPH07111446A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JPH01155715A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| KR960001076B1 (ko) | 발진 유도 회로 | |
| JPS6422109A (en) | Semiconductor device | |
| JP2788744B2 (ja) | 発振回路 | |
| KR100489587B1 (ko) | 시간지연회로 |