JP6208504B2 - 出力回路、出力トランジスタの駆動回路、電子機器 - Google Patents

出力回路、出力トランジスタの駆動回路、電子機器 Download PDF

Info

Publication number
JP6208504B2
JP6208504B2 JP2013189292A JP2013189292A JP6208504B2 JP 6208504 B2 JP6208504 B2 JP 6208504B2 JP 2013189292 A JP2013189292 A JP 2013189292A JP 2013189292 A JP2013189292 A JP 2013189292A JP 6208504 B2 JP6208504 B2 JP 6208504B2
Authority
JP
Japan
Prior art keywords
flying capacitor
state
voltage
charge pump
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013189292A
Other languages
English (en)
Other versions
JP2015056781A (ja
Inventor
裕樹 菅本
裕樹 菅本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2013189292A priority Critical patent/JP6208504B2/ja
Publication of JP2015056781A publication Critical patent/JP2015056781A/ja
Application granted granted Critical
Publication of JP6208504B2 publication Critical patent/JP6208504B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Description

本発明は、NチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)のオン/オフ状態に応じた電圧あるいは電流を出力する出力回路に関する。
電子回路の分野において、ハーフブリッジ回路、Hブリッジ回路、ソースフォロア回路が多用されている。図1は、本発明者が検討した出力回路100rの構成を示す回路図である。図1の出力回路100rはハーフブリッジ回路であり、出力端子OUTに接続された負荷2に対して、電源電圧VDD1または接地電圧(0V)VGNDのいずれか、あるいはそれらの中間的な電圧をとる出力電圧VOUTを供給する。
出力回路100rは、出力段102および駆動回路200rを備える。出力段102は、電源ラインLVDD1と接地ラインLGNDの間に直列に設けられたハイサイドトランジスタMHおよびローサイドトランジスタMLを備える。駆動回路200rは、ハイサイドトランジスタMHおよびローサイドトランジスタMLを相補的にオンすることにより、出力電圧VOUTを制御する。
ハイサイドトランジスタMHとしては、NチャンネルあるいはPチャンネルMOSFETが利用される。同じ電流能力を仮定した場合、NチャンネルMOSFETは、PチャンネルMOSFETに比べて素子サイズを小さくできるため、大きな電流容量が必要とされる用途では、しばしばハイサイドトランジスタMHがNチャンネルMOSFETで構成される。
ここで、NチャンネルのハイサイドトランジスタMHをオンさせるためには、電源電圧VDD1よりも高い電圧を、そのゲートに印加する必要がある。駆動回路200rに供給される電源電圧VDD2は、電源電圧VDD1と同程度か、それより低い場合が多い。かかる状況では駆動回路200rは、電源電圧VDD2を昇圧することにより、ハイサイドトランジスタMHのゲート電圧VG1を生成する。
ハイサイドトランジスタMHの制御に関して、駆動回路200rは、コントローラ202、オシレータ204、チャージポンプ回路206、オン用スイッチSW1、オフ用スイッチSW2を備える。
駆動回路200rは、制御信号SCNTがオンレベル(たとえばハイレベル)のとき、ハイサイドトランジスタMHをオン、制御信号SCNTがオフレベル(ローレベル)のとき、ハイサイドトランジスタMHをオフする。
チャージポンプ回路206は、昇圧動作状態と停止状態が切りかえ可能に構成され、昇圧動作状態において、クロック信号CLKと同期してスイッチングすることにより、電源電圧VDD2を所定の昇圧率αにて昇圧し、昇圧された電圧VDD2×αを、ハイサイドトランジスタMHのゲートに供給する。ハイサイドトランジスタMHのゲートソース間しきい値をVTHとするとき、昇圧率αは、以下の式を満たすように定められる。
DD2×α>VOUT+VTH
出力電圧VOUTは、ハイサイドトランジスタMHがフルオンした状態で電源電圧VDD1付近まで上昇することから、昇圧率αは以下の式を満たすように定められる。
DD2×α>VDD1+VTH
オシレータ204は、所定の周波数のクロック信号CLKを生成する。オン用スイッチSW1は、チャージポンプ回路206の昇圧動作状態、停止状態を切りかえるために設けられる。コントローラ202は、制御信号SCNTに応じて、オン用スイッチSW1、オフ用スイッチSW2それぞれを制御するためのオン信号SON、オフ信号SOFFを生成する。
コントローラ202は、制御信号SCNTがハイレベルのとき、つまりハイサイドトランジスタMHをオンすべき期間に、オン用スイッチSW1をオンする。このときオシレータ204が生成したクロック信号CLKがチャージポンプ回路206に供給され、チャージポンプ回路206が昇圧動作状態となる。またコントローラ202は、制御信号SCNTがハイレベルのとき、オフ用スイッチSW2をオフする。これにより、ハイサイドトランジスタMHのゲートに、昇圧された電圧VG1が供給され、ハイサイドトランジスタMHがオンする。
コントローラ202は、制御信号SCNTがローレベルのとき、オン用スイッチSW1をオフする。これによりチャージポンプ回路206へのクロック信号CLKの供給が遮断され、昇圧動作が停止する。またこのときコントローラ202はオフ用スイッチSW2をオンする。これによりハイサイドトランジスタMHのゲートがオフ用スイッチSW2を介して接地され、ゲート電圧VG1が低下し、ハイサイドトランジスタMHがオフする。
図2は、図1の出力回路100rの動作波形図である。時刻t0以前、制御信号SCNTはローレベルであり、オフ用スイッチSW2がオンしており、ゲート電圧VG1は接地電圧VGNDをとる。
時刻t1に制御信号SCNTがハイレベルとなると、オフ用スイッチSW2がオフする。またオン用スイッチSW1がオンし、チャージポンプ回路206が昇圧動作状態となる。これにより、ゲート電圧VG1が時間とともに、VDD2×αに向かって上昇していく。そして時刻t1に、ハイサイドトランジスタMHのゲートソース間電圧VGSがしきい値電圧VTHを超えると、言い換えると、ゲート電圧VG1が、電圧値VOUT+VTHより高くなると、ハイサイドトランジスタMHがオンする。
時刻t2に制御信号SCNTがローレベルに遷移すると、チャージポンプ回路206が停止する。そしてオフ用スイッチSW2がオンすることにより、ゲート電圧VG1が低下する。時刻t3にゲート電圧VG1が電圧レベルVOUT+VTHより低くなると、ハイサイドトランジスタMHがオフする。
特開2004−119022号公報 特開2005−304226号公報
図1の出力回路100rでは、出力電圧VOUTあるいは出力電流IOUTの波形に関して、ターンオン時間、ターンオフ時間、あるいはスルーレート(ライズ時間、フォール時間)などの特性が定義され、それらの特性が仕様を満たすよう設計される。
図1の出力回路100rでは、制御信号SCNTがハイレベルに遷移してからハイサイドトランジスタMHがオンするまでの遅延時間T01は、チャージポンプ回路の電荷転送能力による制約を受ける。チャージポンプ回路の電荷転送能力は、その内部のスイッチのトランジスタサイズおよびフライングキャパシタの容量に依存するところ、限られたチップ面積内でこれらを大きくすることは難しいため、遅延時間T01を短縮するは容易ではなく、したがってターンオン時間が仕様を満たさなくなるという問題がある。
同様の問題は、ブリッジ回路のみでなく、NチャンネルMOSFETを用いたソースフォロア回路においても生じうる。
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、出力トランジスタを短時間でオンさせることが可能な出力回路の提供にある。
本発明のある態様は、ドレインが第1電源電圧が供給される第1電源ラインと接続され、ソースが負荷と接続されるNチャンネルMOSFETである出力トランジスタを、制御信号にもとづいて制御する駆動回路に関する。駆動回路は、第2電源電圧が供給される第2電源ラインと、クロック信号を生成するオシレータと、チャージポンプ回路と、第1スイッチと、第2スイッチと、コントローラと、を備える。チャージポンプ回路は、第2電源ラインと接続される入力端子と、基準端子と、クロック信号を受けるクロック端子と、出力トランジスタのゲートと接続された出力端子と、を有し、昇圧動作状態と停止状態が切りかえ可能であり、(i)昇圧動作状態において、クロック信号と同期して、基準端子に供給される基準電圧と、第2電源電圧とを加算して昇圧電圧を生成し、昇圧電圧に応じたゲート電圧を出力トランジスタのゲートに供給し、(ii)停止状態において、昇圧電圧が発生するノードを、前記基準端子の電圧により充電可能に構成される。第1スイッチは、第1電源ラインとチャージポンプ回路の基準端子の間に設けられる。第2スイッチは、出力トランジスタのゲートと接地ラインの間に設けられる。コントローラは、制御信号にもとづいて、第1スイッチおよび第2スイッチのオン、オフ状態およびチャージポンプ回路の状態を制御する。
この態様では、チャージポンプ回路の基準端子に、第1スイッチを介して第1電源電圧を供給可能に構成される。したがって、第1スイッチをオンすることにより、チャージポンプ回路の出力端の容量を、第1電源電圧を用いて急速に充電することができ、出力トランジスタのゲート電圧を、短時間で上昇させ、短時間でオンすることができる。
コントローラは、(i)制御信号が出力トランジスタのオフを指示するオフレベルのとき、第2スイッチをオンし、チャージポンプ回路を停止状態とし、(ii)制御信号が出力トランジスタのオンを指示するオンレベルに遷移すると、第1スイッチをオンし、その後にチャージポンプ回路を昇圧動作状態に切りかえてもよい。
この態様では、出力トランジスタのオンが指示されると、昇圧動作の開始前に第1スイッチをオンすることにより、昇圧電圧を第1電源電圧に向かって急速に上昇させることができる。そして、昇圧電圧がある程度まで上昇した後に、昇圧動作を開始することにより、出力トランジスタのゲート電圧を短時間で上昇させることができる。
コントローラは、(ii)ゲート電圧が所定のしきい値電圧より高くなると、チャージポンプ回路を昇圧動作状態に切りかえてもよい。
この場合、第1スイッチのオン期間において、ゲート電圧を所定のしきい値電圧まで確実に上昇させることができ、ライズタイムを所望値に設定できる。なおこのしきい値電圧は、MOSFETのゲートソース間しきい値電圧とは異なることに留意されたい。
コントローラは、(ii)第1スイッチをオンした後、所定時間の経過後に、チャージポンプ回路を昇圧動作状態に切りかえてもよい。
ハイサイドトランジスタMHのゲート容量、各トランジスタのサイズが既知であるとき、第1スイッチをオン、チャージポンプ回路を停止した状態で、ゲート電圧がある電圧レベルまで上昇するのに要する時間は推定することができる。そこでゲート電圧を監視するかわりに、この時間の経過後に、チャージポンプ回路の動作を切りかえることにより、ゲート電圧を所定のしきい値電圧まで確実に上昇させることができ、ライズタイムを所望値に設定できる。
ある態様の駆動回路は、チャージポンプ回路のクロック端子とオシレータの間に設けられた第3スイッチをさらに備えてもよい。コントローラは、第3スイッチのオン、オフに応じて、チャージポンプ回路の昇圧動作状態、停止状態を切りかえてもよい。
チャージポンプ回路は、オシレータの動作、非動作を切りかえることにより、チャージポンプ回路の昇圧動作状態、停止状態を切りかえてもよい。
ある態様において、チャージポンプ回路は、第1フライングキャパシタと、昇圧電圧が発生する昇圧ラインと、(i)第1状態において、第1フライングキャパシタを、基準端子の電圧により充電し、(ii)第2状態において、第1フライングキャパシタを、入力端子と昇圧ラインの間に接続可能に配置された、複数のスイッチと、を含んでもよい。クロック信号と同期して第1状態と第2状態をスイッチングしてもよい。
チャージポンプ回路は、第2フライングキャパシタと、(i)第1状態において、第2フライングキャパシタを、基準端子の電圧により充電し、(ii)第2状態において、第2フライングキャパシタを、入力端子と昇圧ラインの間に接続可能に配置された、複数のスイッチと、をさらに含んでもよい。
チャージポンプ回路は、昇圧ラインと接続された平滑キャパシタと、第3フライングキャパシタと、(i)第1状態および第2状態の一方において、第3フライングキャパシタを、昇圧ラインの昇圧電圧により充電し、(ii)第1状態および第2状態の他方において、第3フライングキャパシタを、入力端子と出力端子の間に接続可能に配置された、複数のスイッチと、をさらに含んでもよい。
チャージポンプ回路は、第4フライングキャパシタと、(i)第1状態および第2状態の他方において、第4フライングキャパシタを、昇圧ラインの昇圧電圧により充電し、(ii)第1状態および第2状態の一方において、第4フライングキャパシタを、入力端子と出力端子の間に接続可能に配置された、複数のスイッチと、をさらに含んでもよい。
チャージポンプ回路は、昇圧電圧が発生する昇圧ラインと、クロック信号と同期して、第2電源電圧と接地電圧を交互に出力する第1バッファと、クロック信号と同期し、かつ第1バッファと逆相で、第2電源電圧と接地電圧を交互に出力する第2バッファと、第1端が第1バッファの出力と接続された第1フライングキャパシタと、第1端が第2バッファの出力と接続された第2フライングキャパシタと、基準端子と第1フライングキャパシタの第2端の間に設けられ、ゲートが第2フライングキャパシタの第2端と接続された第1トランジスタと、昇圧ラインと第1フライングキャパシタの第2端の間に設けられ、ゲートが第2フライングキャパシタの第2端と接続された第2トランジスタと、基準端子と第2フライングキャパシタの第2端の間に設けられ、ゲートが第1フライングキャパシタの第2端と接続された第3トランジスタと、昇圧ラインと第2フライングキャパシタの第2端の間に設けられ、ゲートが第1フライングキャパシタの第2端と接続された第4トランジスタと、を備えてもよい。
チャージポンプ回路は、昇圧ラインと接続された平滑キャパシタと、第1端が第1バッファの出力と接続された第3フライングキャパシタと、第1端が第2バッファの出力と接続された第4フライングキャパシタと、昇圧ラインと第3フライングキャパシタの第2端の間に設けられ、ゲートが第4フライングキャパシタの第2端と接続された第5トランジスタと、出力端子と第3フライングキャパシタの第2端の間に設けられ、ゲートが第4フライングキャパシタの第2端と接続された第6トランジスタと、昇圧ラインと第4フライングキャパシタの第2端の間に設けられ、ゲートが第3フライングキャパシタの第2端と接続された第7トランジスタと、出力端子と第4フライングキャパシタの第2端の間に設けられ、ゲートが第3フライングキャパシタの第2端と接続された第8トランジスタと、をさらに備えてもよい。
チャージポンプ回路は、第1フライングキャパシタと、昇圧電圧が発生する昇圧ラインと、(i)第1状態において、第1フライングキャパシタを、入力端子の電圧により充電し、(ii)第2状態において、第1フライングキャパシタを、基準端子と昇圧ラインの間に接続可能に配置された、複数のスイッチと、を含んでもよい。クロック信号と同期して第1状態と第2状態をスイッチングしてもよい。
チャージポンプ回路は、第2フライングキャパシタと、(i)第1状態において、第2フライングキャパシタを、入力端子の電圧により充電し、(ii)第2状態において、第2フライングキャパシタを、基準端子と昇圧ラインの間に接続可能に配置された、複数のスイッチと、をさらに含んでもよい。
本発明の別の態様は、出力回路に関する。出力回路は、ドレインが第1電源電圧が供給される第1電源ラインと接続され、ソースが負荷と接続される出力トランジスタと、制御信号にもとづいて出力トランジスタを制御する上述のいずれかの駆動回路と、を備えてもよい。
ある態様において、出力回路は、ドレインが負荷と接続され、ソースが接地ラインと接続される第2の出力トランジスタをさらに備えてもよい。
出力回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を1つのICとして集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
負荷はモータであってもよい。
本発明の別の態様は、電子機器に関する。電子機器は、モータと、モータを駆動するモータ駆動装置と、を備えてもよい。モータ駆動装置は、上述の出力回路を含んでもよい。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、出力トランジスタを短時間でオンできる。
本発明者が検討した出力回路の構成を示す回路図である。 図1の出力回路の動作波形図である。 実施の形態に係る出力回路の回路図である。 図3のチャージポンプ回路の構成例を示す回路図である。 図3の出力回路の動作波形図である。 モータ駆動回路の回路図である。 モータ駆動回路を備える電子機器を示す斜視図である。 変形例に係るチャージポンプ回路の回路図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
図3は、実施の形態に係る出力回路100の回路図である。
出力回路100は、出力段102と、駆動回路200、300を備え、ひとつの半導体基板に一体集積化される。なお、出力段102のMOSFETは、ディスクリート素子を外付けしてもよい。出力段102はハーフブリッジ回路であり、出力トランジスタであるハイサイドトランジスタMHおよびローサイドトランジスタMLを備える。駆動回路200および300はそれぞれ、制御信号SCNTにもとづいてハイサイドトランジスタMH、ローサイドトランジスタMLを駆動する。
ローサイドトランジスタMLおよびその駆動回路300については、本発明と直接関係がないため説明は省略し、以下、ハイサイドトランジスタMHおよび駆動回路200について詳細に説明する。
ハイサイドトランジスタMHは、ドレインが第1電源電圧VDD1が供給される第1電源ライン230と接続され、ソースが負荷2と接続されるNチャンネルMOSFETである。
駆動回路200は、制御信号SCNTに応じてハイサイドトランジスタMHのゲート電圧VG1を制御する。より具体的には、駆動回路200は、(i)制御信号SCNTがハイサイドトランジスタMHのオフを指示するオフレベル(たとえばローレベル)のとき、ハイサイドトランジスタMHのゲートに、ローレベル電圧(接地電圧)を印加し、(ii)制御信号SCNTがハイサイドトランジスタMHのオンを指示するオンレベル(たとえばハイレベル)に遷移すると、ハイサイドトランジスタMHのゲートに、ハイレベル電圧を印加する。
駆動回路200は、第2電源ライン232、オシレータ204、チャージポンプ回路210、第1スイッチ212、第2スイッチ214、第3スイッチ216、コントローラ220を備える。
第2電源ライン232には、第2電源電圧VDD2が供給される。ここでは、第2電源電圧VDD2は、第1電源電圧VDD1より低いものとする。たとえばVDD1=20V、VDD2=5Vである。
オシレータ204は、所定の周波数のクロック信号CLKを生成する。
チャージポンプ回路210は、第2電源ライン232と接続される入力端子INと、基準端子REFと、クロック信号CLKを受けるクロック端子CKと、ハイサイドトランジスタMHのゲートと接続される出力端子OUTと、を有する。チャージポンプ回路210は、昇圧動作状態と停止状態が切りかえ可能であり、(i)昇圧動作状態において、クロック信号CLKと同期して、基準端子REFに供給される基準電圧VREFと第2電源電圧VDD2を加算して昇圧電圧VBOOST(=VREF+VDD2)を生成し、昇圧電圧VBOOSTに応じたゲート電圧VG1をハイサイドトランジスタMHのゲートに供給するよう構成される。またチャージポンプ回路210は、(ii)停止状態において昇圧電圧VBOOSTが発生するノード(昇圧ライン234)を、基準端子REFの電圧VREFにより充電可能に構成される。
第1スイッチ212は、第1電源ライン230とチャージポンプ回路210の基準端子REFの間に設けられる。したがってチャージポンプ回路210の基準端子REFの基準電圧VREFは、第1スイッチ212がオンの状態において、第1電源電圧VDD1であり、チャージポンプ回路210の昇圧動作状態において、昇圧電圧VBOOSTは、=VDD1+VDD2である。
第2スイッチ214は、ハイサイドトランジスタMHのゲートと接地ラインの間に設けられる。
コントローラ220は、制御信号SCNTにもとづいて、信号S1〜S3を生成し、第1スイッチ212および第2スイッチ214のオン、オフ状態およびチャージポンプ回路210の状態を制御する。
より具体的には、コントローラ220は、(i)制御信号SCNTがオフレベル(ローレベル)のとき、第2スイッチ214をオンし、チャージポンプ回路210を停止状態とする。またコントローラ220は、(ii)制御信号SCNTがオンレベル(ハイレベル)に遷移すると、第1スイッチ212をオンし、その後、チャージポンプ回路210を昇圧動作状態に切りかえる。
第3スイッチ216は、チャージポンプ回路210の昇圧動作状態と停止状態を切りかえるために設けられる。具体的には第3スイッチ216は、チャージポンプ回路210のクロック端子CKとオシレータ204の間の、クロック信号CLKの供給経路上に設けられる。コントローラ220は、第3スイッチ216のオン、オフに応じて、チャージポンプ回路210の昇圧動作状態、停止状態を切りかえる。
本実施の形態において、コントローラ220は、第1スイッチ212をオンした後に、ハイサイドトランジスタMHのゲート電圧VG1が所定のしきい値電圧VMAXより高くなると、チャージポンプ回路210を昇圧動作状態に切りかえる。
たとえばコントローラ220は、電圧検出部222およびシーケンサ224を備える。電圧検出部222は、ハイサイドトランジスタMHのゲート電圧VG1としきい値電圧VMAXを比較する。たとえば電圧検出部222は電圧コンパレータを含み、VG1>VMAXのとき、アサート(ハイレベル)される比較信号S4を生成する。
シーケンサ224は、制御信号SCNTがハイレベルに遷移すると、第2スイッチ214をオフ、第1スイッチ212をオンする。第1スイッチ212をオンした結果、ハイサイドトランジスタMHのゲート電圧VG1がしきい値電圧VMAXに達すると、つまり比較信号S4がアサートされると、チャージポンプ回路210を昇圧動作状態に切りかえる。
以上が出力回路100の全体構成である。続いてチャージポンプ回路210の構成例を説明する。
図4は、図3のチャージポンプ回路210の構成例を示す回路図である。チャージポンプ回路210は、出力端子OUT、基準端子REF、入力端子IN、クロック端子CKに加えて、昇圧ライン234、第1バッファBUF1、第2バッファBUF2、第1フライングキャパシタCf1、第2フライングキャパシタCf2、平滑キャパシタCsm、第1トランジスタM1〜第4トランジスタM4を備える。
昇圧ライン234には、昇圧された昇圧電圧VBOOSTが発生する。図3のチャージポンプ回路210において、昇圧電圧VBOOSTは、ハイサイドトランジスタMHのゲート電圧VG1であり、昇圧ライン234は出力端子OUTと接続される。平滑キャパシタCsmは、昇圧ライン234に接続される。なお出力端子OUTには、ハイサイドトランジスタMHのゲート容量が接続されるため、ゲート容量を平滑キャパシタCsmとして用いてもよい。
第1バッファBUF1は、クロック信号CLKと同期して、第2電源電圧VDD2と接地電圧VGNDを交互に出力する。第2バッファBUF2は、クロック信号CLKと同期し、かつ第1バッファBUF2と逆相で、第2電源電圧VDD2と接地電圧VGNDを交互に出力する。
第1フライングキャパシタCf1の第1端E1は、第1バッファBUF1の出力(第1ラインL1ともいう)と接続される。第2フライングキャパシタCf2の第1端E1は、第2バッファBUF2の出力(第2ラインL2ともいう)と接続される。
第1トランジスタM1は、基準端子REFと第1フライングキャパシタCf1の第2端E2の間に設けられ、ゲートが第2フライングキャパシタCf2の第2端E2と接続される。
第2トランジスタM2は、昇圧ライン234と第1フライングキャパシタCf1の第2端E2の間に設けられ、ゲートが第2フライングキャパシタCf2の第2端E2と接続される。
第3トランジスタM3は、基準端子REFと第2フライングキャパシタCf2の第2端E2の間に設けられ、ゲートが第1フライングキャパシタCf1の第2端E2と接続される。第4トランジスタM4は、昇圧ライン234と第2フライングキャパシタCf2の第2端E2の間に設けられ、ゲートが第1フライングキャパシタCf1の第2端E2と接続される。
以上がチャージポンプ回路210の構成である。続いてチャージポンプ回路210の動作を説明する。
(昇圧動作状態)
チャージポンプ回路210は、昇圧動作状態において、クロック信号CLKに応じて第1状態φ1と第2状態φ2を交互に繰り返す。たとえばクロック信号CLKがハイレベルのとき第1状態φ1、クロック信号CLKがローレベルのとき第2状態φ2とする。まず第1フライングキャパシタCf1に着目する。
(第1状態φ1)
クロック信号CLKがハイレベルのとき、第1ラインL1は接地電圧0Vとなる。また第1トランジスタM1がオン、第2トランジスタM2がオフする。このとき、第1フライングキャパシタCf1の第1端E1に接地電圧(0V)が印加され、第2端E2に基準端子REFの電圧VREFが印加され、第1フライングキャパシタCf1が基準電圧VREFで充電される。
(第2状態φ2)
クロック信号CLKがローレベルのとき、第1ラインL1は第2電源電圧VDD2となる。また第1トランジスタM1がオフ、第2トランジスタM2がオンする。このとき、第1フライングキャパシタCf1の第1端E1は、第1バッファBUF1のトランジスタM11を介して入力端子INと接続され、その第2端E2は、第2トランジスタM2を介して出力端子OUTと接続される。つまり、直前の第1状態φ1において、基準電圧VREFに充電された第1フライングキャパシタCf1が、入力端子INと出力端子OUTの間に接続される。その結果、平滑キャパシタCsmは、VDD2+VREFにより充電される。
第2フライングキャパシタCf2は、第1フライングキャパシタCf1と逆相で動作する。つまり第2状態φ2において、第2フライングキャパシタCf2は、基準電圧VREFで充電される。また第1状態φ1において、第2フライングキャパシタCf2は、入力端子INと出力端子OUTの間に接続される。その結果、平滑キャパシタCsmは、VDD2+VREFにより充電される。
(停止状態)
停止状態では、クロック端子CKはハイレベルまたはローレベルのいずれかに固定され、第1トランジスタM1〜第4トランジスタM4のスイッチングは停止する。ここで第1トランジスタM1〜第4トランジスタM4はそれぞれ、バックゲートとドレイン間のボディダイオード(不図示)を有する。したがって、第1トランジスタM1〜第4トランジスタM4のオン、オフ状態にかかわらず、基準端子REFと昇圧ライン234の間には、ボディダイオードを介した充電経路が存在する。図3の第2スイッチ214がオフであるとき、出力端子OUTのゲート電圧VG1は、基準端子REFの電圧VREFで充電される。
以上がチャージポンプ回路210の動作である。続いて、出力回路100全体の動作を説明する。図5は、図3の出力回路100の動作波形図である。
時刻t0以前、制御信号SCNTはローレベルであり、第2スイッチ214(S2)がオンしている。このときゲート電圧VG1は接地電圧VGNDとなり、ハイサイドトランジスタMHはオフである。
時刻t1に制御信号SCNTがハイレベルとなると、第2スイッチ214(S2)がオフし、第1スイッチ212(S1)がオンする。これにより、チャージポンプ回路210の基準端子REFに、第1電源電圧VDD1が入力される。チャージポンプ回路210は停止状態であり、平滑キャパシタCsmおよびハイサイドトランジスタMHのゲート容量が、第1スイッチ212およびチャージポンプ回路210の内部の素子(ボディダイオードおよび/または、トランジスタM1〜M4のチャンネル)を介して、第1電源電圧VDD1により直接的に充電される。このときのゲート電圧VG1の上昇速度は、図2における昇圧動作にともなうゲート電圧VG1の上昇速度よりも十分に速いことに留意されたい。
そして時刻t1にゲート電圧VG1がしきい値VMAXに達すると、第3スイッチ216(S3)がオンし、チャージポンプ回路210が昇圧動作状態となる。チャージポンプ回路210が昇圧動作状態となると、チャージポンプ回路210の出力電圧、つまりゲート電圧VG1は、VDD2+VDD1の電圧レベルまで上昇していく。時刻t2に、ゲート電圧VG1がVOUT+VTHより高くなると、ハイサイドトランジスタMHがオンする。
時刻t3に、制御信号SCNTがローレベルに遷移すると、チャージポンプ回路210が停止状態となり、第2スイッチ214がオンする。その結果、ゲート電圧VG1が低下し、ハイサイドトランジスタMHがオフする。
以上が出力回路100の動作である。
この出力回路100によれば、ハイサイドトランジスタMHをオンする際に、ハイサイドトランジスタMHのゲート電圧VG1を、第1電源電圧VDD1を利用して急速に上昇させ、その後、チャージポンプ回路210を昇圧動作状態に切りかえてゲート電圧VG1をさらに上昇させることで、図1の出力回路100rに比べて短時間でハイサイドトランジスタMHをオンすることができる。
最後に、実施の形態に係る出力回路100の用途を説明する。
図6は、モータ駆動回路400の回路図である。負荷402はモータであり、出力段102はHブリッジ回路である。したがってモータ駆動回路400は、図3の出力回路100を2組備えるものと理解できる。このモータ駆動回路400によれば、出力段102のハイサイドトランジスタMH1、MH2を高速にターンオンすることができるため、損失を低減し、高効率で負荷402を駆動することができる。
図7は、モータ駆動回路400を備える電子機器500を示す斜視図である。電子機器500は、たとえばデジタルカメラである。電子機器500は、筐体502、レンズ504、撮像素子506、を備える。図6のモータおよびモータ駆動回路400は、(1)レンズ504の位置制御ユニット、(2)撮像素子の手振れ補正ユニット、(3)シャッターユニットなどに利用することができる。
そのほか電子機器500は、携帯電話端末、タブレット端末などの撮像機能付きデバイスであってもよい。あるいは電子機器は、モータを利用した位置決め機構を有するさまざまな機器であり得る。
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
(変形例1)
実施の形態では、コントローラ220は、制御信号SCNTがオンレベルに遷移したときに、第1スイッチ212をオンし、その後ゲート電圧VG1が所定レベルに達した後に、チャージポンプ回路210を昇圧動作状態としたが、本発明はそれには限定されない。たとえばコントローラ220は、(ii)第1スイッチ212をオンした後、所定時間の経過後に、チャージポンプ回路210を昇圧動作状態に切りかえてもよい。この場合、図3の電圧検出部222に代えて、タイマー回路を設ければよい。
ゲート電圧を監視するかわりに、所定時間の経過後に、チャージポンプ回路の動作を切りかえることにより、ゲート電圧を所定のしきい値電圧まで確実に上昇させることができ、ライズタイムを所望値に設定できる。
(変形例2)
実施の形態では、第3スイッチ216のオン、オフに応じて、チャージポンプ回路210の昇圧動作状態、停止状態を切りかえたが、本発明はそれに限定されない。たとえば、コントローラ220により、オシレータ204の動作、非動作を切りかえることにより、チャージポンプ回路210の昇圧動作状態、停止状態を切りかえてもよい。
(変形例3)
チャージポンプ回路210では、昇圧電圧VBOOSTが、ゲート電圧VG1と等しい場合を説明したが、本発明はそれには限定されない。たとえばチャージポンプ回路210は、昇圧ライン234の昇圧電圧VBOOSTをさらに昇圧し、ゲート電圧VG1を生成してもよい。
図8は、変形例に係るチャージポンプ回路210aの回路図である。チャージポンプ回路210aは、図4のチャージポンプ回路210に加えて、後段のチャージポンプ回路210bを備える。後段のチャージポンプ回路210bは、第3フライングキャパシタCf3、第4フライングキャパシタCf4、第5トランジスタM5〜第8トランジスタM8、平滑キャパシタCsm2を備える。平滑キャパシタCsm2は、ハイサイドトランジスタMHのゲート容量であってもよい。
第3フライングキャパシタCf3の第1端E1は第1バッファBUF1の出力と接続され、第4フライングキャパシタCf4の第1端E1は第2バッファBUF2の出力と接続される。第5トランジスタM5は、昇圧ライン234と第3フライングキャパシタCf3の第2端E2の間に設けられ、そのゲートは第4フライングキャパシタCf4の第2端E2と接続される。第6トランジスタM6は、出力端子OUTと第3フライングキャパシタCf3の第2端E2の間に設けられ、そのゲートは第4フライングキャパシタCf4の第2端E2と接続される。第7トランジスタM7は、昇圧ライン234と第4フライングキャパシタCf4の第2端E2の間に設けられ、そのゲートは第3フライングキャパシタCf3の第2端E2と接続される。第8トランジスタM8は、出力端子OUTと第4フライングキャパシタCf4の第2端E2の間に設けられ、そのゲートは第3フライングキャパシタCf3の第2端E2と接続される。
以上がチャージポンプ回路210aの構成である。後段のチャージポンプ回路210bは、前段のチャージポンプ回路210と同様に動作し、具体的には、昇圧電圧VBOOSTと第2電源電圧VDD2を加算する。つまりゲート電圧VG1は、VDD1+2×VDD2となる。
このチャージポンプ回路210aを用いた場合、第1スイッチ212をオン状態としてチャージポンプ回路210aを停止状態とすると、昇圧ライン234の昇圧電圧VBOOSTが、基準端子REFの電圧VREF(=VDD1)で充電される。そして出力端子OUTに接続されるゲート容量は、昇圧ライン234の昇圧電圧VBOOSTによって、第5トランジスタM5〜第8トランジスタM8のボディダイオードを介して充電される。その結果、ゲート電圧VG1を短時間で第1電源電圧VDD1付近まで上昇させることができる。そしてチャージポンプ回路210aの昇圧動作を開始することにより、昇圧電圧VBOOSTがVDD1+VDD2まで上昇し、ゲート電圧VG1は、VBOOST+VDD2=VDD1+2×VDD2に上昇する。
(変形例4)
図4のチャージポンプ回路210において、第2フライングキャパシタCf2、第3トランジスタM3、第4トランジスタM4および第2バッファBUF2を省略し、第1トランジスタM1および第2トランジスタM2の制御回路を別に設けてもよい。
変形例4のチャージポンプ回路210cは、以下のように把握することができる。すなわち、チャージポンプ回路210cは、第1フライングキャパシタCf1と、昇圧ライン234と、複数のスイッチ(M1、M2、M11、M12など)を備える。複数のスイッチ(M1、M2、M11、M12)は、(i)第1状態φ1において、第1フライングキャパシタCf1を、基準端子REFの電圧(VREF=VDD1)により充電し、(ii)第2状態φ2において、第1フライングキャパシタCf1を、入力端子INと昇圧ライン234の間に接続可能に配置される。
当業者であれば、このように把握されるさまざまな形式のチャージポンプ回路を利用することができる。
(変形例5)
また、図4のチャージポンプ回路210は、以下のように把握することができる。すなわち、チャージポンプ回路210は、変形例4に係るチャージポンプ回路の第1フライングキャパシタCf1、昇圧ライン234、複数のスイッチ(M1、M2、M11、M12)に加えて、第2フライングキャパシタCf2、複数のスイッチ(M3、M4、M21、M22)を備える。
複数のスイッチM3、M4、M21、M22は、(i)第1状態φ1において、第2フライングキャパシタCf2を、基準端子REFの電圧(VREF=VDD1)により充電し、(ii)第2状態φ2において、第2フライングキャパシタCf2を、入力端子INと昇圧ライン234の間に接続可能に配置される。
当業者であれば、このように把握されるさまざまな形式のチャージポンプ回路を利用することができる。
(変形例5)
また、図8のチャージポンプ回路210bは、以下のように把握することができる。チャージポンプ回路210bは、第3フライングキャパシタCf3、Cf4、複数のスイッチ(M5、M6、M7、M8、M11、M12、M21、M22)を備える。複数のスイッチ(M5、M6、M11、M12)は、(i)第1状態φ1および第2状態φ2の一方において、第3フライングキャパシタCf3を、昇圧ライン234の昇圧電圧VBOOSTにより充電し、(ii)第1状態φ1および第2状態φ2の他方において、第3フライングキャパシタCf3を、入力端子INと出力端子OUTの間に接続するように配置される。
また、複数のスイッチ(M7、M8、M21、M22)は、(i)第1状態φ1および第2状態φ2の他方において、第4フライングキャパシタCf4を、昇圧ライン234の昇圧電圧VBOOSTにより充電し、(ii)第1状態φ1および第2状態φ2の一方において、第4フライングキャパシタCf4を、入力端子INと出力端子OUTの間に接続可能に配置される。
当業者であれば、このように把握されるさまざまな形式のチャージポンプ回路を利用することができる。
(変形例6)
また、チャージポンプ回路は、実施の形態で説明したものには限定されず、以下のように把握されるものであってもよい。チャージポンプ回路は、第1フライングキャパシタCf1と、昇圧ライン234と、複数のスイッチを備える。
複数のスイッチは、(i)第1状態φ1において、第1フライングキャパシタCf1を、入力端子INの電圧VDD2により充電し、(ii)第2状態φ2において、第1フライングキャパシタCf1を、基準端子REFと昇圧ライン234の間に接続可能に配置される。
さらにチャージポンプ回路は、第2フライングキャパシタCf2を備えてもよい。
複数のスイッチは、(i)第1状態φ1において、第2フライングキャパシタCf2を、入力端子INの電圧VDD2により充電し、(ii)第2状態φ2において、第2フライングキャパシタCf2を、基準端子REFと昇圧ライン234の間に接続可能に配置されてもよい。
(変形例7)
図8のチャージポンプ回路210aにおいて、第2フライングキャパシタCf2および第4フライングキャパシタCf4を省略してもよい。
(変形例8)
チャージポンプ回路210の停止状態において、昇圧ライン234を、基準端子REFの電圧VREFにより充電するために、基準端子REFと昇圧ライン234の間に配置されるスイッチを強制的にオンしてもよい。あるいは、そのためのスイッチを別途設けてもよい。
(変形例9)
図6では、出力回路100の用途としてモータ駆動回路を例示したが本発明はそれには限定されない。たとえば出力回路100は、降圧型DC/DCコンバータのスイッチングトランジスタおよびその駆動回路であってもよい。また出力回路100の負荷は、モータやトランスなどの誘導性負荷であってもよいし、容量性負荷、抵抗性負荷であってもよい。
(変形例10)
また、本実施の形態において、ハイレベル、ローレベルの論理信号の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。たとえば負論理系では、アサートをローレベル、ネゲートをハイレベルに割り当ててもよい。
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
100…出力回路、102…出力段、MH…ハイサイドトランジスタ、ML…ローサイドトランジスタ、200…駆動回路、202…コントローラ、204…オシレータ、206…チャージポンプ回路、SW1…オン用スイッチ、SW2…オフ用スイッチ、210…チャージポンプ回路、212…第1スイッチ、214…第2スイッチ、216…第3スイッチ、220…コントローラ、222…電圧検出部、224…シーケンサ、230…第1電源ライン、232…第2電源ライン、234…昇圧ライン、Cf1…第1フライングキャパシタ、Cf2…第2フライングキャパシタ、Cf3…第3フライングキャパシタ、Cf4…第4フライングキャパシタ、BUF1…第1バッファ、BUF2…第2バッファ、M1…第1トランジスタ、M2…第2トランジスタ、M3…第3トランジスタ、M4…第4トランジスタ、M5…第5トランジスタ、M6…第6トランジスタ、M7…第7トランジスタ、M8…第8トランジスタ。

Claims (16)

  1. ドレインが第1電源電圧が供給される第1電源ラインと接続され、ソースが負荷と接続される出力トランジスタを、制御信号にもとづいて制御する駆動回路であって、
    第2電源電圧が供給される第2電源ラインと、
    クロック信号を生成するオシレータと、
    前記第2電源ラインと接続される入力端子と、基準端子と、前記クロック信号を受けるクロック端子と、前記出力トランジスタのゲートと接続された出力端子と、を有し、昇圧動作状態と停止状態が切りかえ可能であり、(i)前記昇圧動作状態において、前記クロック信号と同期して、前記基準端子に供給される基準電圧と、前記第2電源電圧とを加算して昇圧電圧を生成し、前記昇圧電圧に応じたゲート電圧を前記出力トランジスタのゲートに供給し、(ii)前記停止状態において、前記昇圧電圧が発生するノードを、前記基準端子の電圧により充電可能に構成されたチャージポンプ回路と、
    前記第1電源ラインと前記チャージポンプ回路の前記基準端子の間に設けられた第1スイッチと、
    前記出力トランジスタのゲートと接地ラインの間に設けられた第2スイッチと、
    前記制御信号にもとづいて、前記第1スイッチおよび前記第2スイッチのオン、オフ状態および前記チャージポンプ回路の状態を制御するコントローラと、
    を備え
    前記コントローラは、(i)前記制御信号が前記出力トランジスタのオフを指示するオフレベルのとき、前記第2スイッチをオンし、前記チャージポンプ回路を停止状態とし、(ii)前記制御信号が前記出力トランジスタのオンを指示するオンレベルに遷移すると、前記第1スイッチをオンし、その後に前記チャージポンプ回路を昇圧動作状態に切りかえ、
    前記コントローラは、(ii)前記ゲート電圧が所定のしきい値電圧より高くなると、前記チャージポンプ回路を昇圧動作状態に切りかえることを特徴とする駆動回路。
  2. 前記チャージポンプ回路の前記クロック端子と前記オシレータの間に設けられた第3スイッチをさらに備え、
    前記コントローラは、前記第3スイッチのオン、オフに応じて、前記チャージポンプ回路の昇圧動作状態、停止状態を切りかえることを特徴とする請求項に記載の駆動回路。
  3. 前記チャージポンプ回路は、前記オシレータの動作、非動作を切りかえることにより、前記チャージポンプ回路の昇圧動作状態、停止状態を切りかえることを特徴とする請求項1または2に記載の駆動回路。
  4. 前記チャージポンプ回路は、
    第1フライングキャパシタと、
    前記昇圧電圧が発生する昇圧ラインと、
    昇圧動作状態では、(i)第1状態において、前記第1フライングキャパシタを、前記基準端子の電圧により充電し、(ii)第2状態において、前記第1フライングキャパシタを、前記入力端子と前記昇圧ラインの間に接続可能に配置された、複数のスイッチと、
    を含み、
    前記クロック信号と同期して前記第1状態と前記第2状態をスイッチングすることを特徴とする請求項1からのいずれかに記載の駆動回路。
  5. 前記チャージポンプ回路は、
    第2フライングキャパシタと、
    (i)前記第1状態において、前記第2フライングキャパシタを、前記基準端子の電圧により充電し、(ii)前記第2状態において、前記第2フライングキャパシタを、前記入力端子と前記昇圧ラインの間に接続可能に配置された、複数のスイッチと、
    をさらに含むことを特徴とする請求項に記載の駆動回路。
  6. 前記チャージポンプ回路は、
    前記昇圧ラインと接続された平滑キャパシタと、
    第3フライングキャパシタと、
    (i)前記第1状態および前記第2状態の一方において、前記第3フライングキャパシタを、前記昇圧ラインの前記昇圧電圧により充電し、(ii)前記第1状態および前記第2状態の他方において、前記第3フライングキャパシタを、前記入力端子と前記出力端子の間に接続可能に配置された、複数のスイッチと、
    をさらに含むことを特徴とする請求項に記載の駆動回路。
  7. 前記チャージポンプ回路は、
    第4フライングキャパシタと、
    (i)前記第1状態および前記第2状態の前記他方において、前記第4フライングキャパシタを、前記昇圧ラインの前記昇圧電圧により充電し、(ii)前記第1状態および前記第2状態の前記一方において、前記第4フライングキャパシタを、前記入力端子と前記出力端子の間に接続可能に配置された、複数のスイッチと、
    をさらに含むことを特徴とする請求項に記載の駆動回路。
  8. 前記チャージポンプ回路は、
    前記昇圧電圧が発生する昇圧ラインと、
    前記クロック信号と同期して、前記第2電源電圧と接地電圧を交互に出力する第1バッファと、
    前記クロック信号と同期し、かつ前記第1バッファと逆相で、前記第2電源電圧と接地電圧を交互に出力する第2バッファと、
    第1端が前記第1バッファの出力と接続された第1フライングキャパシタと、
    第1端が前記第2バッファの出力と接続された第2フライングキャパシタと、
    前記基準端子と前記第1フライングキャパシタの第2端の間に設けられ、ゲートが前記第2フライングキャパシタの第2端と接続された第1トランジスタと、
    前記昇圧ラインと前記第1フライングキャパシタの前記第2端の間に設けられ、ゲートが前記第2フライングキャパシタの前記第2端と接続された第2トランジスタと、
    前記基準端子と前記第2フライングキャパシタの前記第2端の間に設けられ、ゲートが前記第1フライングキャパシタの前記第2端と接続された第3トランジスタと、
    前記昇圧ラインと前記第2フライングキャパシタの前記第2端の間に設けられ、ゲートが前記第1フライングキャパシタの前記第2端と接続された第4トランジスタと、
    を備えることを特徴とする請求項1からのいずれかに記載の駆動回路。
  9. 前記チャージポンプ回路は、
    前記昇圧ラインと接続された平滑キャパシタと、
    第1端が前記第1バッファの出力と接続された第3フライングキャパシタと、
    第1端が前記第2バッファの出力と接続された第4フライングキャパシタと、
    前記昇圧ラインと前記第3フライングキャパシタの第2端の間に設けられ、ゲートが前記第4フライングキャパシタの第2端と接続された第5トランジスタと、
    前記出力端子と前記第3フライングキャパシタの前記第2端の間に設けられ、ゲートが前記第4フライングキャパシタの前記第2端と接続された第6トランジスタと、
    前記昇圧ラインと前記第4フライングキャパシタの前記第2端の間に設けられ、ゲートが前記第3フライングキャパシタの前記第2端と接続された第3トランジスタと、
    前記出力端子と前記第4フライングキャパシタの前記第2端の間に設けられ、ゲートが前記第3フライングキャパシタの前記第2端と接続された第4トランジスタと、
    をさらに備えることを特徴とする請求項に記載の駆動回路。
  10. 前記チャージポンプ回路は、
    第1フライングキャパシタと、
    前記昇圧電圧が発生する昇圧ラインと、
    (i)第1状態において、前記第1フライングキャパシタを、前記入力端子の電圧により充電し、(ii)第2状態において、前記第1フライングキャパシタを、前記基準端子と前記昇圧ラインの間に接続可能に配置された、複数のスイッチと、
    を含み、
    前記クロック信号と同期して前記第1状態と前記第2状態をスイッチングすることを特徴とする請求項1から3のいずれかに記載の駆動回路。
  11. 前記チャージポンプ回路は、
    第2フライングキャパシタと、
    (i)前記第1状態において、前記第2フライングキャパシタを、前記入力端子の電圧により充電し、(ii)前記第2状態において、前記第2フライングキャパシタを、前記基準端子と前記昇圧ラインの間に接続可能に配置された、複数のスイッチと、
    をさらに含むことを特徴とする請求項10に記載の駆動回路。
  12. ドレインが第1電源電圧が供給される第1電源ラインと接続され、ソースが負荷と接続される出力トランジスタと、
    制御信号にもとづいて前記出力トランジスタを制御する請求項1から11のいずれかに記載の駆動回路と、
    を備えることを特徴とする出力回路。
  13. ドレインが前記負荷と接続され、ソースが接地ラインと接続される第2の出力トランジスタをさらに備えることを特徴とする請求項12に記載の出力回路。
  14. ひとつの半導体基板に一体集積化されたことを特徴とする請求項12または13に記載の出力回路。
  15. 前記負荷はモータであることを特徴とする請求項12から14のいずれかに記載の出力回路。
  16. モータと、
    前記モータを駆動するモータ駆動装置と、
    を備え、
    前記モータ駆動装置は、請求項12から14のいずれかに記載の出力回路を含むことを特徴とする電子機器。
JP2013189292A 2013-09-12 2013-09-12 出力回路、出力トランジスタの駆動回路、電子機器 Active JP6208504B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013189292A JP6208504B2 (ja) 2013-09-12 2013-09-12 出力回路、出力トランジスタの駆動回路、電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013189292A JP6208504B2 (ja) 2013-09-12 2013-09-12 出力回路、出力トランジスタの駆動回路、電子機器

Publications (2)

Publication Number Publication Date
JP2015056781A JP2015056781A (ja) 2015-03-23
JP6208504B2 true JP6208504B2 (ja) 2017-10-04

Family

ID=52820858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013189292A Active JP6208504B2 (ja) 2013-09-12 2013-09-12 出力回路、出力トランジスタの駆動回路、電子機器

Country Status (1)

Country Link
JP (1) JP6208504B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6543133B2 (ja) * 2015-08-19 2019-07-10 株式会社東芝 電力供給装置及びその制御方法
WO2019009087A1 (ja) 2017-07-06 2019-01-10 株式会社村田製作所 電圧供給回路および高周波回路モジュール
JP6852778B2 (ja) * 2019-11-29 2021-03-31 富士電機株式会社 負荷駆動回路
CN113484602B (zh) * 2021-08-20 2024-04-30 杭州朔天科技有限公司 一种超低功耗可编程电源电压检测电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776517B2 (ja) * 1988-09-26 1998-07-16 日本電気株式会社 半導体装置
IT1227561B (it) * 1988-11-07 1991-04-16 Sgs Thomson Microelectronics Dispositivo circuitale, a ridotto numero di componenti, per l'accensione simultanea di una pluralita' di transistori di potenza
JPH0435217A (ja) * 1990-05-25 1992-02-06 Nec Kansai Ltd スイッチング回路
JP3091384B2 (ja) * 1995-02-22 2000-09-25 松下電子工業株式会社 スイッチ回路
JP4026947B2 (ja) * 1998-08-24 2007-12-26 株式会社ルネサステクノロジ 昇圧回路
JP2003008415A (ja) * 2001-06-21 2003-01-10 Hitachi Ltd 負荷駆動装置
JP2005150934A (ja) * 2003-11-12 2005-06-09 Nissan Motor Co Ltd Fet駆動回路およびfet駆動方法
JP2010004093A (ja) * 2008-06-18 2010-01-07 Nec Electronics Corp 出力駆動回路

Also Published As

Publication number Publication date
JP2015056781A (ja) 2015-03-23

Similar Documents

Publication Publication Date Title
JP5961042B2 (ja) ブリッジ出力回路およびそれを用いたモータ駆動装置、電子機器
US8120338B2 (en) Dropper-type regulator
JP5330962B2 (ja) Dc−dcコンバータ
JP4763606B2 (ja) 半導体スイッチの高周波制御
US9537400B2 (en) Switching converter with dead time between switching of switches
TWI496394B (zh) Switch regulator
US20120154014A1 (en) Level shift circuit and switching power supply device
JP2008079360A (ja) 昇圧コンバータ及び半導体集積回路
JP6510288B2 (ja) チャージポンプ回路
JP6208504B2 (ja) 出力回路、出力トランジスタの駆動回路、電子機器
US20160268900A1 (en) Power supply circuit and control method thereof
US8513930B2 (en) Active power switch topology for switching regulators
JP6205596B2 (ja) ソフトスタート回路及び電源装置
EP2544371A1 (en) Slew rate PWM controlled charge pump for limited in-rush current switch driving
CN1574574A (zh) 脉宽调制电荷泵
JP2022191867A (ja) Dc/dcコンバータの制御回路および電源回路、電子機器
US20210135574A1 (en) Voltage Converter
US20210006244A1 (en) Drive circuit
JP2018207276A (ja) ゲート駆動回路
US20220407406A1 (en) High speed driver for high frequency dcdc converter
JP2014027733A (ja) Dcdcコンバータ
JP4319336B2 (ja) Mosスイッチング回路
CN108336913B (zh) 半导体装置、电源装置、电子设备及电源装置的控制方法
US6492793B1 (en) High efficiency switching DC-DC regulator
JP2016063648A (ja) 駆動装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170907

R150 Certificate of patent or registration of utility model

Ref document number: 6208504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250