JP2005150934A - Ｆｅｔ駆動回路およびｆｅｔ駆動方法 - Google Patents

Abstract

【課題】 効率よく負荷駆動用のＦＥＴを駆動することを目的とする。
【解決手段】 チャージポンプ回路３０は、発振回路１０から出力された発振波形の周期に応じて、電源３１の電圧と電源３１の倍電圧の間で振動する電圧を生成する。ＡＮＤ回路５２はＯＮ信号発生器５４から入力されたＦＥＴのオン信号と、発振波形の微分を行う微分回路２０の出力との論理積演算を行う。スイッチ４２は、ＡＮＤ回路５２からＨレベル信号が出力された場合にチャージポンプ回路３０で生成された電圧をＦＥＴ４４のゲート端子に印加する。これにより、スイッチ４２はチャージポンプ回路３０の出力電圧が電源３１の倍電圧の時にのみオンされるので、ゲート端子に電源３１の倍電圧を印加して、ＦＥＴ４４のオン抵抗が低い状態でＦＥＴ４４を起動することができる。
【選択図】 図１

Description

本発明は、ＮチャンネルＦＥＴを駆動するＦＥＴ駆動回路およびＦＥＴ駆動方法に関する。

ＮチャンネルＦＥＴ（以下、ＦＥＴ）をオンし、ドレイン端子とソース端子間に電流を流すためには、ソース端子電圧よりもゲート端子電圧を高くする必要がある。
またＦＥＴのゲート端子に印加する電圧値を高くすることによって、オン抵抗を低くすることができるため、チャージポンプ回路を用いて、ハイサイドにて負荷駆動用のＦＥＴを駆動する駆動回路がある。

このチャージポンプ回路は、２つのスイッチを交互にオン状態として、電源からの電圧をコンデンサのプラス端子、マイナス端子に交互に印加することによって電源電圧値の２倍の電圧値と、電源電圧値とを交互に発生させ、該発生させた変動する電圧値を整流回路によって整流し、ＦＥＴのゲート端子に該整流した電圧を印加していた。
特開２００２−１９１１６８号公報

しかしながら、このような従来のチャージポンプ回路で負荷駆動用ＦＥＴをオンオフさせる場合には、チャージポンプ回路で発生した電圧を整流して負荷駆動用ＦＥＴのゲート端子に印加しているため、、チャージポンプ回路によって発生させた最大電圧をＦＥＴのゲート端子へ印加することができないといった問題があった。

そこで本発明はこのような問題点に鑑み、効率よく負荷駆動用のＦＥＴを駆動することを目的とする。

本発明は、発振回路と、発振回路の出力を微分する微分回路と、発振回路の出力にもとづいて電源電圧の倍電圧を生成するチャージポンプ回路と、ＦＥＴの駆動を指示するオン信号と、微分回路の出力との論理積演算を行うＡＮＤ回路と、該ＡＮＤ回路の出力がＨレベルのときに微分回路からの入力をラッチするラッチ回路と、ＡＮＤ回路の出力がＨレベルのときにＦＥＴのゲート端子にチャージポンプ回路によって生成された電圧を印加するドライブ回路とを備えるものとした。

本発明によれば、ドライブ回路が、ＡＮＤ回路の出力がＨレベルのときにチャージポンプ回路によって生成された電圧をＦＥＴのゲート端子に印加するので、ＦＥＴを起動する際に、常にチャージポンプ回路によって生成された最大電圧値をＦＥＴのゲート端子に入力することができ、ＦＥＴのオン抵抗が低い状態でＦＥＴを起動することができる。

次に本発明の実施の形態を実施例により説明する。
図１はモータ駆動回路に適用した実施例を示す図であり、図２は各部の電圧波形を示す図である。
発振波形を出力する発振回路１０が、微分回路２０およびチャージポンプ回路３０に接続される。発振波形は図２に示すように、ＬレベルとＨレベルとを所定周期で繰り返す。
チャージポンプ回路３０は、抵抗３２、ＮＰＮ型トランジスタ３３、ＰＮＰ型トランジスタ３４、コンデンサ３６、ダイオード３５および電源３１で構成される。

発振回路１０からの出力は、抵抗３２を介してトランジスタ３３、３４のベース端子に入力される。トランジスタ３３のコレクタ端子は電源３１に接続され、エミッタ端子はトランジスタ３４のエミッタ端子に接続される。トランジスタ３４のコレクタ端子はアースに接続される。
トランジスタ３３、３４のエミッタ端子はコンデンサ３６のマイナス端子に接続される。
コンデンサ３６のプラス端子はダイオード３５のカソード端子に接続され、ダイオード３５のアノード端子は電源３１に接続されて、コンデンサ３６に蓄積された電荷が電源３１へ流れ込まないようになっている。

チャージポンプ回路３０は、発振回路１０の発振波形がＬレベル時に、トランジスタ３３はオフ、トランジスタ３４はオンとなり、電源３１の電流はダイオード３５、コンデンサ３６、トランジスタ３４の経路で流れ、コンデンサ３６を電源３１の電圧までチャージアップする。
発振回路１０の発振波形がＨレベル時に、トランジスタ３３はオン、トランジスタ３４はオフとなり、コンデンサ３６のマイナス端子電圧が電源３１の電圧まで上昇する。このときコンデンサ３６のプラス端子電圧は電源３１の電圧の２倍となる。
このときのダイオード３５とコンデンサ３６の接続点ａの電圧波形は図２に示すように、発振回路１０の発振周期に同調して、電源３１の電圧値と、電源３１の２倍の電圧値との間で変動する。

微分回路２０は、コンデンサ２１、ダイオード２２および抵抗２３とで構成される。
発振回路１０からの出力は、コンデンサ２１の一端に入力される。コンデンサ２１の他端は抵抗２３を介してアースに接続される。さらにコンデンサ２１の他端はダイオード２２のカソード端子に接続され、ダイオード２２のアノード端子はアースに接続される。またコンデンサ２１の他端はＡＮＤ＆ラッチ回路５０に接続される。

微分回路２０は、発振回路１０の発振波形の立ち上がりを微分し、立ち下がりをダイオード２２によってカットする。これによってコンデンサ２１、ダイオード２２および抵抗２３の接続点ｂの電圧波形は図２に示されるように、発振回路１０の発振波形の立ち上がりに同期して発生するパルス信号となる。このパルス信号が、微分回路２０の出力となる。

ＡＮＤ＆ラッチ回路５０は、抵抗５３、ＯＮ信号発生器５４、ダイオード５１、ＡＮＤ回路５２とで構成される。
ＯＮ信号発生器５４は、モータ４５の駆動が指示されたときにＡＮＤ回路５２へＨレベル信号を出力するものである。
ＡＮＤ回路５２は、抵抗５３を介して入力された微分回路２０の出力とＯＮ信号発生器５４の出力との論理演算を行い、双方の出力がＨレベルのときにＨレベル信号をドライブ回路４０へ出力する。

またＡＮＤ回路５２の微分回路２０側の入力端子とＡＮＤ回路５２の出力端子とをつなぐダイオード５１により、ＡＮＤ回路５２の出力がＨレベルとなると、微分回路２０の出力がＬレベルとなった場合にも、ダイオード５１と抵抗５３の接続点は常にＨレベルとなる。

したがって図２に示されるように、オン信号の電圧波形がＨレベルの間微分回路２０の出力がＨレベルとなる時刻ｅ以降、ＡＮＤ回路５２の出力端（ｄ点）の電圧はＨレベルとなる。
なお、ＡＮＤ回路５２がＨレベルを出力しているときにＯＮ信号発生器５４がＬレベルの信号を出力した場合には、ＡＮＤ回路５２の出力はＬレベルとなる。

ドライブ回路４０は、ダイオード４１、スイッチ４２、ＦＥＴ４４で構成される。
スイッチ４２の一端は、ダイオード４１を介してコンデンサ３６のプラス端子に接続され、他端はＦＥＴ４４のゲート端子に接続される。
ＦＥＴ４４のドレイン端子は電源３１に接続され、ソース端子は負荷としてのモータ４５に接続される。

スイッチ４２は、ＡＮＤ回路５２からの出力がＨレベルの時にオン状態となり、チャージポンプされた電圧（図２に示す接続点ａにおける電圧波形）をＦＥＴ４４のゲート端子に印加する。ＦＥＴ４４はゲート端子に電圧が印加されたときに電源３１からの電流をモータ４５に供給する。
なお抵抗４３は、ＦＥＴ４４のゲート端子の漏れ電流を代表して表す。
本実施例において、ＡＮＤ回路５２の出力端子とＡＮＤ回路５２の微分回路２０側の入力端子とをつなぐダイオード５１が本発明におけるラッチ回路を構成する。

本実施例は以上のように構成され、ＯＮ信号発生器５４からどのようなタイミングでオン信号（Ｈレベル信号）が出力されても、ＡＮＤ回路５２によって、ＯＮ信号発生器５４がＨレベル信号を出力し、かつ微分回路２０の出力がＨレベルに変化した時のみしかスイッチ４２をオンさせてＦＥＴ４４のゲート端子に電圧を印加しない。
したがって、チャージポンプ回路３０によって電源３１の２倍の電圧が発生したときに、ＦＥＴ４４のゲート端子に電源３１の２倍の電圧が印加されるので、ＦＥＴ４４のオン抵抗が低い状態でＦＥＴ４４を起動させることができる。
またオン抵抗が小さい状態でＦＥＴ４４を起動するので、モータ４５を起動する際に、多くの電流を電源３１からモータ４５へ供給することができる。

このようにチャージポンプ回路３０で発生した最大電圧値をＦＥＴ４４のゲート端子に印加することができるので、従来のチャージポンプ回路を用いてＦＥＴを駆動する回路に比べて、オン抵抗が低い状態で効率よくＦＥＴを起動することができる。

さらに抵抗４３による漏れ電荷量よりも、コンデンサ３６のチャージ電荷量を大きくすることによって、電源３１の電圧を直接ＦＥＴ４４のゲート端子に供給する場合に比べて、オン抵抗が小さい状態で常時ＦＥＴ４４のオン状態を保つことができる。
このようにオン抵抗が小さい状態でＦＥＴ４４を駆動することができるので、ＦＥＴ４４の発熱を抑えることができる。

また従来用いられていたブーストラップ回路を用いたＦＥＴ駆動回路では、コンデンサに電荷をチャージしてＦＥＴのゲート端子に電源電圧の２倍の電圧を印加していたが、ゲート漏れ電流によって時間の経過に伴いゲート端子に印加している電圧が低下してしまい、ＦＥＴのオン状態を保つことができなかった。
しかしながら本実施例においては、抵抗４３を大きくする、コンデンサ３６の容量を増やす、発振回路１０の発振周波数をあげるなどの方策を採ることにより、抵抗４３によるゲート電圧の低下を有効に防ぐことができ、常時ＦＥＴのオン状態を保つことができる。

なおスイッチ４２としては、トランジスタやＦＥＴなど種々のものを用いることができる。

本実施例における回路図を示す図である。 各部の電圧波形を示す図である。

符号の説明

１０ 発振回路
２０ 微分回路
２１、３６ コンデンサ
２２、３５、４１、５１ ダイオード
２３、３２、４３、５３ 抵抗
３０ チャージポンプ回路
３１ 電源
３３ ＮＰＮ型トランジスタ
３４ ＰＮＰ型トランジスタ
４０ ドライブ回路
４２ スイッチ
４４ ＮチャンネルＦＥＴ
４５ モータ
５０ ＡＮＤ＆ラッチ回路
５２ ＡＮＤ回路
５４ ＯＮ信号発生器

Claims (2)

1. 発振回路と、
   該発振回路の出力を微分する微分回路と、
   前記発振回路の出力にもとづいて電源電圧の倍電圧を生成するチャージポンプ回路と、
   ＦＥＴの駆動を指示するオン信号と、前記微分回路の出力との論理積演算を行うＡＮＤ回路と、
   該ＡＮＤ回路の出力がＨレベルになった後、前記オン信号の間、該Ｈレベルを保持するラッチ回路と、
   前記ＡＮＤ回路の出力がＨレベルのときに、前記ＦＥＴのゲート端子に前記チャージポンプ回路によって生成された電圧を印加するドライブ回路とを備えることを特徴とするＦＥＴ駆動回路。
2. 発振回路の出力にもとづいて、チャージポンプ回路によって電源電圧の倍電圧を生成し、
   前記発振回路の出力を微分回路によって微分し、
   該微分回路の出力と、ＦＥＴの駆動を指示するオン信号とにもとづいて、ＦＥＴのゲート端子に前記チャージポンプ回路によって生成された電圧を印加することを特徴とするＦＥＴ駆動方法。

Images