WO2019146149A1 - 駆動装置、及び、駆動装置の制御方法 - Google Patents

駆動装置、及び、駆動装置の制御方法 Download PDF

Info

Publication number
WO2019146149A1
WO2019146149A1 PCT/JP2018/032956 JP2018032956W WO2019146149A1 WO 2019146149 A1 WO2019146149 A1 WO 2019146149A1 JP 2018032956 W JP2018032956 W JP 2018032956W WO 2019146149 A1 WO2019146149 A1 WO 2019146149A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
transistor
pump
negative power
terminal
Prior art date
Application number
PCT/JP2018/032956
Other languages
English (en)
French (fr)
Inventor
昌隆 池田
Original Assignee
新電元工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業株式会社 filed Critical 新電元工業株式会社
Priority to DE112018006926.5T priority Critical patent/DE112018006926T5/de
Priority to JP2019567837A priority patent/JPWO2019146149A1/ja
Priority to US16/962,387 priority patent/US11095201B2/en
Publication of WO2019146149A1 publication Critical patent/WO2019146149A1/ja
Priority to JP2022060257A priority patent/JP2022088606A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters

Definitions

  • the current flows into the drain-gate parasitic capacitance between the low-side transistor and the gate resistance, whereby the gate potential of the low-side transistor rises.
  • the low side transistor is turned on, and an arm short circuit occurs between the high side transistor and the low side transistor.
  • the circuit scale of the auxiliary power supply for turning on / off the transistor can be obtained by configuring with a single power supply. There is something to make smaller.
  • the device further comprises a second stabilization capacitor having one end connected to the cathode of the first bootstrap diode and the other end connected to the first negative power supply wire.
  • the capacitance value of the first bootstrap capacitor is set to be equal to the capacitance value of the first stabilization capacitor.
  • the first charge pump circuit is A first pump resistor connected at one end to the control terminal of the first transistor; A first pump bipolar transistor having a collector connected to the first positive power supply wire and a base connected to the other end of the first pump resistor; A second pump bipolar transistor having a collector connected to the emitter of the first pump bipolar transistor, a base connected to the other end of the first pump resistor, and an emitter connected to the output terminal; A second pump resistor whose one end is connected to the emitter of the first pump bipolar transistor; A first pump capacitor having one end connected to the other end of the second pump resistor; A first pump diode having an anode connected to the other end of the first pump capacitor and a cathode connected to the output terminal; A second pump diode whose cathode is connected to the other end of the first pump capacitor; A second pump capacitor, one end of which is connected to the anode of the second pump diode and the other end of which is connected to the output terminal; A third pump resistor having one end connected
  • the second charge pump circuit is A fourth pump resistor whose one end is connected to the control terminal of the second transistor; A third pump bipolar transistor having a collector connected to the second positive power supply wire and a base connected to the other end of the fourth pump resistor; A fourth pump bipolar transistor having a collector connected to the emitter of the third pump bipolar transistor, a base connected to the other end of the fourth pump resistor, and an emitter connected to the ground terminal; A fifth pump resistor whose one end is connected to the emitter of the third pump bipolar transistor; A fourth pump capacitor having one end connected to the other end of the fifth pump resistor; A third pump diode having an anode connected to the other end of the fourth pump capacitor and a cathode connected to the ground terminal; A fourth pump diode whose cathode is connected to the other end of the fourth pump capacitor; A fifth pump capacitor having one end connected to the anode of the fourth pump diode and the other end connected to the ground terminal; A sixth pump resistor whose one end is connected to the
  • Control of the second transistor SW2 with a second control signal generated from the gate driver circuit, the second positive power supply voltage of the second positive power supply wiring, and the second negative power supply voltage of the second negative power supply wiring A second gate driver circuit that controls the operation of the second transistor so that the first transistor and the second transistor are complementarily turned on / off, and the first control signal;
  • a first charge pump circuit for generating a first negative power supply voltage of the opposite polarity to the first positive power supply voltage based on the potential of the output terminal and applying the first negative power supply voltage to the first negative power supply wiring; Prepare.
  • the power supply circuit for generating the negative voltage is omitted to reduce the circuit scale, and the first driver control signal output from the first transistor is output.
  • the charge pump circuit is operated to generate a negative power supply voltage from a positive power supply voltage, and the negative power supply voltage is used to secure a margin between the threshold voltage of the first transistor and the control signal at the time of off. Reduce the dead time.
  • the driving device 100 controls the first transistor SW1 and the second transistor SW2 to be turned on / off complementarily to output a predetermined voltage from the output terminal TOUT. It has become.
  • the positive terminal of the direct current power supply BAT is connected to the power supply terminal TS so that a direct current voltage is applied.
  • the first transistor SW1 is a first n-channel MOS transistor having one end (drain) connected to the power supply terminal TS and the other end (source) connected to the output terminal TOUT. It is a transistor.
  • the anode is connected to the positive electrode of the first DC power supply X1, the first voltage V1 is applied to the anode, and the cathode is the first It is connected to the positive power supply wiring HC1 of
  • one end of the first bootstrap capacitor BC1 is connected to the cathode of the first bootstrap diode BD1, and the other end is connected to the output terminal TOUT (first source terminal SOURSE1. )It is connected to the.
  • the first gate driver circuit (high side gate driver circuit) G1 includes a first positive power supply voltage VCC1 of the first positive power supply wiring HC1 and a first negative power supply voltage VEE1 of the first negative power supply wiring HE1.
  • the operation of the first transistor SW1 is controlled by outputting the first control signal SG1 generated therefrom to the control terminal (first gate terminal GATE1) of the first transistor SW1.
  • one end of the first pump capacitor CP1 is connected to the other end of the second pump resistor RP2.
  • the first charge pump circuit P1 having such a configuration references the potential of the output terminal TOUT (potential of the first source terminal SOURSE1) based on the first control signal SG1 that controls the first transistor SW1.
  • the first negative power supply voltage VEE1 of the opposite polarity to the first positive power supply voltage VCC1 is generated and applied to the first negative power supply wiring HE1.
  • the second DC power supply X2 is a second battery in which the negative electrode is grounded and the positive electrode is connected to the anode of the second bootstrap diode BD2.
  • the second charge pump circuit P2 operates as a negative power supply generation circuit.
  • a negative voltage generation circuit instead of the second charge pump circuit P2 shown in FIG. 1, a second negative power supply voltage VEE2 having a polarity opposite to that of the second positive power supply voltage VCC2 is generated.
  • a three terminal regulator applied to the negative power supply line HC2 may be used.
  • the fourth pump bipolar transistor MP4 has a collector connected to the emitter of the third pump bipolar transistor MP3, a base connected to the other end of the fourth pump resistor RP4, and an emitter connected to the ground terminal TGND ( It is connected to the second source terminal SOURSE2.
  • one end of the fifth pump resistor RP5 is connected to the emitter of the third pump bipolar transistor MP3.
  • the second control generated from the second positive power supply voltage VCC2 of the second positive power supply wiring HC2 and the second negative power supply voltage VEE2 of the second negative power supply wiring HE2 in the second gate driver circuit G2 The signal SG2 is output to the control terminal (second gate terminal GATE2) of the second transistor SW2 so that the first transistor SW1 and the second transistor SW2 are complementarily turned on / off. Control the operation of the transistor SW2 of
  • the second stabilization capacitor AC2, the second bootstrap diode BD2 of the second bootstrap circuit BS2, and Any or all of the stabilization capacitors AC4 may be omitted.
  • the power supply circuit for generating the negative voltage is omitted to reduce the circuit size, and the first driver circuit outputs
  • the first charge pump circuit is operated by the control signal of the transistor 1 to generate the negative power supply voltage from the positive power supply voltage, and using the negative power supply voltage, the threshold voltage Vth of the first transistor and the off time The dead time is shortened by securing a margin between the control signal (gate voltage) and the control signal (gate voltage) of FIG.
  • the power supply terminal TS to which a DC voltage is applied, the grounded ground terminal TGND, and one end are connected to the power supply terminal TS, and the other end is the output terminal
  • a first boot having a first bootstrap capacitor BC1 connected to the cathode and the other end connected to the output terminal TOUT (SOURSE1)
  • a first stabilization capacitor AC1 having one end connected to the output terminal TOUT (SOURSE1) and the other end connected to the first negative power supply wiring (VEE1); and a
  • the first positive power supply voltage VCC1 with reference to the potential of the output terminal TOUT (potential of the first source terminal SOURSE1) based on the second gate driver circuit G2 that controls the operation of the transistor and the first control signal SG1.
  • a first charge pump circuit P1 that generates a first negative power supply voltage VEE1 of the opposite polarity and applies the first negative power supply wiring to the first negative power supply wiring.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Abstract

駆動装置は、第１の正電源配線の第１の正電源電圧と第１の負電源配線の第１の負電源電圧とから生成した第１の制御信号を、第１のトランジスタの制御端子に出力して、第１のトランジスタの動作を制御する第１のゲートドライバ回路と、第２の正電源配線の第２の正電源電圧と第２の負電源配線の第２の負電源電圧とから生成した第２の制御信号を、第２のトランジスタの制御端子に出力して、第１のトランジスタと第２のトランジスタとが相補的にオン／オフするように、第２のトランジスタの動作を制御する第２のゲートドライバ回路と、第１の制御信号に基づいて、出力端子の電位を基準として第１の正電源電圧とは反対の極性の第１の負電源電圧を生成して第１の負電源配線に印加する第１のチャージポンプ回路と、を備える。

Description

駆動装置、及び、駆動装置の制御方法
　本発明は、駆動装置、及び、駆動装置の制御方法に関する発明である。
　従来、ハイサイドトランジスタとローサイドトランジスタとが相補的にオン／オフするように制御する駆動装置がある（例えば、特開２０１６－６７１９４参照）。
　この従来の駆動装置において、既述の２つのトランジスタ（ｎチャネルＦＥＴ）をオン／オフ動作させる時、ハイサイドトランジスタがオンすると、ハイサイドトランジスタのソースの電位及び、ローサイドトランジスタのドレイン電位が上昇して、dv/dtが上昇する。
　この時、ローサイドトランジスタのドレイン - ゲート間の寄生容量及びゲート抵抗を介して電流が流れ込むことにより、ローサイドトランジスタのゲート電位が上昇する。
　そして、当該ゲート電位がローサイドトランジスタの閾値電圧Ｖｔｈを超えると、ローサイドトランジスタがオンして、ハイサイドトランジスタとローサイドトランジスタとがアーム短絡となる。
　ここで、例えば、従来の駆動装置（図４）では、ブートストラップ方式の電源を適用することにより、単一の電源で構成して、トランジスタをオン／オフ動作させるための補助電源の回路規模を小さくするものがある。
　しかし、この従来の駆動装置では、負電源を生成することができないため、デッドタイムを大きくする必要がある（図５）。
　このように、従来の駆動装置では、回路規模を縮小しつつ、短いデットタイムでトランジスタの誤動作を抑制することができない問題がある。
　そこで、本発明は、回路規模を縮小しつつ、短いデットタイムでトランジスタの誤動作を抑制することが可能な駆動装置を提供することを目的とする。　
　本発明の一態様に係る実施形態に従った駆動装置は、
　直流電圧が印加される電源端子と、
　接地された接地端子と、
　一端が前記電源端子に接続され、他端が出力端子に接続された第１のトランジスタと、
　一端が前記出力端子に接続され、他端が前記接地端子に接続された第２のトランジスタと、
　第１の電圧を出力する第１の直流電源と、
　アノードに前記第１の電圧が印加され且つカソードが第１の正電源配線に接続された第１のブートストラップ用ダイオード、及び、一端が前記第１のブートストラップ用ダイオードのカソードに接続され且つ他端が前記出力端子に接続された第１のブートストラップ用コンデンサを有する第１のブートストラップ回路と、
　一端が前記出力端子に接続され、他端が第１の負電源配線に接続された第１の安定化用コンデンサと、
　前記第１の正電源配線の第１の正電源電圧と前記第１の負電源配線の第１の負電源電圧とから生成した第１の制御信号を、前記第１のトランジスタの制御端子に出力して、前記第１のトランジスタの動作を制御する第１のゲートドライバ回路と、
　第２の正電源配線の第２の正電源電圧と第２の負電源配線の第２の負電源電圧とから生成した第２の制御信号を、前記第２のトランジスタの制御端子に出力して、前記第１のトランジスタと前記第２のトランジスタとが相補的にオン／オフするように、前記第２のトランジスタの動作を制御する第２のゲートドライバ回路と、
　前記第１の制御信号に基づいて、前記出力端子の電位を基準として前記第１の正電源電圧とは反対の極性の前記第１の負電源電圧を生成して前記第１の負電源配線に印加する第１のチャージポンプ回路と、を備える
　ことを特徴とする。
　前記駆動装置において、
　前記第１のトランジスタは、一端が前記電源端子に接続され、他端が前記出力端子に接続された第１のｎチャネルＭＯＳトランジスタであり、
　前記第２のトランジスタは、一端が前記出力端子に接続され、他端が前記接地端子に接続された第２のｎチャネルＭＯＳトランジスタである
　ことを特徴とする。
　前記駆動装置において、
　一端が前記第１のブートストラップ用ダイオードのカソードに接続され、他端が前記第１の負電源配線に接続された第２の安定化用コンデンサをさらに備える
　ことを特徴とする。
　前記駆動装置において、
　第２の電圧を出力する第２の直流電源と、
　アノードに前記第２の電圧が印加され且つカソードが前記第２の正電源配線に接続された第２のブートストラップ用ダイオード、及び、一端が前記第２のブートストラップ用ダイオードのカソードに接続され且つ他端が前記接地端子に接続された第２のブートストラップ用コンデンサを有する第２のブートストラップ回路と、
　一端が前記接地端子に接続され、他端が第２の負電源配線に接続された第３の安定化用コンデンサと、
　一端が前記第２のブートストラップ用ダイオードのカソードに接続され、他端が前記第２の負電源配線に接続された第４の安定化用コンデンサと、
　前記第２の制御信号に基づいて、前記接地端子の電位を基準として前記第２の正電源電圧とは反対の極性の前記第２の負電源電圧を生成して前記第２の負電源配線に印加する第２のチャージポンプ回路と、をさらに備える
　ことを特徴とする。
　前記駆動装置において、
　前記第１のチャージポンプ回路は、
　前記第１の正電源配線、前記第１の負電源配線、前記第１のトランジスタの前記制御端子、及び、前記出力端子に、接続されている
　ことを特徴とする。
　前記駆動装置において、
　前記第２のチャージポンプ回路は、
　前記第２の正電源配線、前記第２の負電源配線、前記第２のトランジスタの前記制御端子、及び、前記接地端子に、接続されている
　ことを特徴とする。
　前記駆動装置において、
　前記第１のブートストラップ用コンデンサの容量値は、前記第１の安定化用コンデンサの容量値と等しくなるように設定されている
　ことを特徴とする。
　前記駆動装置において、
　前記第２のブートストラップ用コンデンサの容量値は、前記第３の安定化用コンデンサの容量値と等しくなるように設定されている
　ことを特徴とする。
　前記駆動装置において、
　前記第１の安定化用コンデンサの容量値は、第２の安定化用コンデンサの容量値よりも、大きくなるように設定されている
　ことを特徴とする。
　前記駆動装置において、
　前記第３の安定化用コンデンサの容量値は、第４の安定化用コンデンサの容量値よりも、大きくなるように設定されている
　ことを特徴とする。
　前記駆動装置において、
　前記第１のゲートドライバ回路は、
　前記第１の制御信号により、前記第１のトランジスタの動作をＰＷＭ制御し、
　前記第２のゲートドライバ回路は、
　前記第２の制御信号により、前記第１のトランジスタと前記第２のトランジスタとが相補的にオン／オフするように、前記第２のトランジスタの動作をＰＷＭ制御する
　ことを特徴とする。
　前記駆動装置において、
　前記第１の制御信号による前記第１のトランジスタのＰＷＭ制御と、前記第２の制御信号による前記第２のトランジスタのＰＷＭ制御との関係においては、両方のトランジスタがオフするデットタイムが設定されている
　ことを特徴とする。
　前記駆動装置において、
　前記第１のチャージポンプ回路は、
　一端が前記第１のトランジスタの前記制御端子に接続された第１のポンプ用抵抗と、
　コレクタが前記第１の正電源配線に接続され、ベースが前記第１のポンプ用抵抗の他端に接続された第１のポンプ用バイポーラトランジスタと、
　コレクタが前記第１のポンプ用バイポーラトランジスタのエミッタに接続され、ベースが前記第１のポンプ用抵抗の他端に接続され、エミッタが前記出力端子に接続された第２のポンプ用バイポーラトランジスタと、
　一端が前記第１のポンプ用バイポーラトランジスタのエミッタに接続された第２のポンプ用抵抗と、
　一端が前記第２のポンプ用抵抗の他端に接続された第１のポンプ用コンデンサと、
　アノードが前記第１のポンプ用コンデンサの他端に接続され、カソードが前記出力端子に接続された第１のポンプ用ダイオードと、
　カソードが前記第１のポンプ用コンデンサの他端に接続された第２のポンプ用ダイオードと、
　一端が第２のポンプ用ダイオードのアノードに接続され、他端が前記出力端子に接続されたに接続された第２のポンプ用コンデンサと、
　一端が前記第２のポンプ用ダイオードのアノードに接続され、他端が前記第１の負電源配線に接続された第３のポンプ用抵抗と、
　アノードが前記第１の負電源配線に接続され、カソードが前記出力端子に接続された第１のポンプ用ツェナーダイオードと、
　一端が前記第１の負電源配線に接続され、他端が前記出力端子に接続された第３のポンプ用コンデンサと、を備える
　ことを特徴とする。
　前記駆動装置において、
　前記第２のチャージポンプ回路は、
　一端が前記第２のトランジスタの前記制御端子に接続された第４のポンプ用抵抗と、
　コレクタが前記第２の正電源配線に接続され、ベースが前記第４のポンプ用抵抗の他端に接続された第３のポンプ用バイポーラトランジスタと、
　コレクタが前記第３のポンプ用バイポーラトランジスタのエミッタに接続され、ベースが前記第４のポンプ用抵抗の他端に接続され、エミッタが前記接地端子に接続された第４のポンプ用バイポーラトランジスタと、
　一端が前記第３のポンプ用バイポーラトランジスタのエミッタに接続された第５のポンプ用抵抗と、
　一端が前記第５のポンプ用抵抗の他端に接続された第４のポンプ用コンデンサと、
　アノードが前記第４のポンプ用コンデンサの他端に接続され、カソードが前記接地端子に接続された第３のポンプ用ダイオードと、
　カソードが前記第４のポンプ用コンデンサの他端に接続された第４のポンプ用ダイオードと、
　一端が第４のポンプ用ダイオードのアノードに接続され、他端が前記接地端子に接続された第５のポンプ用コンデンサと、
　一端が前記第４のポンプ用ダイオードのアノードに接続され、他端が前記第２の負電源配線に接続された第６のポンプ用抵抗と、
　アノードが前記第６のポンプ用抵抗の他端に接続され、カソードが前記接地端子に接続された第２のポンプ用ツェナーダイオードと、
　一端が前記第２の負電源配線に接続され、他端が前記接地端子に接続された第６のポンプ用コンデンサと、を備える
　ことを特徴とする。
　本発明の一態様に係る実施形態に従った駆動装置の制御方法は、
　直流電圧が印加される電源端子と、接地された接地端子と、一端が前記電源端子に接続され、他端が出力端子に接続された第１のトランジスタと、一端が前記出力端子に接続され、他端が前記接地端子に接続された第２のトランジスタと、第１の電圧を出力する第１の直流電源と、アノードに前記第１の電圧が印加され且つカソードが第１の正電源配線に接続された第１のブートストラップ用ダイオード、及び、一端が前記第１のブートストラップ用ダイオードのカソードに接続され且つ他端が前記出力端子に接続された第１のブートストラップ用コンデンサを有する第１のブートストラップ回路と、一端が前記出力端子に接続され、他端が第１の負電源配線に接続された第１の安定化用コンデンサと、前記第１の正電源配線の第１の正電源電圧と前記第１の負電源配線の第１の負電源電圧とから生成した第１の制御信号を、前記第１のトランジスタの制御端子に出力して、前記第１のトランジスタの動作を制御する第１のゲートドライバ回路と、第２の正電源配線の第２の正電源電圧と第２の負電源配線の第２の負電源電圧とから生成した第２の制御信号を、前記第２のトランジスタの制御端子に出力して、前記第１のトランジスタと前記第２のトランジスタとが相補的にオン／オフするように、前記第２のトランジスタの動作を制御する第２のゲートドライバ回路と、前記第１の制御信号に基づいて、前記出力端子の電位を基準として前記第１の正電源電圧とは反対の極性の前記第１の負電源電圧を生成して前記第１の負電源配線に印加する第１のチャージポンプ回路と、を備える駆動装置の制御方法であって、
　前記第１のゲートドライバ回路により、前記第１の正電源配線の第１の正電源電圧と前記第１の負電源配線の第１の負電源電圧とから生成した前記第１の制御信号を、前記第１のトランジスタの制御端子に出力して、前記第１のトランジスタの動作を制御し、
　前記第２のゲートドライバ回路により、前記第２の正電源配線の第２の正電源電圧と第２の負電源配線の第２の負電源電圧とから生成した前記第２の制御信号を、前記第２のトランジスタの制御端子に出力して、前記第１のトランジスタと前記第２のトランジスタとが相補的にオン／オフするように、前記第２のトランジスタの動作を制御し、
　前記第１のチャージポンプ回路により、前記第１の制御信号に基づいて、前記出力端子の電位を基準として前記第１の正電源電圧とは反対の極性の前記第１の負電源電圧を生成して前記第１の負電源配線に印加する
　ことを特徴とする。
　本発明の一態様に係る駆動装置は、直流電圧が印加される電源端子と、接地された接地端子と、一端が電源端子に接続され、他端が出力端子に接続された第１のトランジスタと、一端が出力端子に接続され、他端が接地端子に接続された第２のトランジスタと、第１の電圧を出力する第１の直流電源と、アノードに第１の電圧が印加され且つカソードが第１の正電源配線に接続された第１のブートストラップ用ダイオード、及び、一端が第１のブートストラップ用ダイオードのカソードに接続され且つ他端が出力端子に接続された第１のブートストラップ用コンデンサを有する第１のブートストラップ回路と、一端が出力端子に接続され、他端が第１の負電源配線に接続された第１の安定化用コンデンサと、第１の正電源配線の第１の正電源電圧と第１の負電源配線の第１の負電源電圧とから生成した第１の制御信号を、第１のトランジスタの制御端子に出力して、第１のトランジスタの動作を制御する第１のゲートドライバ回路と、第２の正電源配線の第２の正電源電圧と第２の負電源配線の第２の負電源電圧とから生成した第２の制御信号を、第２のトランジスタＳＷ２の制御端子に出力して、第１のトランジスタと第２のトランジスタとが相補的にオン／オフするように、第２のトランジスタの動作を制御する第２のゲートドライバ回路と、第１の制御信号に基づいて、出力端子の電位を基準として第１の正電源電圧とは反対の極性の第１の負電源電圧を生成して第１の負電源配線に印加する第１のチャージポンプ回路と、を備える。
　このように、本発明の駆動装置では、負電圧を生成するための電源回路を省略して回路規模を縮小しつつ、第１のドライバ回路が出力する第１のトランジスタの制御信号により第１のチャージポンプ回路を動作させて、正電源電圧から負電源電圧を生成するようにして、当該負電源電圧を用いて第１のトランジスタの閾値電圧とオフ時の制御信号との間のマージンを確保して、デットタイムを短くする。
　すなわち、本発明の駆動装置によれば、回路規模を縮小しつつ、短いデットタイムでトランジスタの誤動作を抑制することができる。
図１は、実施例１に係る駆動装置１００の構成の一例を示す図である。 図２は、図１に示す駆動装置１００の動作波形の一例を示す図である。 図３は、実施例２に係る駆動装置２００の構成の一例を示す図である。 図４は、従来の駆動装置の構成の一例を示す図である。 図５は、図４に示す従来の駆動装置の動作波形の一例を示す図である。
　以下、本発明に係る実施形態について図面に基づいて説明する。
　図１は、実施例１に係る駆動装置１００の構成の一例を示す図である。また、図２は、図１に示す駆動装置１００の動作波形の一例を示す図である。
　図１に示すように、駆動装置１００は、第１のトランジスタＳＷ１と第２のトランジスタＳＷ２とを相補的にオン／オフするように制御して、出力端子ＴＯＵＴから所定の電圧を出力するようになっている。
　ここで、この駆動装置１００は、例えば、図１に示すように、電源端子ＴＳと、接地端子ＴＧＮＤと、第１のトランジスタＳＷ１と、第２のトランジスタＳＷ２と、第１のボディダイオードＤ１と、第２のボディダイオードＤ２と、第１の直流電源Ｘ１と、第２の直流電源Ｘ２と、第１のブートストラップ回路ＢＳ１と、第１の安定化用コンデンサＡＣ１と、第２の安定化用コンデンサＡＣ２と、第２のブートストラップ回路ＢＳ２と、第３の安定化用コンデンサＡＣ３と、第４の安定化用コンデンサＡＣ４と、第１のゲートドライバ回路Ｇ１と、第２のゲートドライバ回路Ｇ２と、第１のチャージポンプ回路Ｐ１と、第２のチャージポンプ回路Ｐ２と、を備える。
　そして、電源端子ＴＳは、直流電源ＢＡＴの正極が接続され、直流電圧が印加されるようになっている。
　また、接地端子ＴＧＮＤは、直流電源ＢＡＴの負極が接続され、接地されている。
　また、第１のトランジスタ（ハイサイドトランジスタ）ＳＷ１は、一端（ドレイン）が電源端子ＴＳに接続され、他端（ソース）が出力端子ＴＯＵＴに接続されている。
　また、第１のボディダイオードＤ１は、カソードが第１のトランジスタＳＷ１の一端（ドレイン）に接続され、アノードが第１のトランジスタＳＷ１の他端（ソース）に接続されている。
　ここで、第１のトランジスタＳＷ１は、例えば、図１に示すように、一端（ドレイン）が電源端子ＴＳに接続され、他端（ソース）が出力端子ＴＯＵＴに接続された第１のｎチャネルＭＯＳトランジスタである。
　なお、この第１のトランジスタＳＷ１は、ＮＰＮ型バイポーラトランジスタであってもよい。
　また、第２のトランジスタ（ローサイドトランジスタ）ＳＷ２は、一端（ドレイン）が出力端子ＴＯＵＴに接続され、他端（ソース）が接地端子ＴＧＮＤに接続されている。
　また、第２のボディダイオードＤ２は、カソードが第２のトランジスタＳＷ２の一端（ドレイン）に接続され、アノードが第２のトランジスタＳＷ２の他端（ソース）に接続されている。
　ここで、第２のトランジスタＳＷ２は、例えば、図１に示すように、一端（ドレイン）が出力端子ＴＯＵＴに接続され、他端（ソース）が接地端子ＴＧＮＤに接続された第２のｎチャネルＭＯＳトランジスタである。
　なお、この第２のトランジスタＳＷ２は、ＮＰＮ型バイポーラトランジスタであってもよい。
　また、第１の直流電源Ｘ１は、第１の電圧Ｖ１を出力するようになっている。
　この第１の直流電源Ｘ１は、例えば、図１に示すように、負極が接地され、正極が第１のブートストラップ用ダイオードＢＤ１のアノードに接続された第１のバッテリである。
　また、第１のブートストラップ回路ＢＳ１は、例えば、図１に示すように、第１のブートストラップ用ダイオードＢＤ１と、第１のブートストラップ用コンデンサＢＣ１と、を有する。
　そして、第１のブートストラップ用ダイオードＢＤ１は、例えば、図１に示すように、アノードが第１の直流電源Ｘ１の正極に接続され、アノードに第１の電圧Ｖ１が印加され、カソードが第１の正電源配線ＨＣ１に接続されている。
　また、第１のブートストラップ用コンデンサＢＣ１は、例えば、図１に示すように、一端が第１のブートストラップ用ダイオードＢＤ１のカソードに接続され、他端が出力端子ＴＯＵＴ（第１のソース端子ＳＯＵＲＳＥ１）に接続されている。
　なお、この第１のブートストラップ用コンデンサＢＣ１の容量値は、例えば、第１の安定化用コンデンサＡＣ１の容量値と等しくなるように設定されている。
　また、第１の安定化用コンデンサＡＣ１は、一端が出力端子ＴＯＵＴ（第１のソース端子ＳＯＵＲＳＥ１）に接続され、他端が第１の負電源配線ＨＥ１に接続されている。
　また、第２の安定化用コンデンサＡＣ２は、一端が第１のブートストラップ用ダイオードＢＤ１のカソードに接続され、他端が第１の負電源配線ＨＥ１に接続されている。
　なお、第１の安定化用コンデンサＡＣ１の容量値は、この第２の安定化用コンデンサＡＣ２の容量値よりも、大きくなるように設定されている。
　また、第１のゲートドライバ回路（ハイサイドゲートドライバ回路）Ｇ１は、第１の正電源配線ＨＣ１の第１の正電源電圧ＶＣＣ１と第１の負電源配線ＨＥ１の第１の負電源電圧ＶＥＥ１とから生成した第１の制御信号ＳＧ１を、第１のトランジスタＳＷ１の制御端子（第１のゲート端子ＧＡＴＥ１）に出力して、第１のトランジスタＳＷ１の動作を制御するようになっている。
　特に、この第１のゲートドライバ回路Ｇ１は、第１の制御信号ＳＧ１により、第１のトランジスタＳＷ１の動作をＰＷＭ制御するようになっている。
　また、第２のゲートドライバ回路（ローサイドゲートドライバ回路）Ｇ２は、第２の正電源配線ＨＣ２の第２の正電源電圧ＶＣＣ２と第２の負電源配線ＨＥ２の第２の負電源電圧ＶＥＥ２とから生成した第２の制御信号ＳＧ２を、第２のトランジスタＳＷ２の制御端子（第２のゲート端子ＧＡＴＥ２）に出力して、第１のトランジスタＳＷ１と第２のトランジスタＳＷ２とが相補的にオン／オフするように、第２のトランジスタＳＷ２の動作を制御するようになっている。
　特に、この第２のゲートドライバ回路Ｇ２は、第２の制御信号ＳＧ２により、第１のトランジスタＳＷ１と第２のトランジスタＳＷ２とが相補的にオン／オフするように、第２のトランジスタＳＷ２の動作をＰＷＭ制御するようになっている。
　なお、上記第１の制御信号ＳＧ１による第１のトランジスタＳＷ１のＰＷＭ制御と、第２の制御信号ＳＧ２による第２のトランジスタＳＷ１のＰＷＭ制御との関係においては、両方のトランジスタＳＷ１、ＳＷ２がオフする（貫通電流が流れないようにする）デットタイムが設定されている（図２）。
　また、第１のチャージポンプ回路Ｐ１は、第１のトランジスタＳＷ１を制御する第１の制御信号ＳＧ１に基づいて、出力端子ＴＯＵＴの電位（第１のソース端子ＳＯＵＲＳＥ１の電位）を基準として第１の正電源電圧ＶＣＣ１とは反対の極性の第１の負電源電圧ＶＥＥ１を生成して、第１の負電源配線ＨＥ１に印加するようになっている。
　このように、第１のチャージポンプ回路Ｐ１は、負電源生成回路として動作するようになっている。
　この第１のチャージポンプ回路Ｐ１は、例えば、図１に示すように、第１の正電源配線ＨＣ１、第１の負電源配線ＨＥ１、第１のトランジスタＳＷの制御端子（第１のゲート端子ＧＡＴＥ１）、及び、出力端子ＴＯＵＴ（第１のソース端子ＳＯＵＲＳＥ１）に、接続されている。
　より詳しくは、この第１のチャージポンプ回路Ｐ１は、例えば、図１に示すように、第１のポンプ用抵抗ＲＰ１と、第１のポンプ用バイポーラトランジスタＭＰ１と、第２のポンプ用バイポーラトランジスタＭＰ２と、第２のポンプ用抵抗ＲＰ２と、第１のポンプ用コンデンサＣＰ１と、第１のポンプ用ダイオードＤＰ１と、第２のポンプ用ダイオードＤＰ２と、第２のポンプ用コンデンサＣＰ２と、第３のポンプ用抵抗ＲＰ３と、第１のポンプ用ツェナーダイオードＶＰ１と、第３のポンプ用コンデンサＣＰ３と、を備える。
　そして、第１のポンプ用抵抗ＲＰ１は、一端が第１のトランジスタＳＷ１の制御端子（第１のゲート端子ＧＡＴＥ１）に電気的に接続されている。
　また、第１のポンプ用バイポーラトランジスタＭＰ１は、コレクタが第１の正電源配線ＨＣ１に接続され、ベースが第１のポンプ用抵抗ＲＰ１の他端に接続されている。
　また、第２のポンプ用バイポーラトランジスタＭＰ２は、コレクタが第１のポンプ用バイポーラトランジスタＭＰ１のエミッタに接続され、ベースが第１のポンプ用抵抗ＲＰ１の他端に接続され、エミッタが出力端子ＴＯＵＴ（第１のソース端子ＳＯＵＲＳＥ１）に接続されている。
　また、第２のポンプ用抵抗ＲＰ２は、一端が第１のポンプ用バイポーラトランジスタＭＰ１のエミッタに接続されている。
　また、第１のポンプ用コンデンサＣＰ１は、一端が第２のポンプ用抵抗ＲＰ２の他端に接続されている。
　また、第１のポンプ用ダイオードＤＰ１は、アノードが第１のポンプ用コンデンサＣＰ１の他端に接続され、カソードが出力端子ＴＯＵＴ（第１のソース端子ＳＯＵＲＳＥ１）に接続されている。
　また、第２のポンプ用ダイオードＤＰ２は、カソードが第１のポンプ用コンデンサＣＰ１の他端に接続されている。
　また、第２のポンプ用コンデンサＣＰ２は、一端が第２のポンプ用ダイオードＤＰ２のアノードに接続され、他端が出力端子ＴＯＵＴ（第１のソース端子ＳＯＵＲＳＥ１）に接続されている。
　また、第３のポンプ用抵抗ＲＰ３は、一端が第２のポンプ用ダイオードＤＰ２のアノード（第２のポンプ用コンデンサＣＰ２の一端）に接続され、他端が第１の負電源配線ＨＥ１に接続されている。
　また、第１のポンプ用ツェナーダイオードＶＰ１は、アノードが第３のポンプ用抵抗ＲＰ３の他端（第１の負電源配線ＨＥ１）に接続され、カソードが出力端子ＴＯＵＴ（第１のソース端子ＳＯＵＲＳＥ１）に接続されている。
　また、第３のポンプ用コンデンサＣＰ３は、一端が第１の負電源配線ＨＥ１に接続され、他端が出力端子ＴＯＵＴ（第１のソース端子ＳＯＵＲＳＥ１）に接続されている。
　このような構成を有する第１のチャージポンプ回路Ｐ１は、第１のトランジスタＳＷ１を制御する第１の制御信号ＳＧ１に基づいて、出力端子ＴＯＵＴの電位（第１のソース端子ＳＯＵＲＳＥ１の電位）を基準として第１の正電源電圧ＶＣＣ１とは反対の極性の第１の負電源電圧ＶＥＥ１を生成して、第１の負電源配線ＨＥ１に印加するようになっている。
　また、第２の直流電源Ｘ２は、第２の電圧Ｖ２を出力するようになっている。
　この第２の直流電源Ｘ２は、例えば、図１に示すように、負極が接地され、正極が第２のブートストラップ用ダイオードＢＤ２のアノードに接続された第２のバッテリである。
　なお、上述の第１の直流電源Ｘ１と第２の直流電源Ｘ２とは、図１の例では、別々の構成として記載されているが、共通の電源であってもよい。
　また、第２のブートストラップ回路ＢＳ２は、例えば、図１に示すように、第２のブートストラップ用ダイオードＢＤ２と、第２のブートストラップ用コンデンサＢＣ２と、を有する。
　そして、第２のブートストラップ用ダイオードＢＤ２は、アノードが第１の直流電源Ｘ１の正極に接続され、アノードに第２の電圧Ｖ２が印加され、カソードが第２の正電源配線ＨＣ２に接続されている。
　また、第２のブートストラップ用コンデンサＢＣ２は、一端が第２のブートストラップ用ダイオードＢＤ２のカソードに接続され、他端が接地端子ＴＧＮＤ（第２のソース端子ＳＯＵＲＳＥ２）に接続されている。
　また、第３の安定化用コンデンサＡＣ３は、一端が接地端子ＴＧＮＤ（第２のソース端子ＳＯＵＲＳＥ２）に接続され、他端が第２の負電源配線ＨＥ２に接続されている。
　なお、第２のブートストラップ用コンデンサＢＣ２の容量値は、例えば、この第３の安定化用コンデンサＡＣ３の容量値と等しくなるように設定されている。
　また、第４の安定化用コンデンサＡＣ４は、一端が第２のブートストラップ用ダイオードＢＤ２のカソードに接続され、他端が第２の負電源配線ＨＥ２に接続されている。
　なお、第３の安定化用コンデンサＡＣ４の容量値は、この第４の安定化用コンデンサＡＣ４の容量値よりも、大きくなるように設定されている。
　また、第２のチャージポンプ回路Ｐ２は、第２のトランジスタＳＷ２を制御する第２の制御信号ＳＧ２に基づいて、接地端子ＴＧＮＤの電位（第２のソース端子ＳＯＵＲＳＥ２の電位）を基準として第２の正電源電圧ＶＣＣ２とは反対の極性の第２の負電源電圧ＶＥＥ２を生成して第２の負電源配線ＨＥ２に印加するようになっている。
　このように、この第２のチャージポンプ回路Ｐ２は、負電源生成回路として動作するようになっている。
　なお、負電圧生成回路として、図１に示す第２のチャージポンプ回路Ｐ２に代えて、第２の正電源電圧ＶＣＣ２とは反対の極性の第２の負電源電圧ＶＥＥ２を生成して第２の負電源配線ＨＣ２に印加する３端子のレギュレータを用いるようにしてもよい。
　この第２のチャージポンプ回路Ｐ２は、例えば、図１に示すように、第２の正電源配線ＨＣ２、第２の負電源配線ＨＥ２、第２のトランジスタＳＷ２の制御端子（第２のゲート端子ＧＡＴＥ２）、及び、接地端子ＴＧＮＤ（第２のソース端子ＳＯＵＲＳＥ２）に、接続されている。
　より詳しくは、この第２のチャージポンプ回路Ｐ２は、例えば、図１に示すように、第４のポンプ用抵抗ＲＰ４と、第３のポンプ用バイポーラトランジスタＭＰ３と、第４のポンプ用バイポーラトランジスタＭＰ４と、第５のポンプ用抵抗ＲＰ５と、第４のポンプ用コンデンサＣＰ４と、第３のポンプ用ダイオードＤＰ３と、第４のポンプ用ダイオードＤＰ４と、第５のポンプ用コンデンサＣＰ５と、第６のポンプ用抵抗ＲＰ６と、第２のポンプ用ツェナーダイオードＶＰ２と、第６のポンプ用コンデンサＣＰ６と、を備える。
　そして、第４のポンプ用抵抗ＲＰ４は、一端が第２のトランジスタＳＷ２の制御端子（第２のゲート端子ＧＡＴＥ２）に電気的に接続されている。
　また、第３のポンプ用バイポーラトランジスタＭＰ３は、コレクタが第２の正電源配線ＨＣ２に接続され、ベースが第４のポンプ用抵抗ＲＰ４の他端に接続されている。
　また、第４のポンプ用バイポーラトランジスタＭＰ４は、コレクタが第３のポンプ用バイポーラトランジスタＭＰ３のエミッタに接続され、ベースが第４のポンプ用抵抗ＲＰ４の他端に接続され、エミッタが接地端子ＴＧＮＤ（第２のソース端子ＳＯＵＲＳＥ２）に接続されている。
　また、第５のポンプ用抵抗ＲＰ５は、一端が第３のポンプ用バイポーラトランジスタＭＰ３のエミッタに接続されている。
　また、第４のポンプ用コンデンサＣＰ４は、一端が第５のポンプ用抵抗ＲＰ５の他端に接続されている。
　また、第３のポンプ用ダイオードＤＰ３は、アノードが第４のポンプ用コンデンサＣＰ４の他端に接続され、カソードが接地端子ＴＧＮＤ（第２のソース端子ＳＯＵＲＳＥ２）に接続されている。
　また、第４のポンプ用ダイオードＤＰ４は、カソードが第４のポンプ用コンデンサＣＰ４の他端に接続されている。
　また、第５のポンプ用コンデンサＣＰ５は、一端が第４のポンプ用ダイオードＣＰ４のアノードに接続され、他端が接地端子ＴＧＮＤ（第２のソース端子ＳＯＵＲＳＥ２）に接続されている。
　また、第６のポンプ用抵抗ＲＰ６は、一端が第４のポンプ用ダイオードＤＰ４のアノード（第５のポンプ用コンデンサＣＰ５の一端）に接続され、他端が第２の負電源配線ＨＥ２に接続されている。
　また、第２のポンプ用ツェナーダイオードＶＰ２は、アノードが第６のポンプ用抵抗ＲＰ６の他端（第２の負電源配線ＨＥ２）に接続され、カソードが接地端子ＴＧＮＤ（第２のソース端子ＳＯＵＲＳＥ２）に接続されている。
　また、第６のポンプ用コンデンサＣＰ６は、一端が第２の負電源配線ＨＥ２に接続され、他端が接地端子ＴＧＮＤ（第２のソース端子ＳＯＵＲＳＥ２）に接続されている。
　このような構成を有する第２のチャージポンプ回路Ｐ２は、第２のトランジスタＳＷ２を制御する第２の制御信号ＳＧ２に基づいて、接地端子ＴＧＮＤの電位（第２のソース端子ＳＯＵＲＳＥ２の電位）を基準として第２の正電源電圧ＶＣＣ２とは反対の極性の第２の負電源電圧ＶＥＥ２を生成して第２の負電源配線ＨＥ２に印加するようになっている。
　ここで、以上のような構成を有する駆動装置１００の制御方法の一例について、説明する。
　既述のように、第１のゲートドライバ回路Ｇ１は、第１の正電源配線ＨＣ１の第１の正電源電圧ＶＣＣ１と第１の負電源配線ＨＥ１の第１の負電源電圧ＶＥＥ１とから生成した第１の制御信号ＳＧ１を、第１のトランジスタＳＷ１の制御端子（第１のゲート端子ＧＡＴＥ１）に出力して、第１のトランジスタＳＷ１の動作を制御する。
　さらに、第２のゲートドライバ回路Ｇ２は、第２の正電源配線ＨＣ２の第２の正電源電圧ＶＣＣ２と第２の負電源配線ＨＥ２の第２の負電源電圧ＶＥＥ２とから生成した第２の制御信号ＳＧ２を、第２のトランジスタＳＷ２の制御端子（第２のゲート端子ＧＡＴＥ２）に出力して、第１のトランジスタＳＷ１と第２のトランジスタＳＷ２とが相補的にオン／オフするように、第２のトランジスタＳＷ２の動作を制御する。
　これにより、第１のトランジスタＳＷ１と第２のトランジスタＳＷ２とが相補的にオン／オフするように制御され、出力端子ＴＯＵＴから所定の電圧が出力されることとなる。
　一方、既述のように、第１のチャージポンプ回路Ｐ１は、第１のトランジスタＳＷ１を制御する第１の制御信号ＳＧ１に基づいて、出力端子ＴＯＵＴの電位（第１のソース端子ＳＯＵＲＳＥ１の電位）を基準として第１の正電源電圧ＶＣＣ１とは反対の極性の第１の負電源電圧ＶＥＥ１を生成して、第１の負電源配線ＨＥ１に印加する。
　さらに、第２のチャージポンプ回路Ｐ２は、第２のトランジスタＳＷ２を制御する第２の制御信号ＳＧ２に基づいて、接地端子ＴＧＮＤの電位（第２のソース端子ＳＯＵＲＳＥ２の電位）を基準として第２の正電源電圧ＶＣＣ２とは反対の極性の第２の負電源電圧ＶＥＥ２を生成して第２の負電源配線ＨＥ２に印加する。
　このように、本実施例１に係る駆動装置１００では、負電圧を生成するための電源回路を省略して回路規模を縮小しつつ、第１のドライバ回路が出力する第１のトランジスタの制御信号により第１のチャージポンプ回路を動作させて、正電源電圧から負電源電圧を生成するようにして、当該負電源電圧を用いて第１のトランジスタの閾値電圧Ｖｔｈとオフ時の制御信号（ゲート電圧）との間のマージンを確保して、デットタイムを短くする（図２）。
　すなわち、本実施例１に係る駆動装置１００によれば、回路規模を縮小しつつ、短いデットタイムでトランジスタの誤動作を抑制することができる。
　なお、本実施例１に係る駆動装置１００において、必要に応じて、第２の安定化用コンデンサＡＣ２、第２のブートストラップ回路ＢＳ２の第２のブートストラップ用ダイオードＢＤ２、及び第４の安定化用コンデンサＡＣ４の何れか、若しくは全てを省略してもよい。
　既述のように、実施例１に係る駆動装置１００において、必要に応じて、第２の安定化用コンデンサＡＣ２、第２のブートストラップ回路ＢＳ２の第２のブートストラップ用ダイオードＢＤ２、及び第４の安定化用コンデンサＡＣ４の何れか、若しくは全てを省略してもよい。
　そこで、本実施例２では、上記の構成を省略した駆動装置の他の構成例について説明する。
　ここで、図３は、実施例２に係る駆動装置２００の構成の一例を示す図である。なお、図３において、図１の符号と同じ符号は、実施例１と同様の構成を示す。
　この実施例２に係る駆動装置２００は、例えば、図３に示すように、実施例１の駆動装置１００と比較して、第２の安定化用コンデンサＡＣ２と、第４の安定化用コンデンサＡＣ４と、第２のブートストラップ回路ＢＳ２の第２のブートストラップ用ダイオードＢＤ２が省略された構成を有する。
　なお、この実施例２に係る駆動装置のその他の構成は、図１に示す実施例１の構成と同様である。
　すなわち、この本実施例２に係る駆動装置２００では、実施例１と同様に、負電圧を生成するための電源回路を省略して回路規模を縮小しつつ、第１のドライバ回路が出力する第１のトランジスタの制御信号により第１のチャージポンプ回路を動作させて、正電源電圧から負電源電圧を生成するようにして、当該負電源電圧を用いて第１のトランジスタの閾値電圧Ｖｔｈとオフ時の制御信号（ゲート電圧）との間のマージンを確保して、デットタイムを短くする（図２）。
　すなわち、本実施例２に係る駆動装置２００によれば、回路規模を縮小しつつ、短いデットタイムでトランジスタの誤動作を抑制することができる。
　以上のように、本発明の一態様に係る駆動装置は、直流電圧が印加される電源端子ＴＳ、及び、接地された接地端子ＴＧＮＤと、一端が電源端子ＴＳに接続され、他端が出力端子ＴＯＵＴに接続された第１のトランジスタＳＷ１と、一端が出力端子ＴＯＵＴに接続され、他端が接地端子ＴＧＮＤに接続された第２のトランジスタＳＷ２と、第１の電圧Ｖ１を出力する第１の直流電源Ｘ１と、アノードに第１の電圧Ｖ１が印加され且つカソードが第１の正電源配線ＨＣ１に接続された第１のブートストラップ用ダイオードＢＤ１、及び、一端が第１のブートストラップ用ダイオードＢＤ１のカソードに接続され且つ他端が出力端子ＴＯＵＴ（ＳＯＵＲＳＥ１）に接続された第１のブートストラップ用コンデンサＢＣ１を有する第１のブートストラップ回路ＢＳ１と、一端が出力端子ＴＯＵＴ（ＳＯＵＲＳＥ１）に接続され、他端が第１の負電源配線（ＶＥＥ１）に接続された第１の安定化用コンデンサＡＣ１と、第１の正電源配線の第１の正電源電圧ＶＣＣ１と第１の負電源配線の第１の負電源電圧ＶＥＥ１とから生成した第１の制御信号ＳＧ１を、第１のトランジスタＳＷ１の制御端子（ゲート）に出力して、第１のトランジスタの動作を制御する第１のゲートドライバ回路Ｇ１と、第２の正電源配線ＨＣ２の第２の正電源電圧ＶＣＣ２と第２の負電源配線の第２の負電源電圧ＶＥＥ２とから生成した第２の制御信号を、第２のトランジスタＳＷ２の制御端子（ゲート）に出力して、第１のトランジスタと第２のトランジスタとが相補的にオン／オフするように、第２のトランジスタの動作を制御する第２のゲートドライバ回路Ｇ２と、第１の制御信号ＳＧ１に基づいて、出力端子ＴＯＵＴの電位（第１のソース端子ＳＯＵＲＳＥ１の電位）を基準として第１の正電源電圧ＶＣＣ１とは反対の極性の第１の負電源電圧ＶＥＥ１を生成して第１の負電源配線に印加する第１のチャージポンプ回路Ｐ１と、を備える。
　このように、本発明の駆動装置では、負電圧を生成するための電源回路を省略して回路規模を縮小しつつ、第１のドライバ回路が出力する第１のトランジスタの制御信号により第１のチャージポンプ回路を動作させて、正電源電圧から負電源電圧を生成するようにして、当該負電源電圧を用いて第１のトランジスタの閾値電圧Ｖｔｈとオフ時の制御信号（ゲート電圧）との間のマージンを確保して、デットタイムを短くする（図２）。
　すなわち、本発明の駆動装置によれば、回路規模を縮小しつつ、短いデットタイムでトランジスタの誤動作を抑制することができる。
　本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１００　駆動装置
ＴＳ　電源端子
ＴＧＮＤ　接地端子
ＳＷ１　第１のトランジスタ
ＳＷ２　第２のトランジスタ
Ｄ１　第１のボディダイオード
Ｄ２　第２のボディダイオード
Ｘ１　第１の直流電源
Ｘ２　第２の直流電源
ＢＳ１　第１のブートストラップ回路
ＢＳ２　第２のブートストラップ回路
ＡＣ１　第１の安定化用コンデンサ
ＡＣ２　第２の安定化用コンデンサ
ＡＣ３　第３の安定化用コンデンサ
ＡＣ４　第４の安定化用コンデンサ
Ｇ１　第１のゲートドライバ回路
Ｇ２　第２のゲートドライバ回路
Ｐ１　第１のチャージポンプ回路
Ｐ２　第２のチャージポンプ回路
ＲＰ１　第１のポンプ用抵抗
ＲＰ２　第２のポンプ用抵抗
ＲＰ３　第３のポンプ用抵抗
ＲＰ４　第４のポンプ用抵抗
ＲＰ５　第５のポンプ用抵抗
ＲＰ６　第６のポンプ用抵抗
ＭＰ１　第１のポンプ用バイポーラトランジスタ
ＭＰ２　第２のポンプ用バイポーラトランジスタ
ＭＰ３　第３のポンプ用バイポーラトランジスタ
ＭＰ４　第４のポンプ用バイポーラトランジスタ
ＣＰ１　第１のポンプ用コンデンサ
ＣＰ２　第２のポンプ用コンデンサ
ＣＰ３　第３のポンプ用コンデンサ
ＣＰ４　第４のポンプ用コンデンサ
ＣＰ５　第５のポンプ用コンデンサ
ＣＰ６　第６のポンプ用コンデンサ
ＤＰ１　第１のポンプ用ダイオード
ＤＰ２　第２のポンプ用ダイオード
ＤＰ３　第３のポンプ用ダイオード
ＤＰ４　第４のポンプ用ダイオード
ＶＰ１　第１のポンプ用ツェナーダイオード
ＶＰ２　第２のポンプ用ツェナーダイオード

Claims (15)

  1. 　直流電圧が印加される電源端子と、
    　接地された接地端子と、
    　一端が前記電源端子に接続され、他端が出力端子に接続された第１のトランジスタと、
    　一端が前記出力端子に接続され、他端が前記接地端子に接続された第２のトランジスタと、
    　第１の電圧を出力する第１の直流電源と、
    　アノードに前記第１の電圧が印加され且つカソードが第１の正電源配線に接続された第１のブートストラップ用ダイオード、及び、一端が前記第１のブートストラップ用ダイオードのカソードに接続され且つ他端が前記出力端子に接続された第１のブートストラップ用コンデンサを有する第１のブートストラップ回路と、
    　一端が前記出力端子に接続され、他端が第１の負電源配線に接続された第１の安定化用コンデンサと、
    　前記第１の正電源配線の第１の正電源電圧と前記第１の負電源配線の第１の負電源電圧とから生成した第１の制御信号を、前記第１のトランジスタの制御端子に出力して、前記第１のトランジスタの動作を制御する第１のゲートドライバ回路と、
    　第２の正電源配線の第２の正電源電圧と第２の負電源配線の第２の負電源電圧とから生成した第２の制御信号を、前記第２のトランジスタの制御端子に出力して、前記第１のトランジスタと前記第２のトランジスタとが相補的にオン／オフするように、前記第２のトランジスタの動作を制御する第２のゲートドライバ回路と、
    　前記第１の制御信号に基づいて、前記出力端子の電位を基準として前記第１の正電源電圧とは反対の極性の前記第１の負電源電圧を生成して前記第１の負電源配線に印加する第１のチャージポンプ回路と、を備える
    　ことを特徴とする駆動装置。
  2. 　前記第１のトランジスタは、一端が前記電源端子に接続され、他端が前記出力端子に接続された第１のｎチャネルＭＯＳトランジスタであり、
    　前記第２のトランジスタは、一端が前記出力端子に接続され、他端が前記接地端子に接続された第２のｎチャネルＭＯＳトランジスタである
    　ことを特徴とする請求項１に記載の駆動装置。
  3. 　一端が前記第１のブートストラップ用ダイオードのカソードに接続され、他端が前記第１の負電源配線に接続された第２の安定化用コンデンサをさらに備える
    　ことを特徴とする請求項１に記載の駆動装置。
  4. 　第２の電圧を出力する第２の直流電源と、
    　アノードに前記第２の電圧が印加され且つカソードが前記第２の正電源配線に接続された第２のブートストラップ用ダイオード、及び、一端が前記第２のブートストラップ用ダイオードのカソードに接続され且つ他端が前記接地端子に接続された第２のブートストラップ用コンデンサを有する第２のブートストラップ回路と、
    　一端が前記接地端子に接続され、他端が第２の負電源配線に接続された第３の安定化用コンデンサと、
    　一端が前記第２のブートストラップ用ダイオードのカソードに接続され、他端が前記第２の負電源配線に接続された第４の安定化用コンデンサと、
    　前記第２の制御信号に基づいて、前記接地端子の電位を基準として前記第２の正電源電圧とは反対の極性の前記第２の負電源電圧を生成して前記第２の負電源配線に印加する第２のチャージポンプ回路と、をさらに備える
    　ことを特徴とする請求項３に記載の駆動装置。
  5. 　前記第１のチャージポンプ回路は、
    　前記第１の正電源配線、前記第１の負電源配線、前記第１のトランジスタの前記制御端子、及び、前記出力端子に、接続されている
    　ことを特徴とする請求項３に記載の駆動装置。
  6. 　前記第２のチャージポンプ回路は、
    　前記第２の正電源配線、前記第２の負電源配線、前記第２のトランジスタの前記制御端子、及び、前記接地端子に、接続されている
    　ことを特徴とする請求項４に記載の駆動装置。
  7. 　前記第１のブートストラップ用コンデンサの容量値は、前記第１の安定化用コンデンサの容量値と等しくなるように設定されている
    　ことを特徴とする請求項３に記載の駆動装置。
  8. 　前記第２のブートストラップ用コンデンサの容量値は、前記第３の安定化用コンデンサの容量値と等しくなるように設定されている
    　ことを特徴とする請求項４に記載の駆動装置。
  9. 　前記第１の安定化用コンデンサの容量値は、第２の安定化用コンデンサの容量値よりも、大きくなるように設定されている
    　ことを特徴とする請求項７に記載の駆動装置。
  10. 　前記第３の安定化用コンデンサの容量値は、第４の安定化用コンデンサの容量値よりも、大きくなるように設定されている
    　ことを特徴とする請求項８に記載の駆動装置。
  11. 　前記第１のゲートドライバ回路は、
    　前記第１の制御信号により、前記第１のトランジスタの動作をＰＷＭ制御し、
    　前記第２のゲートドライバ回路は、
    　前記第２の制御信号により、前記第１のトランジスタと前記第２のトランジスタとが相補的にオン／オフするように、前記第２のトランジスタの動作をＰＷＭ制御する
    　ことを特徴とする請求項２に記載の駆動装置。
  12. 　前記第１の制御信号による前記第１のトランジスタのＰＷＭ制御と、前記第２の制御信号による前記第２のトランジスタのＰＷＭ制御との関係においては、両方のトランジスタがオフするデットタイムが設定されている
    　ことを特徴とする請求項１１に記載の駆動装置。
  13. 　前記第１のチャージポンプ回路は、
    　一端が前記第１のトランジスタの前記制御端子に接続された第１のポンプ用抵抗と、
    　コレクタが前記第１の正電源配線に接続され、ベースが前記第１のポンプ用抵抗の他端に接続された第１のポンプ用バイポーラトランジスタと、
    　コレクタが前記第１のポンプ用バイポーラトランジスタのエミッタに接続され、ベースが前記第１のポンプ用抵抗の他端に接続され、エミッタが前記出力端子に接続された第２のポンプ用バイポーラトランジスタと、
    　一端が前記第１のポンプ用バイポーラトランジスタのエミッタに接続された第２のポンプ用抵抗と、
    　一端が前記第２のポンプ用抵抗の他端に接続された第１のポンプ用コンデンサと、
    　アノードが前記第１のポンプ用コンデンサの他端に接続され、カソードが前記出力端子に接続された第１のポンプ用ダイオードと、
    　カソードが前記第１のポンプ用コンデンサの他端に接続された第２のポンプ用ダイオードと、
    　一端が第２のポンプ用ダイオードのアノードに接続され、他端が前記出力端子に接続されたに接続された第２のポンプ用コンデンサと、
    　一端が前記第２のポンプ用ダイオードのアノードに接続され、他端が前記第１の負電源配線に接続された第３のポンプ用抵抗と、
    　アノードが前記第１の負電源配線に接続され、カソードが前記出力端子に接続された第１のポンプ用ツェナーダイオードと、
    　一端が前記第１の負電源配線に接続され、他端が前記出力端子に接続された第３のポンプ用コンデンサと、を備える
    　ことを特徴とする請求項５に記載の駆動装置。
  14. 　前記第２のチャージポンプ回路は、
    　一端が前記第２のトランジスタの前記制御端子に接続された第４のポンプ用抵抗と、
    　コレクタが前記第２の正電源配線に接続され、ベースが前記第４のポンプ用抵抗の他端に接続された第３のポンプ用バイポーラトランジスタと、
    　コレクタが前記第３のポンプ用バイポーラトランジスタのエミッタに接続され、ベースが前記第４のポンプ用抵抗の他端に接続され、エミッタが前記接地端子に接続された第４のポンプ用バイポーラトランジスタと、
    　一端が前記第３のポンプ用バイポーラトランジスタのエミッタに接続された第５のポンプ用抵抗と、
    　一端が前記第５のポンプ用抵抗の他端に接続された第４のポンプ用コンデンサと、
    　アノードが前記第４のポンプ用コンデンサの他端に接続され、カソードが前記接地端子に接続された第３のポンプ用ダイオードと、
    　カソードが前記第４のポンプ用コンデンサの他端に接続された第４のポンプ用ダイオードと、
    　一端が第４のポンプ用ダイオードのアノードに接続され、他端が前記接地端子に接続された第５のポンプ用コンデンサと、
    　一端が前記第４のポンプ用ダイオードのアノードに接続され、他端が前記第２の負電源配線に接続された第６のポンプ用抵抗と、
    　アノードが前記第６のポンプ用抵抗の他端に接続され、カソードが前記接地端子に接続された第２のポンプ用ツェナーダイオードと、
    　一端が前記第２の負電源配線に接続され、他端が前記接地端子に接続された第６のポンプ用コンデンサと、を備える
    　ことを特徴とする請求項６に記載の駆動装置。
  15. 　直流電圧が印加される電源端子と、接地された接地端子と、一端が前記電源端子に接続され、他端が出力端子に接続された第１のトランジスタと、一端が前記出力端子に接続され、他端が前記接地端子に接続された第２のトランジスタと、第１の電圧を出力する第１の直流電源と、アノードに前記第１の電圧が印加され且つカソードが第１の正電源配線に接続された第１のブートストラップ用ダイオード、及び、一端が前記第１のブートストラップ用ダイオードのカソードに接続され且つ他端が前記出力端子に接続された第１のブートストラップ用コンデンサを有する第１のブートストラップ回路と、一端が前記出力端子に接続され、他端が第１の負電源配線に接続された第１の安定化用コンデンサと、前記第１の正電源配線の第１の正電源電圧と前記第１の負電源配線の第１の負電源電圧とから生成した第１の制御信号を、前記第１のトランジスタの制御端子に出力して、前記第１のトランジスタの動作を制御する第１のゲートドライバ回路と、第２の正電源配線の第２の正電源電圧と第２の負電源配線の第２の負電源電圧とから生成した第２の制御信号を、前記第２のトランジスタの制御端子に出力して、前記第１のトランジスタと前記第２のトランジスタとが相補的にオン／オフするように、前記第２のトランジスタの動作を制御する第２のゲートドライバ回路と、前記第１の制御信号に基づいて、前記出力端子の電位を基準として前記第１の正電源電圧とは反対の極性の前記第１の負電源電圧を生成して前記第１の負電源配線に印加する第１のチャージポンプ回路と、を備える駆動装置の制御方法であって、
    　前記第１のゲートドライバ回路により、前記第１の正電源配線の第１の正電源電圧と前記第１の負電源配線の第１の負電源電圧とから生成した前記第１の制御信号を、前記第１のトランジスタの制御端子に出力して、前記第１のトランジスタの動作を制御し、
    　前記第２のゲートドライバ回路により、前記第２の正電源配線の第２の正電源電圧と第２の負電源配線の第２の負電源電圧とから生成した前記第２の制御信号を、前記第２のトランジスタの制御端子に出力して、前記第１のトランジスタと前記第２のトランジスタとが相補的にオン／オフするように、前記第２のトランジスタの動作を制御し、
    　前記第１のチャージポンプ回路により、前記第１の制御信号に基づいて、前記出力端子の電位を基準として前記第１の正電源電圧とは反対の極性の前記第１の負電源電圧を生成して前記第１の負電源配線に印加する
    　ことを特徴とする駆動装置の制御方法。
PCT/JP2018/032956 2018-01-23 2018-09-06 駆動装置、及び、駆動装置の制御方法 WO2019146149A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112018006926.5T DE112018006926T5 (de) 2018-01-23 2018-09-06 Ansteuervorrichtung und steuerungsverfahren für ansteuervorrichtung
JP2019567837A JPWO2019146149A1 (ja) 2018-01-23 2018-09-06 駆動装置、及び、駆動装置の制御方法
US16/962,387 US11095201B2 (en) 2018-01-23 2018-09-06 Drive device and method for controlling drive device
JP2022060257A JP2022088606A (ja) 2018-01-23 2022-03-31 駆動装置、及び、駆動装置の制御方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPPCT/JP2018/001897 2018-01-23
JP2018001897 2018-01-23

Publications (1)

Publication Number Publication Date
WO2019146149A1 true WO2019146149A1 (ja) 2019-08-01

Family

ID=67394534

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/032956 WO2019146149A1 (ja) 2018-01-23 2018-09-06 駆動装置、及び、駆動装置の制御方法

Country Status (4)

Country Link
US (1) US11095201B2 (ja)
JP (2) JPWO2019146149A1 (ja)
DE (1) DE112018006926T5 (ja)
WO (1) WO2019146149A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114844348B (zh) * 2021-02-02 2024-05-10 圣邦微电子（北京）股份有限公司 电源电路、显示面板及显示装置
CN114679064B (zh) * 2022-04-12 2023-08-01 中国工程物理研究院流体物理研究所 一体化充电电源

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56145382U (ja) * 1980-03-31 1981-11-02
JPS62132687U (ja) * 1986-02-17 1987-08-21
JPH05122923A (ja) * 1991-10-24 1993-05-18 Toshiba Corp Ｍｏｓゲート駆動型半導体スイツチ
JPH0698560A (ja) * 1992-09-17 1994-04-08 Toshiba Corp インバータ装置
JP2005150934A (ja) * 2003-11-12 2005-06-09 Nissan Motor Co Ltd Ｆｅｔ駆動回路およびｆｅｔ駆動方法
JP2009219269A (ja) * 2008-03-11 2009-09-24 Daikin Ind Ltd 電力変換装置
JP2010035387A (ja) * 2008-07-31 2010-02-12 Daikin Ind Ltd 電圧形駆動素子のゲート駆動装置
JP2017509293A (ja) * 2014-01-28 2017-03-30 シュナイダー エレクトリック アイティー コーポレーション バイポーラゲートドライバ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6554942B2 (ja) 2014-09-24 2019-08-07 サンケン電気株式会社 スイッチング電源装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56145382U (ja) * 1980-03-31 1981-11-02
JPS62132687U (ja) * 1986-02-17 1987-08-21
JPH05122923A (ja) * 1991-10-24 1993-05-18 Toshiba Corp Ｍｏｓゲート駆動型半導体スイツチ
JPH0698560A (ja) * 1992-09-17 1994-04-08 Toshiba Corp インバータ装置
JP2005150934A (ja) * 2003-11-12 2005-06-09 Nissan Motor Co Ltd Ｆｅｔ駆動回路およびｆｅｔ駆動方法
JP2009219269A (ja) * 2008-03-11 2009-09-24 Daikin Ind Ltd 電力変換装置
JP2010035387A (ja) * 2008-07-31 2010-02-12 Daikin Ind Ltd 電圧形駆動素子のゲート駆動装置
JP2017509293A (ja) * 2014-01-28 2017-03-30 シュナイダー エレクトリック アイティー コーポレーション バイポーラゲートドライバ

Also Published As

Publication number Publication date
US20210075309A1 (en) 2021-03-11
JP2022088606A (ja) 2022-06-14
US11095201B2 (en) 2021-08-17
DE112018006926T5 (de) 2020-10-08
JPWO2019146149A1 (ja) 2020-11-19

Similar Documents

Publication Publication Date Title
JP5961042B2 (ja) ブリッジ出力回路およびそれを用いたモータ駆動装置、電子機器
JP5254678B2 (ja) レベルシフト回路及びパワー半導体装置
JP2022088606A (ja) 駆動装置、及び、駆動装置の制御方法
JP4712519B2 (ja) ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路
US8773172B2 (en) Driver circuit with tight control of gate voltage
US7535189B2 (en) Motor drive circuit
JP3937354B2 (ja) ダイナミック・バックゲート・バイアスと短絡保護を伴うブートストラップ・ダイオード・エミュレータ
JP5252569B2 (ja) 電力用半導体素子の駆動制御回路およびインテリジェントパワーモジュール
JP6361531B2 (ja) 半導体装置およびモータ制御装置
US7046040B2 (en) Bootstrap driver
JP2009044304A (ja) 半導体素子制御装置
JP2021150532A (ja) 半導体装置
JP4821394B2 (ja) 半導体素子駆動回路
JP2020195213A (ja) スイッチングトランジスタの駆動回路
JP2017163681A (ja) 電圧駆動形半導体スイッチ素子の駆動回路
US11336087B2 (en) Electronic circuit and electronic apparatus
JP4168941B2 (ja) 半導体集積回路装置用負荷駆動回路
WO2021187059A1 (ja) ドライバ回路及び電力変換装置
JP5382702B2 (ja) ドライバ回路
JP7115204B2 (ja) 駆動用電源生成回路
JP4748190B2 (ja) 駆動トランジスタ制御回路
JP2002044940A (ja) Ｍｏｓスイッチング回路
JP2019057982A (ja) 半導体素子の駆動回路及び半導体素子の駆動方法
JP7422371B1 (ja) 駆動回路及び駆動制御システム
JP5815441B2 (ja) スイッチング半導体装置の制御装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18902490

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019567837

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18902490

Country of ref document: EP

Kind code of ref document: A1