JP2009171552A - 半導体出力回路 - Google Patents

Abstract

【課題】ソースフォロワ構成の出力トランジスタのゲートと負荷が接続される出力端子との間に設けられたデプレーション型トランジスタは、出力トランジスタがオン状態のときはオフ状態となるべきところ、オン状態となってしまう。
【解決手段】ソースフォロワ構成の出力トランジスタのゲートと負荷が接続される出力端子との間に設けられたデプレーション型トランジスタに対するオン、オフ制御電圧を、当該トランジスタの制御端子（ゲート）と基板端子（バックゲート）との両方に供給する。
【選択図】図１

Description

本発明は半導体出力回路に関し，特に負荷駆動をソースフォロワ構成の出力トランジスタにより行う半導体出力回路に関する。

従来、この種の半導体出力回路として、例えば特許文献１に示されるように、電源ラインと接地ラインとの間に、出力トランジスタと負荷とを、出力トランジスタがソースフォロア構成となるように直列に接続し、出力トランジスタのオン、オフを制御して負荷の電力供給を制御するものがある。

特に、出力トランジスタを導通状態から非導通状態への移行は、出力トランジスタのゲート・ソース間にデプレーション型のトランジスタを接続することにより、行っている。

特開平６−１８８７１０号公報

しかしながら、特許文献１の出力回路では、デプレーション型トランジスタのソースと基板端子（バックゲート）とが共通接続されているため、このデプレーション型トランジスタは出力トランジスタが導通状態となっている場合は非導通状態であることが要求されるが、導通状態となっている場合がある。

すなわち、このデプレーション型トランジスタは、そのゲートに接地電圧を与える一方そのソース電圧は出力トランジスタのソース電圧としてほぼ電源電圧が現れることにより、デプレーション型トランジスタのゲート・ソース間電圧がそのカットオフ電圧を超えてオフ状態とされている。この出力回路では、デプレーション型トランジスタのオン、オフを、電源電圧（例えばバッテリ電圧）を用いて行うことから高耐圧のものが必要となる。ここで、高耐圧のデプレーショントランジスタと低耐圧のデプレーショントランジスタについて、ゲート・ソース間電圧に対するドレイン電流（リーク電流）を比較した。その結果、高耐圧のものは、低耐圧のものに比べて、ゲート・ソース間電圧を低くしてもドレイン電流（リーク電流）が１桁以上大きい状態で高止まりしてしまい（下がらなくなってしまい）、完全にはカットオフしない（非導通状態とならない）ことがわかった。したがって、ピンチオフ電圧が高くなってデプレーション型トランジスタが導通状態のままとなるのである。

本発明による半導体出力回路は、電源ラインと負荷が接続される出力端子との間に接続されたソースフォロワ構成の出力トランジスタ、この出力トランジスタのゲートと出力端子との間に設けられたデプレーション型トランジスタ、ならびに、このデプレーション型トランジスタのオン・オフ制御電圧をデプレーション型トランジスタのゲートと基板端子（バックゲート）との両方に供給する制御回路を有している。

したがって、本発明では、デプレーション型トランジスタのゲートと基板端子とは実質的に同電位となり、このトランジスタを高耐圧素子として形成しても、その実効カットオフ電圧は小さくなり、出力トランジスタを導通状態とするときにデプレーション型トランジスタを確実に非導通状態とすることが可能となる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は本発明の実施の形態１を示す半導体出力回路１００であり、特に、自動車電装としての出力回路であって、第１の電源ライン１０１にはバッテリのプラス端子が接続され、第２の電源ライン１０５にはバッテリのマイナス端子が接続されて、基準としてのバッテリ電圧が供給される。Ｎチャネル型のエンハンスメント型出力トランジスタ１０２は、そのドレインおよびソースが電源ライン１０１および出力端子１０３にそれぞれ接続されてソースフォロワ構成とされている。出力端子１０３と電源ライン１０５との間に負荷１０４が接続される。

出力トランジスタ１０２のゲート電圧は、オン・オフ制御信号１０７に基づきゲートドライブ回路１０６により供給される。制御信号１０７は、さらに制御回路１２９に供給される。本実施の形態では、制御回路１２９はＣＭＯＳインバータ１２９１で構成される例を示したが、特許文献１のような回路であっても良い。ゲートドライブ回路１０６およびインバータ１２９１は、電源ライン１０１、１２６間に供給される電圧を動作電圧として動作し、電源ライン１２６は電源ライン１０５と電気的に接続される。なお、電源ライン１０５および電源ライン１２６は、全体のシステムの中での接続箇所は異なっており、２Ｖ程度の電位差が生じていることもあり得る。

制御回路１２９としてのインバータ１２９１の出力は、Ｎチャネル型のデプレーション型トランジスタ１０８の制御端子（ゲート、あるいはフロントゲート）と基板端子（バックゲート）に共通に供給される。このトランジスタ１０８は出力トランジスタ１０２のゲートと出力端子１０５との間に接続される。なお、出力トランジスタ１０２の基板端子（バックゲート）は自己のソースに接続される。

次に、本出力回路１００の動作について詳細に説明する。出力トランジスタ１０２が導通状態になり負荷１０４に電力を供給する導通モードと、出力トランジスタ１０２が非導通状態になる非導通モードとがある。この２つのモードに分けて説明する。

まず、導通モードとして制御信号１０７がＨｉｇｈ（ハイ）レベル（電源ライン１０１の電圧レベル）になると、ゲートドライブ回路１０６は、出力トランジスタ１０２を低チャネル抵抗で導通状態とすべく、その出力に、電源ライン１０１の電圧を昇圧した電圧を出力する。一方、インバータ１２９１は、ハイレベルの制御信号１０７を受けて、ロウレベルの信号をトランジスタ１０８のゲートおよびバックゲートに供給する。

ここで、トランジスタ１０８はデプレーション型であるので、そのゲートとソースが同じ電位でも導通状態にある。このため、ゲートドライブ回路１０６の出力の一部は、トランジスタ１０８を介して出力端子１０３に流れ込むことになる。しかしながら、トランジスタ１０８は、この場合、定電流特性を示しており、またドライブ回路１０６の駆動能力は十分大きいので、出力トランジスタ１０２は、そのゲート電圧が上昇し導通状態に追い込まれる。これによって、負荷１０４への電力供給が開始される。

出力トランジスタ１０２のゲート電位の上昇に伴い、出力端子１０３の電位も上昇し、トランジスタ１０８のゲート・ソース間電圧が同トランジスタ１０８のカットオフ電圧以上となる（例えば、出力端子１０３の電圧が２Ｖ程度持ち上がる）と、トランジスタ１０８は非導通状態となる。このとき、トランジスタ１０８のゲートとバックゲートとが共通接続されて同電位であるので、実効的カットオフ電圧は十分に低くなり、トランジスタ１０８を高耐圧にしてもドレイン電流（リーク電流）を少なく抑えることができる。したがって、トランジスタ１０８を確実にカットオフ状態とすることができる。

これにより、ゲートドライブ回路１０６から供給される電荷は、すべて出力トランジスタ１０２のゲート（制御端子）へ蓄積され、その結果、出力トランジスタ１０２のゲートの電圧は電源ライン１０１よりも十分高い電圧になり、出力トランジスタ１０２は低抵抗でもって導通状態となる。出力端子１０３の電圧は、かくしてほぼ電源ライン１０１の電圧と実質的に等しくなる。

非導通モードでは、制御信号１０７がＬｏｗ（ロウ）レベルに反転する。これに応答して、ゲートドライブ回路１０６は出力トランジスタ１０２のゲート電荷の放電を開始する。

また、ロウレベルの信号１０７はインバータ１２９により反転され、トランジスタ１０８のゲートにはハイレベルとして電源ライン１０１の電位が供給される。トランジスタ１０８はデプレーション型であるので、そのゲートとソースが同電位でも、導通状態となり、出力トランジスタ１０２のゲートの電荷は、さらに、トランジスタ１０８を介して出力端子１０３に放電される。

かくして、出力トランジスタ１０２のゲート電荷はドライブ回路１０６およびトランジスタ１０８を介して放電され、出力トランジスタ１０２は非導通状態に追い込まれる。かくして、出力トランジスタ１０２は、そのゲート電荷の放電が完了し、オフ状態となる。

出力トランジスタ１０２の非導通状態は、出力端子１０３の電位が電源ライン１０５の変動により変化しても、そのゲート・ソース間がトランジスタ１０８により短絡状態にあるので、維持される。

図２は、本発明の実施の形態２を出力回路２００であり、図１と同一の構成要素については同じ番号で示し、それらの説明は省略する。

本出力回路２００では、トランジスタ１０８と出力端子１０３との間に、Ｎチャネル型のデプレーション型トランジスタ１０９が接続されている。トランジスタ１０９は出力トランジスタ１０２のゲートとトランジスタ１０８との間に接続しても良い。トランジスタ１０９は、その制御端子（ゲート）、ソースおよび基板端子（バックゲート）が共通接続されており、定電流源として動作する。すなわち、定電流源素子を、出力トランジスタ１０２のゲートと出力端子１０３との間に、トランジスタ１０８と直列に接続している。

自動車電装用途では、負荷１０４がインダクタンス成分を含んだり、ランプ等の大電流での駆動を必要としたりするため、出力トランジスタ１０２はノイズ発生の抑制の観点から、比較的ゆっくりとターンオフを行うことが好まれる。

したがって、定電流源素子としてのトランジスタ１０９は、出力トランジスタ１０２のゲート電荷の放電を定電流で行うことができ、ターンオフ時に発生するノイズを抑制することができる。

この定電流放電を確実に行うために、出力トランジスタ１０２のゲート放電をトランジスタ１０８、１０９で支配的に行うことが好ましい。そのために、ゲートドライブ回路１０６は、制御信号１０７のロウレベルに応答して、その出力をハイインピーダンス状態とすることが好ましい。

そのためのゲートドライブ回路１０６を図３に示す。本回路１０６は、チャージポンプ回路１４０、発振回路１４１、および発振回路１４１からの発振信号を適切な位相をもってチャージポンプ回路１４２に供給するインバータ１５６〜１５９を有する。

発振回路１４１は、ＮＡＮＤゲート１５１および四つのインバータ１５２〜１５５を有し、図示のように接続されている。チャージポンプ回路１４０は、インバータ１６０、Ｐチャネルトランジスタ１４２、Nチャネルトランジスタ１４３、三つのダイオード１４５〜１４７、および三つのコンデンサ１４８〜１５０を有し、図示のように接続されている。

制御信号１０７がハイレベルの時は、発振回路１４１が発振動作を開始し、チャージポンプ回路１４０が動作して、出力トランジスタ１０２のゲートには、電源ライン１０１の電圧をほぼ３倍した電圧が供給される。インバータ１５９、コンデンサ１５０およびダイオード１４７を省略した場合は、ほぼ２倍の電圧となる。

制御信号１０７がロウレベルとなると、発振回路１４１の発振動作は停止する。また、トランジスタ１４２が非導通状態となり、その結果、ダイオード１４７のカソード、すなわち、ゲートドライブ回路１０６の出力ノードはハイインピーダンス状態となる。

かくして、出力トランジスタ１０２のゲート放電は、トランジスタ１０８よび１０９によって専ら行われ、その放電速度（電圧波形）を定電流源素子としてのトランジスタ１０９で決めることができる。

以上のとおり、出力トランジスタのゲートと出力端子との間に設けたデプレーション型トランジスタを、出力トランジスタが導通状態の時は確実にカットオフすることができる。つまり、デプレーショントランジスタ１０８のゲートとバックゲートとを共通接続して同電位としたので、実効カットオフ電圧は低くなり、このトランジスタ１０８を高耐圧としてもドレイン電流（リーク電流）を少なく抑えることができる。出力トランジスタがオフ状態にあるときに不所望なスタンバイ電流（直流電流）の発生も防止することができる。さらには、出力トランジスタのオンからオフへの遷移特性を制御することも可能となる。

本発明の実施の形態１を示す回路図である。 本発明の実施の形態２示す回路図である。 図２のゲートドライブ回路を示す回路図である。

符号の説明

１０２：出力トランジスタ
１０８：デプレーショントランジスタ
１０４：負荷
１０９：定電流源素子

Claims (5)

1. 電源ラインと負荷が接続される出力端子との間に接続されたソースフォロワ構成の出力トランジスタ、この出力トランジスタのゲートと出力端子との間に設けられたデプレーション型トランジスタ、ならびに、このデプレーション型トランジスタのオン・オフ制御電圧を前記デプレーション型トランジスタのゲートと基板端子との両方に供給する制御回路を有する半導体出力回路。
2. 前記出力トランジスタのゲートと前記出力端子との間に、前記デプレーション型トランジスタと直列に設けられた定電流源素子をさらに有する請求項１記載の半導体出力回路。
3. 前記定電流源素子はデプレーション型トランジスタでなる請求項２記載の半導体出力回路。
4. 前記出力トランジスタは、ゲートドライブ回路により駆動され、前記ゲートドライブ回路の出力は、前記出力トランジスタを導通状態から非導通状態に移行する時にハイインピーダンス状態となる請求項１乃至３のいずれかに記載の半導体出力回路。
5. 前記ゲートドライブ回路は、前記出力トランジスタを導通状態とする制御信号に応答して、前記電源ラインの電圧よりも高い電圧を発生し当該電圧で出力トランジスタを駆動する請求項４記載の半導体出力回路。

Images