JPH0435217A - スイッチング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスイッチング回路に関し、詳しくはパワーＭＯ
Ｓトランジスタを使用したスイッチング回路に関する。

〔従来の技術〕

例えば、Ｎチャンネル型Ｍｏｓトランジスタを使用した
スイッチング回路の従来例を第５図に示し説明する。

同図に示すスイッチング回路において、（１）はスイッ
チング用のＮチャンネル型パワーＭＯＳトランジスタで
、そのドレインＤが電＃端子（２）に、ソースＳが出力
端子（３）に夫々接続されている。（４）は上記ＭＯ３
）ランジスタ（１）のゲー）Ｇと入力端子（５）間に接
続されると共に電源端子（２）にＷｃ続されたチャージ
ポンプ、（６）は上記ＭＯＳトランジスタ（１）のゲー
ト放電用のＮチャンネル型ＭＯＳトランジスタで、その
ドレインＤがＭＯＳトランジスタ（１）のゲートＧに接
続され、ソースＳが接地接続される。

（７）は上記Ｍｏ３Ｉ−ランジスタ（６）のゲートＧと
入力端子（５）間に接続されたインバータ、（８）は出
力端子（３）に接続された負荷である。

上記構成からなるスイッチング回路では、入力端子（５
）からの入力電圧ｖｒＮがハイレベルとなるとチャージ
ポンプ（４）が動作し、ＭＯＳトランジスタ（１）のゲ
ート電圧Ｖｃを電源端子（２）からの電源電圧ＶＤＤ以
上に昇圧して上記ＭＯ３）ランジスタ　（１）をＯＮさ
せる。これにより出力端子（３）を介して負荷（８）に
出力電圧Ｖ　Ｏ０７が印加される。一方、入力電圧ＶＩ
Ｎがロウレベルとなると上記チャージポンプ（４）が動
作停止すると共にインバータ（７）を介してＭＯＳトラ
ンジスタ（６）のゲート電圧がハイレベルとなってその
ＭＯ３Ｉ−ランジスタ（６）がＯＮＬ、ＭＯＳトランジ
スタ（１）を確実にＯＦＦさせる。これにより負荷（８
）への出力電圧ＶＯＵＴＯ印加を遮断する。

〔発明が解決しようとする課題〕

ところで、上述したスイッチング回路では、ＭＯＳ）ラ
ンジスタ（１）を十分にＯＮさせるために、上記ＭＯ５
）ランジスタ（１）のゲート電圧Ｖｃを電源電圧ＶＤＤ
以上に昇圧させるチャージポンプ（４）を使用している
。このチャージポンプ（４）は複数のダイオード及びコ
ンデンサなどで回路構成されており、ＭＯＳトランジス
タ（１）のゲート容量が数１０００Ｐ　Ｆであるのに対
し、上記コンデンサが数１０ｐ　Ｆ程度の小さなインピ
ーダンスのものしか回路構成上組込むことができない。

そのため、上記コンデンサでゲート電圧ＶＣを昇圧しな
ければならずゲート容量がかなりの負荷となる。その結
果、入力電圧ＶＩＮがハイレベルとなってからＭＯＳ）
ランジスタ（１）がＯＮするまでに遅れが生じ、上記Ｍ
ＯＳトランジスタ（１）の立上がり応答性が非常に悪い
という問題があった。

そこで本発明は上記問題点に鑑みて提案されたもので、
その目的とするところは簡便な手段によりＭＯＳ）ラン
ジスタの立上がり応答性を改善し得るスイッチング回路
を提供することにある。

〔課題を解決するための手段〕

本発明における上記目的を達成するための技術的手段は
、スイッチング動作するＭＯＳ）ランジスタのバックゲ
ートに、そのバックゲートを入力制御する２個のＭＯＳ
）ランジスタからなるインバータを接続したことである
。

〔作用〕

本発明に係るスイッチング回路では、スイッチング用Ｍ
Ｏ３）ランジスタのバックゲートに、そのバックゲート
を入力制御する２個のＭＯＳ）ランジスタからなるイン
バータを接続したから、上記スイッチング用ＭＯＳｌ−
ランジスタをＯＮさせるに際し、インバータを介してス
イッチング用ＭＯ５）ランジスタのバックゲートに入力
電圧を印加して上記ＭＯＳトランジスタをバックゲート
をベースとしたトランジスタ動作させる。このようにイ
ンバータによりＭＯ３Ｉ−ランジスタのバックゲートを
ドライブすることでＭＯＳ）ランジスタのスイッチング
動作を始動補助してその立上がり応答性を改善する。

〔実施例〕

本発明に係るスイッチング回路の実施例を第１図乃至第
４図を参照しながら説明する。尚、第５図のスイッチン
グ回路と同一、又は相当部分には同一参照符号を付して
重複説明は省略する。

本発明の特徴は、第１図に示すようにスイッチング動作
するＭＯＳ）ランジスタ（１）のバックゲートＢＧに、
そのバックゲートＢＧを入力制御する２個のＭＯＳトラ
ンジスタ（９）　　（１０）からなるインバータ（１）
）を接続したことにある。具体的には、Ｐチャンネル型
ＭＯ３Ｉ−ランジスタ（９）とＮチャンネル型ＭＯＳト
ランジスタ（ｌＯ）（以下、第１と第２のバックゲート
制御用ＭＯＳトランジスタと称す）の各ドレインＤを抵
抗（１２）を介して共通接続し、第２のバックゲート制
御用ＭＯＳトランジスタ（１０）　と抵抗（１２）　と
の接続点Ｐをスイッチング用ＭＯ５）ランジスタ（１）
のバンクゲー）ＢＧに接続する。また、第１のバックゲ
ート制御用ＭＯ３）ランジスタ（９）のソースＳをスイ
ッチング用ＭＯＳトランジスタ（１）のドレインＤに接
続し、第２のバックゲート制御用ＭＯ３）ランジスタ（
１０）のソースＳを接地接続する。更に、上記第１と第
２のバックゲート制御用ＭＯ３）ランジスタ（９）　　
（１０）の各ゲートＧを共通接続し、この共通接続点Ｑ
と、ゲート放電用ＭＯ３）ランジスタ（６）とインバー
タ（７）との接続点Ｒとを接続する。

上記構成からなる本発明のスイッチング回路では、入力
端子（５）からの入力電圧ＶＩＮがハイレベルとなると
、インバータ（７）を介して第１、第２のバックゲート
制御用ＭＯＳ）ランジスタ（９）　　＜１０）のゲート
電圧がロウレベルとなり、第１のバックゲート制御用Ｍ
ＯＳトランジスタ（９）がＯＮして第２のバックゲート
制御用ＭＯＳトランジスタ（１０）がＯＦＦする。この
第１、第２のバックゲート制御用ＭＯ３）ランジスタ（
９）（ｌＯ）のインバータ動作によりスイッチング用Ｍ
Ｏ３）ランジスタ（１）のバックゲート電圧ＶａＣがハ
イレベルとなり、上記ＭＯＳトランジスタ（１）がバフ
クゲ−１−ＢＧをベースとするトランジスタ動作してス
イッチング用ＭＯＳトランジスタ（１）のＯＮ動作を始
動補助する。一方、入力電圧ＶＩＮのハイレベルでチャ
ージポンプ（４）が動作し、スイッチング用ＭＯＳトラ
ンジスタ（１）のゲート電圧■Ｇを電源端子（２）から
の電源電圧ＶＤＤ以上に昇圧して上記ＭＯＳトランジス
タ（１）をＯＮさせる。これにより出力端子（３）を介
して負荷（８）に出力電圧ＶＯＵ□が印加される。

このスイッチング用ＭＯ３）ランジスタ（１）のＯＮ動
作時での応答特性を第２図に示し、本発明品と従来品と
を比較しながら具体的に説明する。

上記スイッチング回路の入力端子（５）からの入力電圧
ＶＩＮがハイレベルになると、第５図に示す従来品では
スイッチング用ＭＯＳトランジスタ（１）のゲート電圧
ｖＧが第２図破線で示すような曲線ａでもって昇圧され
る。この時、上記ＭＯ３）ランジスタ（１）のゲートＯ
Ｎ電圧ｖＴが１．５〜２．０Ｖ程度であり、上記ゲート
電圧ｖＧがゲートＯＮ電圧ｖ丁に達した時点でＭＯ５Ｉ
−ランジスタ（１）がＯＮする。従って、入力電圧ｖｒ
Ｎがハイレベルとなった時点ｔｏから、ゲート電圧Ｖｃ
がゲートＯＮ電圧ｖＴに達する時点１）までに遅れＴＩ
　”’　ｔｌ　　ｔ　Ｏが生じていた。一方、第１図に
示す本発明品では前述したようにインバータ（１））に
よりスイッチング用ＭＯＳ）ランジスタ（１）のバック
ゲートＢＧに入力電圧ｖｒＮを印加して上記ＭＯ３Ｉ−
ランジスタ（１）をトランジスタ動作させ、ＭＯＳトラ
ンジスタ（１）のスイッチング動作を始動補助するので
、そのゲート電圧ＶＧが第２図実線で示すような曲線す
でもって昇圧される。この時、上記ＭＯ５）ランジスタ
（１）のトランジスタ動作により、ゲート電圧Ｖｃが、
ＭＯＳ）ランジスタ（１）のバックゲートＢＧとドレイ
ンＤ間に寄生するダイオードの順方向電圧降下分ｖＦに
達した時点でＭＯＳ）ランジスタ（１）がＯＮする。こ
こで上記順方向電圧降下分ＶＦが０．７Ｖ程度であり、
従って、入力電圧ＶＩＮがハイレベルとなった時点ｔｏ
から、ゲート電圧■Ｇが順方向電圧降下分ｖＦに達する
時点ｔ２までに生じた遅れＴ２　＝　ｔ２　　ｔ　Ｏは
従来品の遅れＴ、よりも大幅に少なくなる。このような
ＭＯＳトランジスタ（１）のバックゲートＢＧをドライ
ブすることによりゲート電圧ＶＧは電源電圧■ＤＤ−０
，７Ｖ程度まで昇圧され、それ以降についてはチャージ
ポンプ（４）によりＭＯＳトランジスタ（１）のゲート
Ｇをドライブすることで昇圧される。

一方、入力電圧ＶＴＮがロウレベルとなると上記チャー
ジポンプ（４）が動作停止すると共にインバータ（７）
を介してゲート放電用ＭＯＳトランジスタ（６）のゲー
ト電圧がハイレベルとなり、そのＭＯＳ）ランジスタ（
６）がＯＮしてスイッチング用ＭＯＳトランジスタ（１
）のゲート電圧Ｖｃがロウレベルとなり、更に、第１、
第２のバックゲート制御用ＭＯ３）ランジスタ（９）（
１０）のゲート電圧がハイレベルとなり、第１のバック
ゲート制御用ＭＯＳトランジスタ（９）がＯＦＦ　して
第２のバックゲート制御用ＭＯＳトランジスタ（１０）
がＯＮＬ、スイッチング用ＭＯＳトランジスタ（１）の
バックゲート電圧■ＢＧがロウレベルとなり、上記スイ
ッチング用ＭＯＳトランジスタ（１）が確実にＯＦＦす
る。

次に本発明に係るスイッチング回路の変形例を第３図に
示し説明する。

スイッチング回路の出力端子（３）に接続された負荷（
８）がインダクタンスを有する場合、スイッチング用Ｍ
Ｏ３）ランジスタ（１）がＯＦＦ　した瞬間、出力電圧
ＶＯｇ７にマイナスのサージが発生する。ここで、第５
図の従来のスイッチング回路では、上記サージによりス
イッチング用ＭＯＳトランジスタ（１）のソースＳでの
電位が下がリ、ゲートＧとの電位差が大きくなるため、
上記ＭＯ５）ランジスタ（１）がＯＮして誤動作する虞
がある。そこで、第３図に示すスイッチング回路では、
２個のダイオード（１３）　　（１４）を挿入接続する
ことにより上述したサージが発生してもＭＯＳ）ランジ
スタ（１）のゲートＧ及びバックゲ−）ＢＧでの電位を
強制的に下げてＭＯＳトランジスタ（１）がＯＮして誤
動作することを未然に防止する。

最後に、第４図に示すスイッチング回路は、負荷（８）
をスイッチング用ＭＯ３）ランジスタ（１）の高電位側
、即ち、ドレインＤ側に接続した変形例であり、この場
合、第１図のスイッチング回路と異なる点はチャージポ
ンプ（４）を必要としないことのみであり、その他につ
いては同様であるため、重複説明は省略する。

〔発明の効果〕

本発明に係るスイッチング回路によれば、スイッチング
用ＭＯ３）ランジスタのバックゲートにインバータを接
続し、このインバータにより上記ＭＯ３）ランジスタの
バックゲートをドライブしてそのスイッチング動作を始
動補助するようにしたから、上記ＭＯ３）ランジスタの
立上がり応答性が飛躍的に良好となり、スイッチング速
度の速い実用的価値大なるスイッチング回路を提供でき
る。

【図面の簡単な説明】

第１図は本発明に係るスイッチング回路の実施例を示す
回路図、第２図は第１図のスイッチング用ＭＯ５）ラン
ジスタのＯＮ時での応答特性を示す波形図、第３図及び
第４図は本発明の変形例を示す各回路図である。 第５図は従来のスイッチング回路を示す回路図である。 （１）　−（スイッチング用）ＭＯＳトランジスタ、（
９）　　（１０）　−バックゲート制御用ＭＯＳ）ラン
ジスタ、 （１））−インバータ、　ＢＧ−−−バックゲート。

Claims (1)

【特許請求の範囲】
1. （１）スイッチング動作するＭＯＳトランジスタのバッ
   クゲートに、そのバックゲートを入力制御する２個のＭ
   ＯＳトランジスタからなるインバータを接続したことを
   特徴とするスイッチング回路。