JP2000244299A - スイッチ装置 - Google Patents

スイッチ装置

Info

Publication number
JP2000244299A
JP2000244299A JP11039854A JP3985499A JP2000244299A JP 2000244299 A JP2000244299 A JP 2000244299A JP 11039854 A JP11039854 A JP 11039854A JP 3985499 A JP3985499 A JP 3985499A JP 2000244299 A JP2000244299 A JP 2000244299A
Authority
JP
Japan
Prior art keywords
terminal
mos transistor
circuit
gate
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11039854A
Other languages
English (en)
Other versions
JP3764597B2 (ja
Inventor
Atsushi Jinnai
淳 陣内
Michinori Nakamura
通憲 中村
Masayuki Hachiuma
雅之 八馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP03985499A priority Critical patent/JP3764597B2/ja
Publication of JP2000244299A publication Critical patent/JP2000244299A/ja
Application granted granted Critical
Publication of JP3764597B2 publication Critical patent/JP3764597B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】 【課題】 トンネル電流の発生を防止する。 【解決手段】 入力端子1に入力電圧が供給されると
き、第2の制御端子5にローレベルが供給され、MOS
トランジスタM1とM2はオンし、コンデンサCに入力
電圧の電荷を蓄積する。このとき、帰還回路31は不動
作状態となっている。入力端子1に入力電圧が供給され
なくなった時、第2の制御端子5にハイレベルが供給さ
れ、MOSトランジスタM1とM2はオフし、帰還回路
31は動作状態になる。この結果、 MOSトランジス
タM1およびM2のゲート、ソース、ドレイン電圧は、
帰還回路31を介してほぼ同電位となり、トンネル電流
は発生しない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路に用いら
れるスイッチ装置、特にサンプルホールド回路などのス
イッチ装置に関する。
【0002】
【従来の技術】図4に、従来のスイッチ装置の構成を示
す。
【0003】制御端子103にハイレベルの信号が供給
されると、MOSトランジスタM1およびM2はオン
し、コンデンサCに入力端子101に供給される入力電
圧の電荷を蓄積する。
【0004】制御端子103にローレベルの信号が供給
されると、MOSトランジスタM1およびM2はオフす
る。このとき入力端子101には、入力電圧は供給され
ない。そしてコンデンサCは、蓄積した電荷を保持する
ことになっている。
【0005】
【発明が解決しようとする課題】MOSトランジスタM
1およびM2がオンからオフに変化すると、図5に示す
如く、PチャンネルのMOSトランジスタM2のゲート
とソース間に逆バイアスがかかり、空乏層にかかる電界
が強くなって、ソースSからバックゲートにトンネル電
流(Band To Band Leak)が流れる。
このため、コンデンサCに貯えられている電荷が減少す
るという欠点があった。
【0006】そこで本発明は、トンネル電流(Band
To Band Leak)の発生を防止可能なスイ
ッチ装置を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明のスイッチ装置
は、第1の電極が入力端子に接続され、第2の電極が出
力端子に接続された第1のMOSトランジスタと、第1
の電極が前記入力端子に接続され、第2の電極が前記出
力端子に接続された前記第1のMOSトランジスタと異
なるチャンネルの第2のMOSトランジスタと、前記第
1および第2のMOSトランジスタの動作を制御するた
めに前記入力端子に接続された制御端子と、一方の端子
が前記第1のMOSトランジスタのゲートに接続され、
他方の端子が第1の電圧源に接続された第1のスイッチ
回路と、一方の端子が前記第1のMOSトランジスタの
ゲートに接続され、他方の端子が前記制御端子に接続さ
れた第2のスイッチ回路と、一方の端子が前記第2のM
OSトランジスタのゲートに接続され、他方の端子が第
2の電圧源に接続された第3のスイッチ回路と、一方の
端子が前記第2のMOSトランジスタのゲートに接続さ
れ、他方の端子が前記制御端子に接続された第4のスイ
ッチ回路と、前記出力端子に接続されたコンデンサと、
前記出力端子に接続され、前記第1および第2のMOS
トランジスタがオフの場合に動作する帰還回路を具備し
たことを特徴とする。
【0008】
【発明の実施の形態】図1に、本発明のスイッチ装置の
一実施の形態の構成を示す。
【0009】NチャンネルのMOSトランジスタM1の
例えばソースとPチャンネルのMOSトランジスタM2
の例えばソースが、入力端子1に接続されている。MO
SトランジスタM1およびM2のドレインが、出力端子
7に接続されている。このMOSトランジスタM1およ
びM2で、入出力間スイッチ回路9を構成する。
【0010】第1のスイッチ回路11の一方の端子は、
MOSトランジスタM1のゲートに接続され、他方の端
子は、電圧源VCC(第1の電圧源)に接続されてい
る。
【0011】第2のスイッチ回路13の一方の端子は、
MOSトランジスタM1のゲートに接続され、他方の端
子は、第1の制御端子3に接続されている。
【0012】第3のスイッチ回路15の一方の端子は、
MOSトランジスタM2のゲートに接続され、他方の端
子は、グランド(第2の電圧源)に接地されている。
【0013】第4のスイッチ回路17の一方の端子は、
MOSトランジスタM2のゲートに接続され、他方の端
子は、第1の接続端子に接続されている。
【0014】第1の制御端子3は、入力端子1に接続さ
れ、MOSトランジスタM1およびM2のオン、オフ動
作を制御するためのものである。
【0015】第2の制御端子5は、インバータ19を介
して、第1および第3のスイッチ回路11、15の制御
端子に接続されている。更に第2の制御端子5は、直列
接続されたインバータ19および21を介して、第2お
よび第4のスイッチ回路13、17の制御端子に接続さ
れている。
【0016】出力端子7とグランドの間には、コンデン
サCが接続されている。出力端子7に、帰還回路31が
接続されている。帰還回路31は、MOSトランジスタ
M1およびM2がオフのとき、動作状態になり、コンデ
ンサCと入力端子1を接続する。帰還回路31の出力
が、スイッチ装置の出力となる。
【0017】なお第1乃至第4のスイッチ回路11乃至
17の一回路図を、図2(a)乃至図2(d)に示す。
また帰還回路31の一回路図を、図3に示す。
【0018】次に、スイッチ装置の動作を説明する。
【0019】入力端子1に入力電圧が供給されるとき、
第2の制御端子5に、ローレベルの信号が供給される。
このとき、第1と第3のスイッチ回路11、15がオン
となり、第2と第4のスイッチ回路13、17がオフと
なる。
【0020】この結果、MOSトランジスタM1のゲー
ト電圧は、電源電圧VCCとなり、MOSトランジスタ
M2のゲート電圧は、グランド電圧となり、MOSトラ
ンジスタM1およびM2は、オンする。これにより、コ
ンデンサCに入力端子1に供給される入力電圧の電荷を
蓄積する。このとき、帰還回路31は、不動作状態であ
る(図3のスイッチ回路はオフ)。
【0021】入力端子1に入力電圧が供給されなくなっ
たとき、第2の制御端子5に、ハイレベルの信号が供給
される。このとき、第1と第3のスイッチ回路11、1
5がオフとなり、第2と第4のスイッチ回路13、17
がオンとなる。このとき、帰還回路31は、動作状態と
なっている(図3のスイッチ回路はオン)。
【0022】この結果、MOSトランジスタM1および
M2のゲート、ソース、ドレイン電圧は、帰還回路31
を介してほぼ同電位となり、トンネル電流は発生しな
い。
【0023】
【発明の効果】以上本発明のスイッチ装置によれば、ト
ンネル電流(Band To Band Leak)を
発生しない。
【図面の簡単な説明】
【図1】本発明のスイッチ装置の一実施の形態を構成を
示す図である。
【図2】図1の第1乃至第4のスイッチ回路11乃至1
7の一回路図である。
【図3】図1の帰還回路31の一回路図である。
【図4】従来のスイッチ装置の構成を示す図である。
【図5】図4のPチャンネルのMOSトランジスタM2
に、トンネル電流が流れる状態を示す図である。
【符号の説明】
M1・・・NチャンネルのMOSトランジスタ、M2・
・・PチャンネルのMOSトランジスタ、9・・・入出
力間スイッチ回路、11・・・第1のスイッチ回路、1
3・・・第2のスイッチ回路、15・・・第3のスイッ
チ回路、17・・・第4のスイッチ回路、C・・・コン
デンサ、31・・・帰還回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 八馬 雅之 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内 Fターム(参考) 5J055 AX28 AX56 BX17 DX13 DX14 DX22 DX42 DX55 DX73 DX83 EY10 EY21 EZ07 EZ09 EZ12 FX01 FX07 GX01

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 第1の電極が入力端子に接続され、第2
    の電極が出力端子に接続された第1のMOSトランジス
    タと、 第1の電極が前記入力端子に接続され、第2の電極が前
    記出力端子に接続された前記第1のMOSトランジスタ
    と異なるチャンネルの第2のMOSトランジスタと、 前記第1および第2のMOSトランジスタの動作を制御
    するために前記入力端子に接続された制御端子と、 一方の端子が前記第1のMOSトランジスタのゲートに
    接続され、他方の端子が第1の電圧源に接続された第1
    のスイッチ回路と、 一方の端子が前記第1のMOSトランジスタのゲートに
    接続され、他方の端子が前記制御端子に接続された第2
    のスイッチ回路と、 一方の端子が前記第2のMOSトランジスタのゲートに
    接続され、他方の端子が第2の電圧源に接続された第3
    のスイッチ回路と、 一方の端子が前記第2のMOSトランジスタのゲートに
    接続され、他方の端子が前記制御端子に接続された第4
    のスイッチ回路と、 前記出力端子に接続されたコンデンサと、 前記出力端子に接続され、前記第1および第2のMOS
    トランジスタがオフの場合に動作する帰還回路を具備し
    たことを特徴とするスイッチ装置。
  2. 【請求項2】 前記第1および第3のスイッチ回路が同
    時にオンしたとき、前記第2および第4のスイッチ回路
    が同時にオフし、前記第1および第3のスイッチ回路が
    同時にオフしたとき、前記第2および第4のスイッチ回
    路が同時にオンすることを特徴とする請求項1に記載の
    スイッチ装置。
JP03985499A 1999-02-18 1999-02-18 スイッチ装置 Expired - Fee Related JP3764597B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03985499A JP3764597B2 (ja) 1999-02-18 1999-02-18 スイッチ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03985499A JP3764597B2 (ja) 1999-02-18 1999-02-18 スイッチ装置

Publications (2)

Publication Number Publication Date
JP2000244299A true JP2000244299A (ja) 2000-09-08
JP3764597B2 JP3764597B2 (ja) 2006-04-12

Family

ID=12564566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03985499A Expired - Fee Related JP3764597B2 (ja) 1999-02-18 1999-02-18 スイッチ装置

Country Status (1)

Country Link
JP (1) JP3764597B2 (ja)

Also Published As

Publication number Publication date
JP3764597B2 (ja) 2006-04-12

Similar Documents

Publication Publication Date Title
JP2616142B2 (ja) 出力回路
US5831449A (en) Output circuit for use in a semiconductor integrated circuit
KR100228951B1 (ko) 보디전압 제어형 반도체 집적회로
JP3947308B2 (ja) 半導体集積回路
JP2001186007A (ja) 金属酸化膜半導体トランジスタ回路およびそれを用いた半導体集積回路
KR970060217A (ko) 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리
JPH0618249B2 (ja) 半導体集積回路
JPH07111448A (ja) インタフェース回路及びこれを具える電圧上昇回路
JP2003188706A (ja) 入出力バッファ回路
JPH04239221A (ja) 半導体集積回路
JPH1032481A (ja) 論理回路
JPH09204798A (ja) 信号発生回路
JPH0677804A (ja) 出力回路
US7012460B2 (en) IC device having a transistor switch for a power supply
JPH0955470A (ja) 半導体回路及び半導体回路装置
JP3500598B2 (ja) ラッチ回路
JP2000244299A (ja) スイッチ装置
JP3386661B2 (ja) 出力バッファ
JPH05160692A (ja) 電圧比較器
JPH0918328A (ja) 電圧レベルシフト回路
JP3052433B2 (ja) レベルシフト回路
JPH11312969A (ja) 半導体回路
JPH0793987A (ja) 半導体集積回路装置
KR100221615B1 (ko) 저전력 cmos 디지털 회로
JP2002164772A (ja) 半導体スイッチ集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040824

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100127

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees