KR100228951B1 - 보디전압 제어형 반도체 집적회로 - Google Patents

보디전압 제어형 반도체 집적회로 Download PDF

Info

Publication number
KR100228951B1
KR100228951B1 KR1019970030759A KR19970030759A KR100228951B1 KR 100228951 B1 KR100228951 B1 KR 100228951B1 KR 1019970030759 A KR1019970030759 A KR 1019970030759A KR 19970030759 A KR19970030759 A KR 19970030759A KR 100228951 B1 KR100228951 B1 KR 100228951B1
Authority
KR
South Korea
Prior art keywords
terminal
inverter
transistor
voltage
terminals
Prior art date
Application number
KR1019970030759A
Other languages
English (en)
Other versions
KR19980069824A (ko
Inventor
요시키 와다
키미오 우에다
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19980069824A publication Critical patent/KR19980069824A/ko
Application granted granted Critical
Publication of KR100228951B1 publication Critical patent/KR100228951B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0021—Modifications of threshold
    • H03K19/0027—Modifications of threshold in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Abstract

M0S트랜지스터의 보디(body)단자와 게이트단자를 접속하여 해당 보디단자를 소스단자와 분리시켜 동작의 고속화를 도모하면, 빌트인(built-in)전압이상의 전원전압에서서는 동작시킬 수 없다고 하는 과제가 있었다.
트랜지스터의 동작시, 전압 분할회로의 도통에 의해서 인버터를 구성하는 PMOS트랜지스터 혹은 NMOS트랜지스터의 보디단자의 전압을 변화시켜 임계값을 낮추도록 구성하고, 전압 분할회로를 구성하는 각 트랜지스터의 단자치수 및 보디단자의 전압을 제어함으로써, 빌트인전압이상의 전원전압에서도 동작하도록 한 것이다.

Description

보디전압 제어형 반도체 집적회로
본 발명은, M0S트랜지스터를 이용한 반도체 집적회로에 관한 것으로, 특히 M0S트랜지스터의 보디영역의 전압을 제어하여 동작하는 보디전압 제어형 반도체 집적회로에 관한 것이다.
도 5는 종래의 보디전압 제어형 반도체 집적회로를 도시한 도면으로서, 도면에 있어서, (11)은 제 1 인버터, (12)는 제 2 인버터이다. 제 1 인버터(11)는 PMOS트랜지스터P11와 NMOS트랜지스터N11의 게이트단자끼리 및 드레인단자끼리를 접속하고, PM0S트랜지스터P11는 보디단자와 소스단자를 전원E11에 접속하고, NMOS트랜지스터N11은 보디단자와 소스단자를 어스(earth)E에 접속한 구성이다.
또한, 제 2 인버터(12)는 PMOS트랜지스터P12와 NMOS트랜지스터N12의 게이트단자끼리 및 드레인단자끼리를 접속하고, 그 게이트단자를 상기 제 1 인버터(11)의 출력단자에 접속함과 동시에 PM0S트랜지스터P12와 NMOS트랜지스터N12의 보디단자에 접속하며, PMOS트랜지스터P12는 소스단자를 전원E12에 접속하고, NMOS트랜지스터N12은 소스단자를 어스E에 접속한 구성이며, 제 1 인버터(11)의 드레인단자끼리를 접속한 접속로L12와 제 2 인버터(12)의 게이트단자끼리의 접속로L13을 접속하고 있다.
in은 제 1 인버터(11)를 구성하는 PMOS트랜지스터P11와 NMOS트랜지스터N11의 게이트단자끼리의 접속로L11에 접속한 입력단자, out는 제 2 인버터(12)를 구성하는 PMOS트랜지스터P12와 NMOS트랜지스터N12의 드레인단자끼리를 접속로L14에 접속한 출력단자, c는 부하용량이다. 또, 도면 중, G는 게이트단자, B는 보디단자, D는 드레인단자, S는 소스단자를 각각 도시한다.
다음에 동작에 대하여 설명한다.
지금, 입력단자in이 H로 되면, NMOS트랜지스터N11이 온으로 되고, 제 1 인버터(11)의 출력은 L이 되며, 제 2 인버터(12)를 구성하는 PMOS트랜지스터P12가 온(on)으로 되고, 부하용량c의 전하가 전원단자측으로 흡수되어 출력단자out이 H로 된다.
이 경우, PMOS트랜지스터P11는 도 6에 도시하는 바와 같이, 보디단자에 인가되는 보디전압이 낮아지게 됨에 따라서 임계값 전압이 낮아지게 되고, NMOS트랜지스터N11은 도 7에 도시하는 바와 같이 보디단자에 인가되는 보디전압이 높아지게 됨에 따라서 임계값 전압이 낮아지게 되는 특성을 갖고 있어 트랜지스터의 동작이 빨라지게 된다. 또, 상기 종래 회로에 관련된 선행기술로서, 예컨대 일본국 특허공개 평성 제 7-86917 호 공보, 일본국 특허공개 평성 제 5-37336 호 공보등이 있다.
종래의 보디전압 제어형 반도체 집적회로는 이상과 같이 구성되어 있기 때문에, 제 2 인버터(12)를 구성하는 PMOS트랜지스터P12와 NMOS트랜지스터N12의 보디단자와 게이트단자를 접속함으로써 약 0.8V(빌트인전압)이상의 전압으로 이용하면, 드레인단자를 형성하는 반도체층과 보디영역을 형성하는 반도체층 및 소스단자를 형성하는 반도체층으로 구성되는 기생 바이폴라 트랜지스터(bipolar transistor)가 온(on)으로 되고, 트랜지스터가 포화영역에서 동작하여 회로동작이 느리게 되어 버린다. 이 때문에, 게이트단자와 보디단자를 접속한 회로의 전원전압은 0.8V이하로 한정된다. 또한 외부 노이즈에 약하다고 하는 과제가 있었다.
본 발명의 목적은 상기와 같은 과제를 해결하기 위하여 이루어진 것으로, 빌트인전압이상의 전원전압에서도 사용할 수 있는 보디전압 제어형 반도체 집적회로를 제공하는 데 있다.
도 1은 본 발명의 실시예 1에 의한 보디전압 제어형 논리회로로서의 인버터의 회로구성도.
도 2는 본 발명의 실시예 2에 의한 보디전압 제어형 논리회로로서의 인버터의 회로구성도.
도 3은 본 발명의 실시예 3에 의한 보디전압 제어형 논리회로로서의 인버터의 회로구성도.
도 4는 본 발명의 실시예 4에 의한 보디전압 제어형 논리회로로서의 인버터의 회로구성도.
도 5는 종래의 보디전압 제어형 반도체 집적회로로서의 인버터의 회로구성도.
도 6은 PM0S트랜지스터의 보디전압에 대한 임계값 전압의 특성도.
도 7은 NMOS트랜지스터의 보디전압에 대한 임계값 전압의 특성도.
도면의 주요부분에 대한 부호의 설명
1 : 제 1 인버터 2 :제 2 인버터
3 : 제 3 인버터 4 : 전압 분할회로
P1, P2, P3, P4 : PMOS트랜지스터
N1, N2, N3, N4 : NMOS트랜지스터
청구항 1에 기재된 발명에 대한 보디전압 제어형 반도체 집적회로는, PM0S트랜지스터와 NMOS트랜지스터의 게이트단자끼리 및 드레인단자끼리를 접속한 제 1 인버터와, 이 제 1 인버터와 동일구성으로서 해당 제 1 인버터의 출력단자를 게이트단자에 접속한 제 2 인버터를 구비하고, 전압 분할회로는 PMOS트랜지스터와 NMOS트랜지스터의 게이트단자끼리 및 드레인단자끼리를 접속하며, 상기 PM0S트랜지스터의 보디단자와 소스단자에 상시 온(on)상태의 PMOS트랜지스터를 접속하고, 상기 NMOS트랜지스터의 보디단자와 소스단자에 상시 온(on)상태의 NMOS트랜지스터를 접속하며, 상기 드레인단자끼리의 접속로에 상기 제 1 인버터의 출력단자와 상기 제 2 인버터의 게이트단자끼리의 접속로를 접속하고 상기 PMOS트랜지스터 및 NMOS트랜지스터의 소스단자와 상기 제 2 인버터를 구성하는 PMOS트랜지스터 및 NMOS트랜지스터의 보디단자를 접속한 것이다.
청구항 2에 기재된 발명에 대한 보디전압 제어형 반도체 집적회로는, 게이트단자끼리의 접속로를 제 2 인버터의 드레인단자끼리의 접속로에 접속한 것이다.
제 3 항에 기재된 발명에 대한 보디전압 제어형 반도체 집적회로는, PM0S트랜지스터와 NMOS트랜지스터의 게이트단자끼리 및 드레인단자끼리를 접속한 제 1 인버터와, 이 제 1 인버터와 동일구성으로서 해당 제 1 인버터의 출력단자를 게이트단자에 접속한 제 2 인버터를 구비하고, 전압 분할회로는 PMOS트랜지스터와 NMOS트랜지스터의 게이트단자끼리 및 드레인단자끼리를 접속하며, 상기 PM0S트랜지스터의 보디단자와 소스단자를 접속하여 해당 접속단에 상시 온 상태의 PMOS트랜지스터를 접속하고, 상기 NM0S트랜지스터의 보디단자와 소스단자를 접속하여 해당 접속단에 상시 온(on)상태의 NMOS트랜지스터를 접속하며, 상기 드레인단자끼리의 접속로에 상기 제 1 인버터의 출력단자와 상기 제 2 인버터의 게이트단자끼리의 접속로를 접속하고, 상기 PMOS트랜지스터 및 NMOS트랜지스터의 소스단자와 상기 제 2 인버터를 구성하는 PMOS트랜지스터 및 NMOS트랜지스터의 보디단자를 접속한 것이다.
발명의 실시예
이하, 본 발명의 실시예를 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 의한 회로구성을 도시한 도면으로서, 도면에 있어서, (1)는 제 1 인버터, (2)는 제 2 인버터, (4)는 전압 분할회로이다. 제 1 인버터(1)는 PMOS트랜지스터P1와 NMOS트랜지스터N1의 게이트단자끼리 및 드레인단자끼리를 접속하고, PM0S트랜지스터P1는 보디단자와 소스단자를 전원단자E1에 접속하며, NMOS트랜지스터N1은 보디단자와 소스단자를 어스E에 접속한 구성이다.
또한, 제 2 인버터(2)는 PMOS트랜지스터P2와 NMOS트랜지스터N2의 게이트단자끼리 및 드레인단자끼리를 접속하고, PMOS트랜지스터P2는 소스단자를 전원단자E2에 접속하며, NMOS트랜지스터N2은 소스단자를 어스E에 접속한 구성이다.
in은 제 1 인버터(1)를 구성하는 PMOS트랜지스터P1와 NMOS트랜지스터N1의 게이트단자끼리의 접속로L1에 접속한 입력단자, out는 제 2 인버터(2)를 구성하는 PMOS트랜지스터P2와 NMOS트랜지스터N2의 드레인단자끼리의 접속로L4에 접속한 출력단자, c는 부하용량이다.
전압 분할회로(4)는, PMOS트랜지스터P3와 NMOS트랜지스터N3의 게이트단자끼리 및 드레인단자끼리를 접속하고, 상기 PM0S트랜지스터P3는 보디단자를 PMOS트랜지스터P4의 보디단자와 소스단자에 접속함과 동시에 소스단자를 해당 PM0S트랜지스터P4의 드레인단자에 접속하고, 이 PMOS트랜지스터P4는 소스단자를 전원단자E3에 접속하며, 게이트단자를 어스E에 접속하여 상시 온(on)상태이다.
한편, 상기 NMOS트랜지스터N3은 보디단자를 NMOS트랜지스터N4의 보디단자와 소스단자에 접속함과 동시에 소스단자를 해당 NMOS트랜지스터N4의 드레인단자에 접속하고, 이 NMOS트랜지스터N4는 소스단자를 어스E에 접속하며, 게이트를 전원단자E4에 접속하여 상시 온(on)상태이다.
그리고, 상기 PMOS트랜지스터P3와 NMOS트랜지스터N3의 드레인단자끼리의 접속로L5은, 제 1 인버터(1)를 구성하는 PMOS트랜지스터P1와 NMOS트랜지스터N1의 드레인단자끼리의 접속로L2과 제 2 인버터(2)를 구성하는 PMOS트랜지스터P2와 NMOS트랜지스터N2의 게이트단자끼리의 접속로L3에 접속되고, 상기 PMOS트랜지스터P3와 NMOS트랜지스터N3의 게이트단자끼리의 접속로L6은, 제 2 인버터를 구성하는 PMOS트랜지스터P2와 NMOS트랜지스터N2의 드레인단자끼리의 접속로L4에 접속되며, 상기 PMOS트랜지스터P3와 NMOS트랜지스터N3의 소스단자는 상기 PMOS트랜지스터P2와 NMOS트랜지스터N2의 보디단자에 접속되어 있다. c는 상기 제 2 인버터(2)의 출력단자out와 어스E 사이에 접속한 부하용량이다. 또, 도면 중, G는 게이트단자, B는 보디단자, D는 드레인단자, S는 소스단자를 각각 도시한다.
다음에 동작에 대하여 설명한다.
지금, 입력단자in에 대한 입력신호가 L에서 H로 변화할 때의 회로동작을 생각한다. 우선, 입력단자in에 대한 입력신호가 L이라면, 제 1 인버터(1)의 출력은 H로 되어 있다. 또한, 제 2 인버터(2)의 출력은 L로 되어 있고, 전압 분할회로(4)의 PMOS트랜지스터P3와 NMOS트랜지스터N3의 게이트단자는 제 2 인버터(2)의 출력로에 접속되어 있기 때문에, PMOS트랜지스터P3가 온(on), NMOS트랜지스터N3가 오프(off)로 되어 있다. PMOS트랜지스터P4와 NMOS트랜지스터N4는 상시 온(on)으로 되어 있다.
다음에 입력단자in에 대한 입력신호가 H로 변하면, 제 1 인버터(1)의 PMOS트랜지스터P1가 오프, NMOS트랜지스터N1이 온으로 된다. 이 때, PMOS트랜지스터P3와 PMOS트랜지스터P4와 NMOS트랜지스터N1의 3개의 트랜지스터가 동시에 온으로 되어 있는 상태가 존재하고, 이 3개의 트랜지스터를 통하여 흐르는 전류에 의한 전압강하에 의해서 d1점의 전압이 전압단자E3에 인가되는 전원전압보다 낮아지게 된다.
d1점은 PMOS트랜지스터P2의 보디단자와 접속되어 있기 때문에, 그 보디영역의 전압도 전원전압보다 낮아지게 되고, PMOS트랜지스터P2의 임계값 전압이 낮아져서 이 PMOS트랜지스터P2를 흐르는 전류가 증대된다. 이 결과, PMOS트랜지스터P2의 반전동작이 빨라지게 되고, PMOS트랜지스터P2가 온, NMOS트랜지스터N2이 오프로 되는 것에 의해 제 2 인버터(2)가 반전하여 출력단자out의 전압이 L에서 H로 변화한다. 출력단자out의 전압이 H로 변화되어 버리면, 그 전압 H를 게이트단자로 받아 PMOS트랜지스터P3가 오프되고, PMOS트랜지스터P2의 보디단자의 전압이 전원전압으로 되어 해당 PMOS트랜지스터P2의 임계값 전압이 상승하고, 리크전류도 낮게 억제된다.
상기와는 반대로, 입력단자in에 대한 입력신호가 H에서 L로 변화할 때에는, PMOS트랜지스터P1와 NMOS트랜지스터N3 및 NMOS트랜지스터N4의 3개의 트랜지스터가 동시에 온 으로 되어 있는 상태가 존재하고 이 3개의 트랜지스터를 통하여 흐르는 전류에 의한 전압강하에 의해서 d2점의 전압이 높아지게 된다.
d2점은 NMOS트랜지스터N2의 보디단자와 접속되어 있기 때문에, 그 보디영역의 전압도 상승하고, NMOS트랜지스터N2의 임계값 전압이 내려가서 이 NMOS트랜지스터N2을 흐르는 전류가 증대된다. 이 결과, NMOS트랜지스터N2의 반전동작이 빨라지게 된다.
이상과 같이, 이 실시예 1에 의하면, 인버터의 반전동작속도가 통상의 인버터와 비교하여 향상된다. 또한, 전압 분할회로(4)를 구성하는 PMOS트랜지스터P3, P4, NMOS트랜지스터N3, N4의 게이트단자 폭, 게이트단자 길이를 조절하여 보디영역 전압의 변화의 폭을 제어함으로써, 빌트인전압이상의 전원전압에서도 동작시킬 수 있다.
(실시예 2)
도 2는 본 발명의 실시예 2에 의한 회로구성을 도시한 도면으로서, 도면에 있어서 (3)은 제 3 인버터이며, 이 제 3 인버터(3)는 그 입력단을 PMOS트랜지스터P3와 NMOS트랜지스터N3의 드레인단자끼리의 접속로L5에 접속하고, 출력단을 PMOS트랜지스터P3와 NMOS트랜지스터N3의 게이트단자끼리의 접속로L6에 접속하고 있으며, 다른 구성은 상기 도 1에 도시하는 구성과 동일하므로 동일부분에는 동일부호를 붙이고 중복설명을 생략한다.
도 1에 도시한 실시예 1에서는, 앞서 설명한 바와 같이, 제 2 인버터(2)의 출력을 접속로L6에 귀환시키고 있었지만, 본 실시예 2에서는 제 2 인버터(2)에 병렬접속한 제 3 인버터(3)의 출력을 접속로L6에 귀환시켜 실시예 1의 경우와 마찬가지의 동작을 시키고 있다.
이상과 같이, 이 실시예 2에 의하면, 접속로(L6)에 제 2 인버터(2)의 출력을 귀환시킬 때에 생기는 부하용량이 부가되지 않는다고 하는 이점이 있다.
(실시예 3)
도 3은 본 발명의 실시예 3에 의한 회로구성을 도시한 도면으로서, 전압 분할회로(4)를 구성하는 PMOS트랜지스터P3의 보디단자와 소스단자를 접속하여 해당 접속단에 상시 온(on) 상태인 PMOS트랜지스터P4를 접속하고, NMOS트랜지스터N3의 보디단자와 소스단자를 접속하여 해당 접속단에 상시 온 상태인 NMOS트랜지스터N4을 접속한 구성으로서, 다른 구성은 상기 도 1에 도시한 실시예 1와 동일하므로 동일부분에는 동일부호를 붙이고 중복설명을 생략한다.
이와 같이 접속하면, PMOS트랜지스터P3 및 NMOS트랜지스터N3의 보디단자 전압과 소스단자전압이 같아지게 되기 때문에, 기판 바이어스(bias)효과에 의해 이들 트랜지스터의 임계값 전압이 높아지게 되는 일이 없고, 트랜지스터의 스위칭동작이 빨라지게 되고, 그 결과 제 2 인버터(2)의 반전동작속도가 보다 빨라지게 된다.
(실시예 4)
도 4는 본 발명의 실시예 4에 의한 회로구성을 도시한 도면으로서, 전압 분할회로(4)를 상기 실시예 3과 같이 구성하고, 다른 구성은 상기 도 1에 도시한 실시예 1과 동일하므로 동일부분에는 동일부호를 붙이고 중복설명을 생략한다.
이와 같이 구성하면, 실시예 3과 같은 이유에 의해 제 2 인버터(2)의 반전동작속도를 빠르게 하고, 또한 제 2 인버터(2)의 출력을 귀환시킬 때에 생기는 부하용량이 부가되지 않는다고 하는 이점이 있다.
이상과 같이, 청구항 1에 기재된 발명에 의하면, 인버터의 반전동작시, 전압 분할회로의 도통에 의해서 인버터를 구성하는 PMOS트랜지스터 혹은 NM0S트랜지스터의 보디단자의 전압을 변화시켜 임계값 전압을 낮추도록 구성하였기 때문에, 인버터의 반전동작의 고속화를 도모할 수 있다. 또한, 전압 분할회로를 구성하는 각 트랜지스터의 단자치수 및 보디단자의 전압을 제어함으로써, 빌트인전압 이상의 전원전압에서도 동작하는 보디전압 제어형 논리회로를 얻을 수 있는 효과가 있다.
청구항 2에 기재된 발명에 의하면, 인버터가 반전동작하면, 이 인버터의 반전출력에 의하여 전압 분할회로를 도통되지 않도록 구성하였기 때문에, 불필요한 전력소비가 없도록 경제적인 보디전압 제어형 논리회로를 얻을 수 있다는 효과가 있다.
청구항 3에 기재된 발명에 의하면, 인버터의 반전동작시, 전압 분할회로의 도통에 의해서 인버터를 구성하는 PMOS트랜지스터 혹은 NMOS트랜지스터의 보디단자의 전압을 변화시켜 임계값을 낮추도록 구성함과 동시에, 상기 전압 분할회로의 구성요소인 게이트끼리를 접속한 PM0S트랜지스터 및 NMOS트랜지스터의 보디단자와 소스단자를 접속하도록 구성하였기 때문에, 이들 트랜지스터의 임계값 전압이 높게 되는 일이 없어, 청구항 1에 기재된 발명에 의한 경우보다도 인버터의 반전동작의 고속화를 도모할 수 있다는 효과가 있다.

Claims (3)

  1. PMOS트랜지스터와 NMOS트랜지스터의 게이트단자끼리 및 드레인단자끼리를 접속한 제 1 인버터와, 이 제 1 인버터와 동일구성으로서 해당 제 1 인버터의 출력단자를 게이트단자에 접속한 제 2 인버터와, PMOS트랜지스터와 NMOS트랜지스터의 게이트단자끼리 및 드레인단자끼리를 접속하여 상기 PM0S트랜지스터의 보디단자와 소스단자사이에 상시 온 상태의 PMOS트랜지스터를 접속하고, 상기 NMOS트랜지스터의 보디단자와 소스단자 사이에 상시 온 상태의 NMOS트랜지스터를 접속하여 상기 드레인단자끼리의 접속로에 상기 제 1 인버터의 출력단자와 상기 제 2 인버터의 게이트단자끼리의 접속로를 접속하며, 상기 PMOS트랜지스터 및 NMOS트랜지스터의 소스단자와 상기 제 2 인버터를 구성하는 PMOS트랜지스터 및 NMOS트랜지스터의 보디단자를 접속한 전압 분할회로를 포함하는 보디전압 제어형 반도체 집적회로.
  2. 제 1 항에 있어서,
    상기 게이트단자끼리의 접속로를 제 2 인버터의 드레인단자끼리의 접속로에 접속한 것을 특징으로 하는 보디전압 제어형 반도체 집적회로.
  3. PMOS트랜지스터와 NMOS트랜지스터의 게이트단자끼리 및 드레인단자끼리를 접속한 제 1 인버터와, 이 제 1 인버터와 동일구성으로서 해당 제 1 인버터의 출력단자를 게이트단자에 접속한 제 2 인버터와, PMOS트랜지스터와 NMOS트랜지스터의 게이트단자끼리 및 드레인단자끼리를 접속하여 상기 PM0S트랜지스터의 보디단자와 소스단자를 접속하여 해당 접속단에 상시 온 상태의 PM0S트랜지스터를 접속하고, 상기 NMOS트랜지스터의 보디단자와 소스단자를 접속하여 해당 접속단에 상시 온 상태의 NMOS트랜지스터를 접속하고 상기 드레인단자끼리의 접속로에 상기 제 1 인버터의 출력단자와 상기 제 2 인버터의 게이트단자끼리의 접속로를 접속하며, 상기 PMOS트랜지스터 및 NMOS트랜지스터의 소스단자와 상기 제 2 인버터를 구성하는 PMOS트랜지스터 및 NMOS트랜지스터의 보디단자를 접속한 전압 분할회로를 포함하는 보디전압 제어형 반도체 집적회로.
KR1019970030759A 1997-01-23 1997-07-03 보디전압 제어형 반도체 집적회로 KR100228951B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-010511 1997-01-23
JP9010511A JPH10209854A (ja) 1997-01-23 1997-01-23 ボディ電圧制御型半導体集積回路

Publications (2)

Publication Number Publication Date
KR19980069824A KR19980069824A (ko) 1998-10-26
KR100228951B1 true KR100228951B1 (ko) 1999-11-01

Family

ID=11752253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030759A KR100228951B1 (ko) 1997-01-23 1997-07-03 보디전압 제어형 반도체 집적회로

Country Status (3)

Country Link
US (1) US6225846B1 (ko)
JP (1) JPH10209854A (ko)
KR (1) KR100228951B1 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4439031B2 (ja) * 1999-04-15 2010-03-24 株式会社ルネサステクノロジ 半導体装置
WO2001006611A2 (en) * 1999-07-16 2001-01-25 Intel Corporation Dual-level voltage shifters for low leakage power
JP2001186007A (ja) * 1999-12-24 2001-07-06 Sharp Corp 金属酸化膜半導体トランジスタ回路およびそれを用いた半導体集積回路
US6680650B2 (en) 2001-01-12 2004-01-20 Broadcom Corporation MOSFET well biasing scheme that migrates body effect
US6404243B1 (en) * 2001-01-12 2002-06-11 Hewlett-Packard Company System and method for controlling delay times in floating-body CMOSFET inverters
US7569849B2 (en) * 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
US6812766B2 (en) * 2001-05-22 2004-11-02 Matsushita Electric Industrial Co., Ltd. Input/output circuit of semiconductor integrated circuit
US6940313B2 (en) * 2001-06-29 2005-09-06 Intel Corporation Dynamic bus repeater with improved noise tolerance
US6784744B2 (en) * 2001-09-27 2004-08-31 Powerq Technologies, Inc. Amplifier circuits and methods
US6859102B2 (en) * 2001-09-27 2005-02-22 Powerq Technologies, Inc. Amplifier circuit and method
US6762957B2 (en) 2001-12-20 2004-07-13 Intel Corporation Low clock swing latch for dual-supply voltage design
US6563357B1 (en) 2001-12-20 2003-05-13 Intel Corporation Level converting latch
US6933744B2 (en) * 2002-06-11 2005-08-23 The Regents Of The University Of Michigan Low-leakage integrated circuits and dynamic logic circuits
US6927619B1 (en) * 2002-12-06 2005-08-09 National Semiconductor Corporation Method and system for reducing leakage current in integrated circuits using adaptively adjusted source voltages
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
WO2004090737A2 (en) * 2003-04-02 2004-10-21 Sun Microsystems, Inc. Sense amplifying latch with low swing feedback
US6930534B1 (en) * 2003-05-16 2005-08-16 Transmeta Corporation Temperature compensated integrated circuits
KR100585886B1 (ko) * 2004-01-27 2006-06-01 삼성전자주식회사 동적 문턱 전압을 가지는 반도체 회로
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
JP5030373B2 (ja) * 2004-08-25 2012-09-19 三菱重工業株式会社 半導体回路
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
JP2009527176A (ja) * 2006-02-16 2009-07-23 エヌエックスピー ビー ヴィ ヒステリシス動作による論理出力電圧レベルへの入力信号の変換
WO2007118332A1 (en) 2006-04-19 2007-10-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
KR100827893B1 (ko) * 2006-07-28 2008-05-07 한국정보통신대학교 산학협력단 모스 전계효과 트랜지스터의 증폭도 및 잡음도 개선회로 및이를 이용한 주파수 혼합기, 증폭기 및 발진기
US7864492B2 (en) * 2006-10-31 2011-01-04 Siemens Industry, Inc. Systems and methods for arc fault detection
US20100102872A1 (en) * 2008-10-29 2010-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamic Substrate Bias for PMOS Transistors to Alleviate NBTI Degradation
US20100259465A1 (en) * 2009-04-09 2010-10-14 Himax Technologies Limited Output buffer, source driver, and display device utilizing the same
US8633873B2 (en) 2009-11-12 2014-01-21 Ignis Innovation Inc. Stable fast programming scheme for displays
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
WO2012156942A1 (en) 2011-05-17 2012-11-22 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
DE112014001402T5 (de) 2013-03-15 2016-01-28 Ignis Innovation Inc. Dynamische Anpassung von Berührungsauflösungen einer Amoled-Anzeige
US8803591B1 (en) * 2013-11-06 2014-08-12 Freescale Semiconductor, Inc. MOS transistor with forward bulk-biasing circuit
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702990A (en) * 1971-02-02 1972-11-14 Rca Corp Variable threshold memory system using minimum amplitude signals
US4847522A (en) * 1988-06-08 1989-07-11 Maxim Integrated Products CMOS amplifier/driver stage with output disable feature
JP3321188B2 (ja) 1991-07-26 2002-09-03 株式会社東芝 出力回路
US5381061A (en) * 1993-03-02 1995-01-10 National Semiconductor Corporation Overvoltage tolerant output buffer circuit
JPH0786917A (ja) 1993-09-14 1995-03-31 Sanyo Electric Co Ltd インバータ回路
US5498882A (en) 1994-03-16 1996-03-12 Texas Instruments Incorporated Efficient control of the body voltage of a field effect transistor
JP3085130B2 (ja) * 1995-03-22 2000-09-04 日本電気株式会社 ドライバ回路
US5767733A (en) * 1996-09-20 1998-06-16 Integrated Device Technology, Inc. Biasing circuit for reducing body effect in a bi-directional field effect transistor

Also Published As

Publication number Publication date
US6225846B1 (en) 2001-05-01
KR19980069824A (ko) 1998-10-26
JPH10209854A (ja) 1998-08-07

Similar Documents

Publication Publication Date Title
KR100228951B1 (ko) 보디전압 제어형 반도체 집적회로
JP2616142B2 (ja) 出力回路
US6208171B1 (en) Semiconductor integrated circuit device with low power consumption and simple manufacturing steps
US20060097769A1 (en) Level shift circuit and semiconductor circuit device including the level shift circuit
US4886984A (en) Prohibition circuit upon power-on event
JPH0440798B2 (ko)
KR100218078B1 (ko) 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로
US4717847A (en) TTL compatible CMOS input buffer
KR970060217A (ko) 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리
US6556047B2 (en) Circuit for shifting switching signals
US7514960B2 (en) Level shifter circuit
JPH02188024A (ja) レベルシフト回路
US4503341A (en) Power-down inverter circuit
US6078197A (en) Output driver circuit utilizing floating wells
JPH0249519B2 (ko)
KR960003531B1 (ko) 고속 전류 감지 증폭기
JP3540401B2 (ja) レベルシフト回路
JP2001044820A (ja) レベルシフタ回路
KR100298612B1 (ko) Cmos저전압전류레퍼런스
US7782124B2 (en) Voltage supply circuit of semiconductor device
JPH1028045A (ja) Ｍｏｓトランジスタ回路
JP2000124785A (ja) 半導体集積回路
JPH1127114A (ja) 高ヒステリシス幅入力回路
JP2545995B2 (ja) 論理回路
JP3811300B2 (ja) Ｃｍｏｓバッファ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030807

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee