JPH09196975A - 信号出力回路及びピーク検出回路 - Google Patents
信号出力回路及びピーク検出回路Info
- Publication number
- JPH09196975A JPH09196975A JP8007325A JP732596A JPH09196975A JP H09196975 A JPH09196975 A JP H09196975A JP 8007325 A JP8007325 A JP 8007325A JP 732596 A JP732596 A JP 732596A JP H09196975 A JPH09196975 A JP H09196975A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- peak
- peak detection
- output unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 スイッチ手段のオンする数により、ピークレ
ベル値が同じ信号が入力されても検出されるピーク出力
値が異なる。 【解決手段】 第１の信号の出力制御を行なう第１のス
イッチ手段Ｍ1と、第２の信号の出力制御を行なう第２
のスイッチ手段Ｍ2と、該第１の信号と該第２の信号と
が入力される比較器Ａとを備え、前記比較器Ａの出力に
よって、前記第１及び第２のスイッチ手段Ｍ1，Ｍ2のい
ずれか一方を導通させ、前記第１の信号及び第２の信号
のうちの大きい又は小さい信号を出力する信号出力回路
とそれを用いたピーク検出回路。
ベル値が同じ信号が入力されても検出されるピーク出力
値が異なる。 【解決手段】 第１の信号の出力制御を行なう第１のス
イッチ手段Ｍ1と、第２の信号の出力制御を行なう第２
のスイッチ手段Ｍ2と、該第１の信号と該第２の信号と
が入力される比較器Ａとを備え、前記比較器Ａの出力に
よって、前記第１及び第２のスイッチ手段Ｍ1，Ｍ2のい
ずれか一方を導通させ、前記第１の信号及び第２の信号
のうちの大きい又は小さい信号を出力する信号出力回路
とそれを用いたピーク検出回路。
Description
【０００１】
【発明の属する技術分野】本発明は信号出力回路及びピ
ーク検出回路に係わり、特に２種類の信号の大小を検出
して何れか一方の信号を出力する信号出力回路、及び複
数の信号源からの信号のうちの最小出力又は最大出力を
検出するピーク検出回路に関する。
ーク検出回路に係わり、特に２種類の信号の大小を検出
して何れか一方の信号を出力する信号出力回路、及び複
数の信号源からの信号のうちの最小出力又は最大出力を
検出するピーク検出回路に関する。
【０００２】
【従来の技術】複数の信号源からの信号のうちの最小出
力又は最大出力を検出するピーク検出回路は、例えばビ
デオカメラの感度調整として用いられている。図４は従
来のピーク検出回路の一構成例を示す図である。
力又は最大出力を検出するピーク検出回路は、例えばビ
デオカメラの感度調整として用いられている。図４は従
来のピーク検出回路の一構成例を示す図である。
【０００３】図４において、Ｓ1〜Ｓ4は信号源であり、
信号源Ｓ1〜Ｓ4からの出力信号はバイポーラトランジス
タＴｒ1〜Ｔｒ4のベースに入力される。バイポーラトラ
ンジスタＴｒ1〜Ｔｒ4のエミッタは共通接続されて抵抗
Ｒ及び出力バッファアンプＢに接続される。
信号源Ｓ1〜Ｓ4からの出力信号はバイポーラトランジス
タＴｒ1〜Ｔｒ4のベースに入力される。バイポーラトラ
ンジスタＴｒ1〜Ｔｒ4のエミッタは共通接続されて抵抗
Ｒ及び出力バッファアンプＢに接続される。
【０００４】かかる構成のピーク検出回路では、一つの
信号源から最大ピークレベルの信号が入力すると、その
信号源が接続されるバイポーラトランジスタがＯＮ状態
となり、抵抗Ｒに電流が流れて共通配線の電位レベルが
上昇し、最大ピークレベルの信号が入力したバイポーラ
トランジスタ以外のバイポーラトランジスタはベース・
エミッタ間電圧の低下によりＯＦＦ状態となる。従って
出力バッファアンプＢから最大ピーク出力が検出され
る。
信号源から最大ピークレベルの信号が入力すると、その
信号源が接続されるバイポーラトランジスタがＯＮ状態
となり、抵抗Ｒに電流が流れて共通配線の電位レベルが
上昇し、最大ピークレベルの信号が入力したバイポーラ
トランジスタ以外のバイポーラトランジスタはベース・
エミッタ間電圧の低下によりＯＦＦ状態となる。従って
出力バッファアンプＢから最大ピーク出力が検出され
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上記ピ
ーク検出回路は、各信号源と接続される二以上のバイポ
ーラトランジスタがＯＮ状態となると（例えば、二つ以
上の信号源からレベルが近いピークレベルの信号が同時
に入力された場合には、二以上のバイポーラトランジス
タがＯＮ状態となる。）、抵抗Ｒにさらに多くの電流が
流れて共通配線の電位レベルがより上昇してしまい、ピ
ークレベル値が同じ信号が入力されても検出されるピー
ク出力値が異なる課題があった。
ーク検出回路は、各信号源と接続される二以上のバイポ
ーラトランジスタがＯＮ状態となると（例えば、二つ以
上の信号源からレベルが近いピークレベルの信号が同時
に入力された場合には、二以上のバイポーラトランジス
タがＯＮ状態となる。）、抵抗Ｒにさらに多くの電流が
流れて共通配線の電位レベルがより上昇してしまい、ピ
ークレベル値が同じ信号が入力されても検出されるピー
ク出力値が異なる課題があった。
【０００６】
【課題を解決するための手段】本発明の信号出力回路
は、第１の信号の出力制御を行なう第１のスイッチ手段
と、第２の信号の出力制御を行なう第２のスイッチ手段
と、該第１の信号と該第２の信号とが入力される比較器
とを備え、前記比較器の出力によって、前記第１及び第
２のスイッチ手段のいずれか一方を導通させ、前記第１
の信号及び第２の信号のうちの大きい又は小さい信号を
出力する信号出力回路である。
は、第１の信号の出力制御を行なう第１のスイッチ手段
と、第２の信号の出力制御を行なう第２のスイッチ手段
と、該第１の信号と該第２の信号とが入力される比較器
とを備え、前記比較器の出力によって、前記第１及び第
２のスイッチ手段のいずれか一方を導通させ、前記第１
の信号及び第２の信号のうちの大きい又は小さい信号を
出力する信号出力回路である。
【０００７】本発明のピーク検出回路は、上記信号出力
回路を一つのピーク検出単位とし、該ピーク検出単位を
複数段直列に接続してなるピーク検出回路であって、各
ピーク検出単位の第１の信号はそれぞれ異なる信号源か
らの出力信号であり、各ピーク検出単位の第２の信号は
前段のピーク検出単位からの出力信号であるピーク検出
回路である。
回路を一つのピーク検出単位とし、該ピーク検出単位を
複数段直列に接続してなるピーク検出回路であって、各
ピーク検出単位の第１の信号はそれぞれ異なる信号源か
らの出力信号であり、各ピーク検出単位の第２の信号は
前段のピーク検出単位からの出力信号であるピーク検出
回路である。
【０００８】また本発明のピーク検出回路は、複数の信
号源がそれぞれ第１のスイッチ手段を介して共通出力線
に接続され、該共通出力線は第２のスイッチ手段を介し
て信号蓄積手段に接続されるとともに比較器の一方の入
力端子に接続され、該信号蓄積手段は該比較器の他方の
入力端子に接続され、前記第２のスイッチ手段の導通は
前記比較器の出力により制御され、前記第１のスイッチ
手段の導通は信号転送手段により順次制御されてなるピ
ーク検出回路である。
号源がそれぞれ第１のスイッチ手段を介して共通出力線
に接続され、該共通出力線は第２のスイッチ手段を介し
て信号蓄積手段に接続されるとともに比較器の一方の入
力端子に接続され、該信号蓄積手段は該比較器の他方の
入力端子に接続され、前記第２のスイッチ手段の導通は
前記比較器の出力により制御され、前記第１のスイッチ
手段の導通は信号転送手段により順次制御されてなるピ
ーク検出回路である。
【０００９】なお、本発明においてピーク検出回路と
は、最大値の検出を行なう回路のみならず、最小値の検
出を行なう回路も含めるものとする。
は、最大値の検出を行なう回路のみならず、最小値の検
出を行なう回路も含めるものとする。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。 （実施形態１）図１は本発明のピーク検出回路の第１実
施形態を示す回路構成図である。図１に示すように、Ｘ
1〜Ｘ4はピーク出力単位、Ｓ1〜Ｓ4は信号源、Ｂは出力
バッファアンプである。なお、ここでは簡易化のために
ピーク出力単位，信号源は４つ示している。各ピーク出
力単位は本発明の信号出力回路を構成している。
て図面を用いて詳細に説明する。 （実施形態１）図１は本発明のピーク検出回路の第１実
施形態を示す回路構成図である。図１に示すように、Ｘ
1〜Ｘ4はピーク出力単位、Ｓ1〜Ｓ4は信号源、Ｂは出力
バッファアンプである。なお、ここでは簡易化のために
ピーク出力単位，信号源は４つ示している。各ピーク出
力単位は本発明の信号出力回路を構成している。
【００１１】ピーク出力単位Ｘ1〜Ｘ4には信号源Ｓ1〜
Ｓ4から信号が入力される。そして、各ピーク出力単位
は、前段のピーク出力単位からの出力と信号源からの信
号出力とのうち、レベルの大きい出力を次段のピーク出
力単位に出力する。例えば、ピーク出力単位Ｘ2におい
ては、前段のピーク出力単位Ｘ1からの出力と信号源Ｓ2
からの出力とのうち、レベルの大きい方の出力を隣接す
るピーク出力単位Ｘ3に出力する。こうして、最終段の
ピーク出力単位Ｘ4からは信号源Ｓ1〜Ｓ4からの信号の
うち最大の信号が入力されることになる。なお、第１の
段のピーク出力単位Ｘ1には比較電圧Ｖ0が入力される。
この比較電圧Ｖ0は信号源Ｓ1〜Ｓ4から出力される信号
電圧のピーク値より小さければよいが、好ましくは信号
源Ｓ1〜Ｓ4から出力される信号電圧より低い電圧に設定
する。
Ｓ4から信号が入力される。そして、各ピーク出力単位
は、前段のピーク出力単位からの出力と信号源からの信
号出力とのうち、レベルの大きい出力を次段のピーク出
力単位に出力する。例えば、ピーク出力単位Ｘ2におい
ては、前段のピーク出力単位Ｘ1からの出力と信号源Ｓ2
からの出力とのうち、レベルの大きい方の出力を隣接す
るピーク出力単位Ｘ3に出力する。こうして、最終段の
ピーク出力単位Ｘ4からは信号源Ｓ1〜Ｓ4からの信号の
うち最大の信号が入力されることになる。なお、第１の
段のピーク出力単位Ｘ1には比較電圧Ｖ0が入力される。
この比較電圧Ｖ0は信号源Ｓ1〜Ｓ4から出力される信号
電圧のピーク値より小さければよいが、好ましくは信号
源Ｓ1〜Ｓ4から出力される信号電圧より低い電圧に設定
する。
【００１２】以下、ピーク出力単位の構成及びその動作
についてピーク出力単位Ｘ1を例にとって説明する。
についてピーク出力単位Ｘ1を例にとって説明する。
【００１３】図１に示すように、ピーク出力単位Ｘ
1は、コンパレータＡ、インバータＮ、二つのＮチャネ
ルＭＯＳトランジタＭ1，Ｍ2から構成されており、コン
パレータＡの非反転入力端子（＋）には信号源Ｓ1から
の出力電圧Ｖ1が入力され、反転入力端子（−）には比
較電圧Ｖ0が入力される。今、Ｖ1＞Ｖ0ならばコンパレ
ータＡからは”Ｈ”レベルの信号が出力され、ＭＯＳト
ランジタＭ2がＯＮ状態となって、信号電圧Ｖ1が次段の
ピーク出力単位Ｘ2に出力される。一方、Ｖ1＜Ｖ0なら
ばコンパレータＡからは”Ｌ”レベルの信号が出力さ
れ、ＭＯＳトランジタＭ 1がＯＮ状態となって、信号電
圧Ｖ0が次段のピーク出力単位Ｘ2に出力される。つま
り、電圧Ｖ1，Ｖ0のうち大きいレベルの信号電圧が選択
されて次段のピーク出力単位Ｘ2に出力されることにな
る。この場合、二つの電圧Ｖ1，Ｖ0の差がわずかの差で
あってもコンパレータの出力はオンかオフの状態になる
ので、大きいレベルの信号電圧が択一的に選択されて出
力される。
1は、コンパレータＡ、インバータＮ、二つのＮチャネ
ルＭＯＳトランジタＭ1，Ｍ2から構成されており、コン
パレータＡの非反転入力端子（＋）には信号源Ｓ1から
の出力電圧Ｖ1が入力され、反転入力端子（−）には比
較電圧Ｖ0が入力される。今、Ｖ1＞Ｖ0ならばコンパレ
ータＡからは”Ｈ”レベルの信号が出力され、ＭＯＳト
ランジタＭ2がＯＮ状態となって、信号電圧Ｖ1が次段の
ピーク出力単位Ｘ2に出力される。一方、Ｖ1＜Ｖ0なら
ばコンパレータＡからは”Ｌ”レベルの信号が出力さ
れ、ＭＯＳトランジタＭ 1がＯＮ状態となって、信号電
圧Ｖ0が次段のピーク出力単位Ｘ2に出力される。つま
り、電圧Ｖ1，Ｖ0のうち大きいレベルの信号電圧が選択
されて次段のピーク出力単位Ｘ2に出力されることにな
る。この場合、二つの電圧Ｖ1，Ｖ0の差がわずかの差で
あってもコンパレータの出力はオンかオフの状態になる
ので、大きいレベルの信号電圧が択一的に選択されて出
力される。
【００１４】なお、ピーク出力単位Ｘ2以降では、反転
入力端子（−）には前段のピーク出力単位からの出力が
入力されることになる。
入力端子（−）には前段のピーク出力単位からの出力が
入力されることになる。
【００１５】以上説明したように、本実施形態のピーク
検出回路では各ピーク出力単位において、前段のピーク
出力単位からの出力と信号源からの出力とのうち、レベ
ルの大きい方の出力を次段のピーク出力単位Ｘに出力し
ていくので、出力バッファアンプＢからは常に信号源Ｓ
1〜Ｓ4からの信号のうち最大の信号が出力されることに
なる。
検出回路では各ピーク出力単位において、前段のピーク
出力単位からの出力と信号源からの出力とのうち、レベ
ルの大きい方の出力を次段のピーク出力単位Ｘに出力し
ていくので、出力バッファアンプＢからは常に信号源Ｓ
1〜Ｓ4からの信号のうち最大の信号が出力されることに
なる。
【００１６】なお、図１に示したピーク検出回路は最大
値検出のためのものであるが、本発明は最小値検出にも
用いることができる。例えば、インバータＮをＭＯＳト
ランジタＭ2側に接続する、ＭＯＳトランジタＭ1，Ｍ2
をＰチャネル型とすること等により最小値を検出する回
路とすることができる。
値検出のためのものであるが、本発明は最小値検出にも
用いることができる。例えば、インバータＮをＭＯＳト
ランジタＭ2側に接続する、ＭＯＳトランジタＭ1，Ｍ2
をＰチャネル型とすること等により最小値を検出する回
路とすることができる。
【００１７】次に信号源の構成例について説明する。
【００１８】図２（ａ），（ｂ）は信号源の一例となる
ＭＯＳ型センサの回路構成図である。図２（ａ），
（ｂ）において、破線内はセンサセルを示し、それぞれ
フォトダイオードＤ1、ＭＯＳトランジスタＭ1〜Ｍ3か
ら構成される。
ＭＯＳ型センサの回路構成図である。図２（ａ），
（ｂ）において、破線内はセンサセルを示し、それぞれ
フォトダイオードＤ1、ＭＯＳトランジスタＭ1〜Ｍ3か
ら構成される。
【００１９】図２（ａ）に示すＭＯＳ型センサにおいて
は、まず、ＭＯＳトランジタＭ1及びＭＯＳトランジタ
Ｍ4がＯＮ状態となって、フォトダイオードＤ1及びＭＯ
ＳトランジスタＭ2のゲートに残留する電荷がリセット
され（リセット動作）、次にＭＯＳトランジタＭ1がＯ
ＦＦ状態となって、ＭＯＳトランジスタＭ2のゲートに
フォトダイオードＤ1で光電変換された電荷が蓄積され
（蓄積動作）、次にＭＯＳトランジタＭ3及びＭＯＳト
ランジタＭ5がＯＮ状態となって、ＭＯＳトランジスタ
Ｍ2のゲートに蓄積された電荷に対応する電流が流れて
信号が読み出される（読出し動作）。このようなＭＯＳ
型センサの読出し動作期間に信号が出力されて図１に示
したピーク検出回路に入力される。
は、まず、ＭＯＳトランジタＭ1及びＭＯＳトランジタ
Ｍ4がＯＮ状態となって、フォトダイオードＤ1及びＭＯ
ＳトランジスタＭ2のゲートに残留する電荷がリセット
され（リセット動作）、次にＭＯＳトランジタＭ1がＯ
ＦＦ状態となって、ＭＯＳトランジスタＭ2のゲートに
フォトダイオードＤ1で光電変換された電荷が蓄積され
（蓄積動作）、次にＭＯＳトランジタＭ3及びＭＯＳト
ランジタＭ5がＯＮ状態となって、ＭＯＳトランジスタ
Ｍ2のゲートに蓄積された電荷に対応する電流が流れて
信号が読み出される（読出し動作）。このようなＭＯＳ
型センサの読出し動作期間に信号が出力されて図１に示
したピーク検出回路に入力される。
【００２０】図２（ｂ）に示すＭＯＳ型センサにおいて
は、まず、ＭＯＳトランジタＭ1及びＭＯＳトランジタ
Ｍ4がＯＮ状態となって、フォトダイオードＤ1及びＭＯ
ＳトランジスタＭ3のゲートに残留する電荷がリセット
され（リセット動作）、次にＭＯＳトランジタＭ1がＯ
ＦＦ状態となって、ＭＯＳトランジスタＭ3のゲートに
フォトダイオードＤ1で光電変換された電荷が蓄積され
（蓄積動作）、次にＭＯＳトランジタＭ2及びＭＯＳト
ランジタＭ5がＯＮ状態となって、ＭＯＳトランジスタ
Ｍ3のゲートに蓄積された電荷に対応する電流が流れて
信号が読み出される（読出し動作）。このようなＭＯＳ
型センサの読出し動作期間に信号が出力されて図１に示
したピーク検出回路に入力される。ただし、図２（ｂ）
に示すＭＯＳ型センサでは信号の極性が反転して出力さ
れるので最小値を検出する。
は、まず、ＭＯＳトランジタＭ1及びＭＯＳトランジタ
Ｍ4がＯＮ状態となって、フォトダイオードＤ1及びＭＯ
ＳトランジスタＭ3のゲートに残留する電荷がリセット
され（リセット動作）、次にＭＯＳトランジタＭ1がＯ
ＦＦ状態となって、ＭＯＳトランジスタＭ3のゲートに
フォトダイオードＤ1で光電変換された電荷が蓄積され
（蓄積動作）、次にＭＯＳトランジタＭ2及びＭＯＳト
ランジタＭ5がＯＮ状態となって、ＭＯＳトランジスタ
Ｍ3のゲートに蓄積された電荷に対応する電流が流れて
信号が読み出される（読出し動作）。このようなＭＯＳ
型センサの読出し動作期間に信号が出力されて図１に示
したピーク検出回路に入力される。ただし、図２（ｂ）
に示すＭＯＳ型センサでは信号の極性が反転して出力さ
れるので最小値を検出する。
【００２１】なお、図２（ａ），（ｂ）のＭＯＳ型セン
サにおいて、蓄積動作期間に信号を読み出してピーク値
を検出してもよいことは勿論である。 （実施形態２）図３は本発明のピーク検出回路の第２実
施形態を示す回路構成図である。同図において、Ｓ1〜
Ｓ4は信号源であり、信号源Ｓ1〜Ｓ4はスキャン回路に
よって順次選択されるＭＯＳトランジスタＭ1〜Ｍ4を介
して共通出力線に接続される。この共通出力線はコンパ
レータＡの非反転入力端子（＋）に接続されるととも
に、ＭＯＳトランジスタＭ5を介してコンパレータＡの
反転入力端子（−）と蓄積手段Ｃに接続される。コンパ
レータＡの出力はＭＯＳトランジスタＭ5のゲートに接
続される。
サにおいて、蓄積動作期間に信号を読み出してピーク値
を検出してもよいことは勿論である。 （実施形態２）図３は本発明のピーク検出回路の第２実
施形態を示す回路構成図である。同図において、Ｓ1〜
Ｓ4は信号源であり、信号源Ｓ1〜Ｓ4はスキャン回路に
よって順次選択されるＭＯＳトランジスタＭ1〜Ｍ4を介
して共通出力線に接続される。この共通出力線はコンパ
レータＡの非反転入力端子（＋）に接続されるととも
に、ＭＯＳトランジスタＭ5を介してコンパレータＡの
反転入力端子（−）と蓄積手段Ｃに接続される。コンパ
レータＡの出力はＭＯＳトランジスタＭ5のゲートに接
続される。
【００２２】以下上記ピーク検出回路の動作について説
明する。
明する。
【００２３】スキャン回路によってＭＯＳトランジスタ
Ｍ1〜Ｍ4が順次選択されてＯＮ状態となると、信号源Ｓ
1〜Ｓ4からＭＯＳトランジスタＭ1〜Ｍ4を介して共通出
力線に順次信号が出力される。今、信号源Ｓ1から共通
出力線に信号が出力されたとすると、この信号レベルが
蓄積手段Ｃの電位よりも大きい場合にはコンパレータＡ
から”Ｈ”レベルの信号が出力され、ＭＯＳトランジス
タＭ5をＯＮ状態として信号源Ｓ1からの信号を蓄積手段
Ｃに蓄積する。信号源Ｓ1からの信号のレベルが蓄積手
段Ｃの電位よりも小さい場合にはコンパレータＡから”
Ｌ”レベルの信号が出力され、ＭＯＳトランジスタＭ5
はＯＦＦ状態を維持し蓄積手段Ｃの電位は維持される。
つまり、蓄積手段Ｃに蓄積されていた信号のレベルと信
号源から共通信号線に出力された信号のレベルのうち、
大きい方の信号が蓄積手段Ｃに蓄積されることになる。
Ｍ1〜Ｍ4が順次選択されてＯＮ状態となると、信号源Ｓ
1〜Ｓ4からＭＯＳトランジスタＭ1〜Ｍ4を介して共通出
力線に順次信号が出力される。今、信号源Ｓ1から共通
出力線に信号が出力されたとすると、この信号レベルが
蓄積手段Ｃの電位よりも大きい場合にはコンパレータＡ
から”Ｈ”レベルの信号が出力され、ＭＯＳトランジス
タＭ5をＯＮ状態として信号源Ｓ1からの信号を蓄積手段
Ｃに蓄積する。信号源Ｓ1からの信号のレベルが蓄積手
段Ｃの電位よりも小さい場合にはコンパレータＡから”
Ｌ”レベルの信号が出力され、ＭＯＳトランジスタＭ5
はＯＦＦ状態を維持し蓄積手段Ｃの電位は維持される。
つまり、蓄積手段Ｃに蓄積されていた信号のレベルと信
号源から共通信号線に出力された信号のレベルのうち、
大きい方の信号が蓄積手段Ｃに蓄積されることになる。
【００２４】なお、信号源Ｓ1からの信号を共通出力線
に出力する前に、蓄積手段Ｃの電位はリセット電位とし
ておく。このリセット電位は信号源Ｓ1〜Ｓ4から出力さ
れる信号電圧のピーク値より小さければよいが、好まし
くは信号源Ｓ1〜Ｓ4から出力される信号電圧より低い電
位に設定する。
に出力する前に、蓄積手段Ｃの電位はリセット電位とし
ておく。このリセット電位は信号源Ｓ1〜Ｓ4から出力さ
れる信号電圧のピーク値より小さければよいが、好まし
くは信号源Ｓ1〜Ｓ4から出力される信号電圧より低い電
位に設定する。
【００２５】さらに信号源Ｓ2〜Ｓ4から共通出力線に信
号が出力されていくと、上述した信号源Ｓ1からの信号
の処理と同様に、蓄積手段Ｃに蓄積されていた信号のレ
ベルと信号源から共通信号線に出力された信号のレベル
のうち大きい方が蓄積手段Ｃに順次蓄積されていき、最
終的に信号源Ｓ1〜Ｓ4からの信号のうち最大の信号が蓄
積手段に蓄積されることになる。この蓄積されたピーク
信号を出力することで最大値の検出を行なうことができ
る。
号が出力されていくと、上述した信号源Ｓ1からの信号
の処理と同様に、蓄積手段Ｃに蓄積されていた信号のレ
ベルと信号源から共通信号線に出力された信号のレベル
のうち大きい方が蓄積手段Ｃに順次蓄積されていき、最
終的に信号源Ｓ1〜Ｓ4からの信号のうち最大の信号が蓄
積手段に蓄積されることになる。この蓄積されたピーク
信号を出力することで最大値の検出を行なうことができ
る。
【００２６】なお、コンパレータＡからの出力をインバ
ータ等を介してＭＯＳトランジスタＭ5に入力する等で
最小値の検出を行なうことができることは勿論である。
ータ等を介してＭＯＳトランジスタＭ5に入力する等で
最小値の検出を行なうことができることは勿論である。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
複数の信号源からの最小又は最大の出力を検出する場合
に、その最小値又は最大値を高速かつ高精度で検出する
ことができる。
複数の信号源からの最小又は最大の出力を検出する場合
に、その最小値又は最大値を高速かつ高精度で検出する
ことができる。
【図１】本発明のピーク検出回路の第１実施形態を示す
回路構成図である。
回路構成図である。
【図２】上記ピーク検出回路の信号源を示す構成図であ
る。
る。
【図３】本発明のピーク検出回路の第２実施形態を示す
回路構成図である。
回路構成図である。
【図４】従来のピーク検出回路の回路構成図である。
Ｘ1〜Ｘ4 ピーク出力単位 Ｓ1〜Ｓ4 信号源 Ｂ 出力バッファアンプ Ａ コンパレータ Ｎ インバータ Ｍ1，Ｍ2 ＮチャネルＭＯＳトランジタ
Claims (3)
- 【請求項１】 第１の信号の出力制御を行なう第１のス
イッチ手段と、第２の信号の出力制御を行なう第２のス
イッチ手段と、該第１の信号と該第２の信号とが入力さ
れる比較器とを備え、 前記比較器の出力によって、前記第１及び第２のスイッ
チ手段のいずれか一方を導通させ、前記第１の信号及び
第２の信号のうちの大きい又は小さい信号を出力する信
号出力回路。 - 【請求項２】 請求項１に記載の信号出力回路を一つの
ピーク検出単位とし、該ピーク検出単位を複数段直列に
接続してなるピーク検出回路であって、 各ピーク検出単位の第１の信号はそれぞれ異なる信号源
からの出力信号であり、各ピーク検出単位の第２の信号
は前段のピーク検出単位からの出力信号であるピーク検
出回路。 - 【請求項３】 複数の信号源がそれぞれ第１のスイッチ
手段を介して共通出力線に接続され、該共通出力線は第
２のスイッチ手段を介して信号蓄積手段に接続されると
ともに比較器の一方の入力端子に接続され、該信号蓄積
手段は該比較器の他方の入力端子に接続され、 前記第２のスイッチ手段の導通は前記比較器の出力によ
り制御され、前記第１のスイッチ手段の導通は信号転送
手段により順次制御されてなるピーク検出回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00732596A JP3169205B2 (ja) | 1996-01-19 | 1996-01-19 | ピーク検出回路 |
| EP97300324A EP0785440A3 (en) | 1996-01-19 | 1997-01-17 | Signal generating circuit and peak detection circuit |
| US08/785,222 US5896050A (en) | 1996-01-19 | 1997-01-17 | Signal generating circuit and peak detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00732596A JP3169205B2 (ja) | 1996-01-19 | 1996-01-19 | ピーク検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09196975A true JPH09196975A (ja) | 1997-07-31 |
| JP3169205B2 JP3169205B2 (ja) | 2001-05-21 |
Family
ID=11662823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00732596A Expired - Fee Related JP3169205B2 (ja) | 1996-01-19 | 1996-01-19 | ピーク検出回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5896050A (ja) |
| EP (1) | EP0785440A3 (ja) |
| JP (1) | JP3169205B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255865B1 (en) * | 1999-11-03 | 2001-07-03 | Nanopower Technologies Inc. | Track-and-hold circuit |
| JP4502358B2 (ja) * | 2003-07-31 | 2010-07-14 | キヤノン株式会社 | 記録ヘッド基体、記録ヘッド、及び記録装置 |
| JP2014005602A (ja) * | 2012-06-21 | 2014-01-16 | Kaho Manufacturing Co Ltd | 除雪機を備えたモノレール |
| US11164825B2 (en) | 2018-10-31 | 2021-11-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | CoWos interposer with selectable/programmable capacitance arrays |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0656394B2 (ja) * | 1983-06-03 | 1994-07-27 | 株式会社日立製作所 | 信号選択回路 |
| US4617473A (en) * | 1984-01-03 | 1986-10-14 | Intersil, Inc. | CMOS backup power switching circuit |
| SU1262531A1 (ru) * | 1985-04-01 | 1986-10-07 | Специальное Конструкторское Бюро Вычислительной Техники Института Кибернетики Ан Эсср | Многоканальный амплитудный селектор |
| JPS6290774A (ja) * | 1985-07-01 | 1987-04-25 | Hitachi Ltd | ピ−ク電圧保持回路 |
| JPS63245236A (ja) * | 1987-03-31 | 1988-10-12 | 株式会社東芝 | 電源切替回路 |
| JPH0194268A (ja) * | 1987-10-05 | 1989-04-12 | Nec Corp | ピークホールド回路 |
| US5272393A (en) * | 1987-11-24 | 1993-12-21 | Hitachi, Ltd. | Voltage converter of semiconductor device |
| US5315185A (en) * | 1992-09-30 | 1994-05-24 | Fujitsu Limited | Switching noise cancelling system in a space diversity receiving system |
| US5302863A (en) * | 1993-01-29 | 1994-04-12 | Hewlett-Packard Company | CMOS peak amplitude detector |
| US5381052A (en) * | 1993-07-06 | 1995-01-10 | Digital Equipment Corporation | Peak detector circuit and application in a fiber optic receiver |
-
1996
- 1996-01-19 JP JP00732596A patent/JP3169205B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-17 EP EP97300324A patent/EP0785440A3/en not_active Withdrawn
- 1997-01-17 US US08/785,222 patent/US5896050A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0785440A2 (en) | 1997-07-23 |
| EP0785440A3 (en) | 1998-04-15 |
| JP3169205B2 (ja) | 2001-05-21 |
| US5896050A (en) | 1999-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950001430B1 (ko) | 전류 감지 증폭 회로 | |
| US4783604A (en) | Buffer circuit for outputting signals of different polarities | |
| JPS6026329B2 (ja) | アナログ・デジタル変換器 | |
| JPH11340745A (ja) | トランスインピーダンス型増幅回路 | |
| KR900015148A (ko) | 반도체장치 | |
| EP0855103B1 (en) | Peak detector and use thereof | |
| US4763197A (en) | Charge detecting circuit | |
| KR101688600B1 (ko) | 피드백 클램프블록을 구비하는 샘플링회로, 영상신호증폭회로 및 상기 영상신호증폭회로를 구비하는 이미지센서 | |
| JPH09196975A (ja) | 信号出力回路及びピーク検出回路 | |
| JPS6260851B2 (ja) | ||
| US6797934B2 (en) | Optical transient sensor having a charge/discharge circuit | |
| JP2548809B2 (ja) | 光電変換装置 | |
| EP0582289B1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| JPH0611102B2 (ja) | 信号検出回路 | |
| JP3240750B2 (ja) | 二値化回路及び固体撮像装置 | |
| US5942920A (en) | Dual buffer peak detecting apparatus | |
| KR100265139B1 (ko) | 광센서 수단에 빛이 조사되는 빈도를 감지하는 광센서 수단 | |
| JP4093407B2 (ja) | 過電流検出回路 | |
| CN110987197B (zh) | 信号处理装置及方法 | |
| JPH0215147B2 (ja) | ||
| JP3326804B2 (ja) | コンパレータ回路 | |
| US6369587B1 (en) | Pulse center detection circuit | |
| JPH0381091B2 (ja) | ||
| JP2746081B2 (ja) | Ａｄコンバータ回路 | |
| JP2826187B2 (ja) | 二値化信号変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |