JP2826187B2 - 二値化信号変換回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、アナログ信号を二値化信号に変換する信
号変換回路に関する。

〔従来の技術〕

マイコンやLSI技術の発展に支えられて、ディジタル
信号処理技術の応用範囲は急速に拡大されており、か
つ、アナログ信号処理では不可能であった機能をディジ
タル的な処理技術によって追加させることも可能になっ
た。

自然界における物理量は殆んどがアナログ量であるの
で、これをディジタル化して情報の記録や伝送などの精
度を向上させるためにはアナログ量を二値化信号に変換
することが必要であり、このために二値化信号変換回路
が使用される。

二値化信号変換回路は、入力アナログ信号をサンプリ
ングし、その信号波形が立上り又は立下りのいずれかの
状態にあるかを検出し、さらに信号処理を行ってディジ
タル信号として出力させるものである。

第２図は従来技術によるアナログ信号を二値化信号に
変換する回路のブロック図である。

第２図において、入力アナログ信号Ｓ₁はダイオード1
04および他端を接地した抵抗107を介して、上限ホール
ド・ディスチャージ回路を構成するオペアンプ101の非
反転入力端子および下限ホールド・ディスチャージ回路
を構成するオペアンプ102の非反転入力端子に入力す
る。

上記オペアンプ101の出力端子はダイオード105のカソ
ード端子を介して抵抗108および他端を接地したコンデ
ンサ111と接続しており、その反転入力端子は上記ダイ
オード105のカソード端子に接続されている。

また、オペアンプ102の出力端子はダイオード106のア
ノード端子を介して抵抗109および他端を制御電源に接
続したコンデンサ112と接続しており、その反転入力端
子は上記ダイオード106のアノード端子と接続してい
る。

さらに、上記上限ホールド・ディスチャージ回路の抵
抗108と下限ホールド・ディスチャージ回路の抵抗109は
直列接続され、その接続点はオペアンプ103の非反転入
力端子と抵抗110を介して接続し、また、上記オペアン
プ103の反転入力端子は入力アナログ信号Ｓ₁を入力する
ダイオード104のアノード端子と接続している。

従って、上記上限ホールド・ディスチャージ回路と下
限ホールド・ディスチャージ回路におけるそれぞれの電
圧の中間値に相当する信号が上記オペアンプ103の非反
転入力端子に入力され、反転入力端子に入力するアナロ
グ信号Ｓ₁と比較し、その差電圧を二値化信号として出
力する。

この従来技術に基づくアナログ信号の二値化信号変換
回路の波形図を第４図に示す。

〔発明が解決しようとする課題〕

上述した二値化信号変換回路においては、入力アナロ
グ信号のピーク値を順次ホールドするためにコンデンサ
を備えており、常に一定の時定数によって放電を行な
い、それぞれのピークホールド電圧を検出したうえでそ
れらの中間値を取り出し、第４図の（ａ）に示すように
二値化信号の信号幅を決定している。

ところで、入力されるアナログ信号波形は種々の原因
に基づくノイズ等のために波形が歪んでいる場合があ
る。このような場合には、第４図の（ｂ）に示すように
入力信号の上限部または下限部におけるピーク値の検出
ができなくなるところが発生し、このため誤った二値化
信号が出力される。

即ち、入力したアナログ信号が正確にディジタル信号
に変換されないという異常現象が発生する。この発明
は、上述した問題点を解消するためになされたもので、
入力アナログ信号波形が歪んでいる場合でも正確に二値
化信号に変換できる回路を提供することを目的とするも
のである。

〔課題を解決するための手段〕

上述した目的を達成するために、この発明によるアナ
ログ信号の二値化信号変換回路は、電圧上昇過程のアナ
ログ信号をピークホールドした後で、ピークホールドを
リセットして上記アナログ信号の立上りを検出する立上
り検出回路と、電圧下降過程のアナログ信号をボトムホ
ールドした後で、ボトムホールドをリセットして上記ア
ナログ信号の立下りを検出する立下り検出回路と、上記
立上り検出回路と立下り検出回路の出力信号の極性を反
転させると共に、信号レベルを変換する２組の信号レベ
ル変換回路と、上記２組の信号レベル変換回路の出力信
号を入力して二値化信号を出力する二値化変換回路と、
によって構成した。

〔作用〕

オペアンプ３の非反転入力端子への入力信号Ｓ₂はコ
ンデンサ８によってピークホールドされ、反転入力端子
へのアナログ信号Ｓ₁と比較されその差電圧をディジタ
ル信号Ｓ₄として出力する。

また、オペアンプ４の非反転入力端子への入力信号Ｓ
₃はコンデンサ10によってピークホールドされ、反転入
力端子へのアナログ信号Ｓ₁と比較されその差電圧をデ
ィジタル信号Ｓ₅として出力する。コンデンサ８および1
0はそれぞれトランジスタ12または13のONに伴って放電
されるので、次に入力されるアナログ信号によって再充
電される。また、上記２つの出力信号Ｓ₄とＳ₅は信号レ
ベル変換回路30₁と30₂においてそれぞれ逆極性の信号Ｓ
₆とＳ₇にレベル変換され、フリップ・フロップ回路31に
おいて二値化信号Ｓ₈として出力される。

〔実施例〕

以下、この発明に係るアナログ信号の二値化信号変換
回路の実施例を第１図によって説明する。

第１図は上記二値化信号変換回路のブロック図であっ
て、入力したアナログ信号Ｓ₁はオペアンプ１と２の非
反転入力端子およびオペアンプ３と４の反転入力端子に
それぞれ入力される。

オペアンプ１と２は共にその反転入力端子を出力端子
と接続してあり、それぞれの出力端子はダイオード６ま
たは７を介してオペアンプ３または４の非反転入力端子
と接続している。

アナログ信号の立上り検出回路５₁を構成するオペア
ンプ１の出力端子とオペアンプ３の非反転入力端子の間
には上述したダイオード６および他端を接地したコンデ
ンサ８と抵抗９が接続されており、また、抵抗14を介し
てコレクタ端子を接続したＮ形トランジスタ12は接地し
たエミッタ端子と抵抗14を介して接地すると共に抵抗16
を介してオペアンプ３の出力端子と接続したベース端子
を備えている。

また、アナログ信号の立下り検出回路５₂を構成する
オペアンプ２の出力端子とオペアンプ４の非反転入力端
子の間には上述したダイオード７および他端を制御電源
と接続したコンデンサ10と抵抗11が接続されており、ま
た抵抗15を介してコレクタ端子を接続したＰ形トランジ
スタ13は制御電源と接続したエミッタ端子、抵抗19を介
して制御電源と接続すると共に抵抗18を介してオペアン
プ４の出力端子と接続したベース端子を備えている。

さらに、上記オペアンプ３と４の出力端子はそれぞれ
同一の回路構成の信号レベル変換回路30₁と30₂に接続さ
れる。

即ち、抵抗を介して制御電源と接続したコレクタ端
子、接地したエミッタ端子および抵抗を介して接地した
ベース端子を備えた２組のＮ形トランジスタ25と29のベ
ース端子と、上記２つのオペアンプ３と４の出力端子と
を抵抗コンデンサよりなる並列回路を介してそれぞれ接
続したものである。

また、上記２組のトランジスタ25と29のそれぞれのコ
レクタ端子は二値化変換部31を構成するフリップ・フロ
ップ回路31のCLEAR端子とCLK端子に接続される。

次に、この発明に係る二値化信号変換回路の動作につ
いて説明する。

バッファ・アンプであるオペアンプ１の非反転入力端
子に入力したアナログ信号Ｓ₁は、ダイオード６の順方
向電圧損に相当する低い信号Ｓ₂となりオペアンプ３の
非反転入力端子に入力され、コンデンサ８によってピー
ク・ホールドされる。

また、オペアンプ３の反転入力端子にはアナログ信号
Ｓ₁が入力しているので、上記２つの信号Ｓ₁とＳ₂はオ
ペアンプ３によって比較されその差電圧を出力端子から
出力する。

このオペアンプ３の出力端子は抵抗を介してＮ形トラ
ンジスタ12のベース端子と接続されているので、オペア
ンプ３の出力電圧の増加に伴ってＮ型トランジスタ12の
ベース電流も増加して行き、Ｎ型トランジスタはONとな
る。このトランジスタのONによってコンデンサ８は抵抗
14を介して急速放電される。

ダイオード６のアノード端子はオペアンプ１の出力端
子に接続してあるので、電圧上昇過程のアナログ信号は
ダイオード６を介してオペアンプ３の非反転入力端子に
入力する。また、ダイオード７のカソード端子はオペア
ンプ２の出力端子に接続してあるので、電圧下降過程の
アナログ信号はダイオード７を介してオペアンプ４の非
反転入力端子に入力する。従って、電圧上昇過程のアナ
ログ信号はオペアンプ３において、また、電圧下降過程
のアナログ信号はオペアンプ４において交互にピークホ
ールドとリセットを繰り返す。

第３図は上述した二値化信号変換回路における波形図
であって、アナログ信号の立上り検出回路５₁における
アナログ信号Ｓ₁とＳ₂はオペアンプ３からのディジタル
信号Ｓ₄として出力される。

また、上記立下り検出回路５₂におけるアナログ信号
Ｓ₁とＳ₂の波形およびその立下りを検出したオペアンプ
４の出力ディジタル信号Ｓ₅は第３図に示す通りであ
る。

上記２つのディジタル信号Ｓ₄とＳ₅は、それぞれ信号
レベル変換回路30₁と30₂においてレベル変換され、逆極
性のディジタル信号Ｓ₆とＳ₇として二値化変換部31に入
力し、二値化信号Ｓ₈として出力される。

〔発明の効果〕

以上説明したように、この発明による二値化変換回路
は、アナログ信号の立上り検出回路５₁と立下り検出回
路５₂、および上記出力信号をレベル変換する同一回路
構成よりなる信号レベル変換回路30₁と30₂、さらに、上
記２組のレベル変換回路の出力信号を入力して二値化信
号として出力するフリップ・フロップ回路よりなる二値
化変換部31によって構成したものである。

上記アナログ信号の立上り及び立下り検出回路におい
ては、コンデンサがピーク・ホールドした時にオペアン
プの正帰還回路を構成するトランジスタがONとなるの
で、このトランジスタのONによってコンデンサの放電特
性の時定数は小さくなりコンデンサは急速に放電され
る。従って、立上りの検出および立下りの検出が明確に
なり、アナログ信号の立上りと立下りの検出によって出
力されるディジタル信号は、アナログ信号に含まれるノ
イズ等の影響を受けなくなる効果がある。

【図面の簡単な説明】

第１図はこの発明の実施例を示すアナログ信号の二値化
信号変換回路のブロック図、第２図は従来技術における
ブロック図、第３図は二値化変換回路の波形図、第４図
は従来技術における波形図である。 1,2,3,4……オペアンプ、５₁……立上り検出回路、５₂
……立下り検出回路、6,7……ダイオード、8,10,20,21
……コンデンサ、12,13,25,29……トランジスタ、9,11,
14〜19,22〜24,26〜28……抵抗、30₁,30₂……信号レベ
ル変換回路、31……二値化変換部（フリップ・フロッ
プ）。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】アナログ信号を二値化信号に変換する二値
   化信号変換回路において、 電圧上昇過程のアナログ信号とレベルシフトした上記ア
   ナログ信号のピークホールド信号とを、出力信号により
   ピークホールドをリセットするコンパレータに入力させ
   て比較し、上記電圧上昇過程のアナログ信号の立上りを
   検出する立上り検出回路と、 電圧下降過程のアナログ信号とレベルシフトした上記ア
   ナログ信号のボトムホールド信号とを、出力信号により
   ボトムホールドをリセットするコンパレータに入力させ
   て比較し、上記電圧下降過程のアナログ信号の立下りを
   検出する立下り検出回路と、 上記立上り検出回路と立下り検出回路における夫々の出
   力信号の極性を反転させると共に、信号レベルを変換す
   る２組の信号レベル変換回路と、 上記２組の信号レベル変換回路の出力信号を入力して二
   値化信号を出力する二値化変換部と、 によって構成したことを特徴とする二値化信号変換回
   路。