JPH04139913A - 二値化信号変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、アナログ信号を二値化信号に変換する信号
変換回路に関する。

〔従来の技術〕

マイコンやＬＳＩ技術の発展に支えられて、ディジタル
信号処理技術の応用範囲は急速に拡大されており、かつ
、アナログ信号処理では不可能であった機能をディジタ
ル的な処理技術によって追加させることも可能になった
。

自然界における物理量は殆んどがアナログ量であるので
、これをディジタル化して情報の記録や伝送などの精度
を向上させるためにはアナログ量を二値化信号に変換す
ることが必要であり、このために二値化信号変換回路が
使用される。

二値化信号変換回路は、人力アナログ信号をサンプリン
グし、その信号波形が立上り又は立下りのいずれかの状
態にあるかを検出し、さらに信号処理を行ってディジタ
ル信号として出力させるものである。

第２図は従来技術によるアナログ信号を二値化信号に変
換する回路のブロック図である。

第２図において、入力アナログ信号Ｓ、＋まダイオード
１０４および他端を接地した抵抗１０７を介して、上限
ホールド・ディスチャージ回路を構成するオペアンプ１
０１の非反転入力端子および下限ホールド・ディスチャ
ージ回路を構成するオペアンプ１０２の非反転入力端子
に入力する。

上記オペアンプ１０１の出力端子はダイオード１０５の
カソード端子を介して抵抗１０８および他端を接地した
コンデンサ１１１と接続しており、その反転入力端子は
上記ダイオード１０５のカソード端子に接続されている
。

また、オペアンプ１０２の出力端子はダイオード１０６
のアノード端子を介して抵抗１０９および他端を制御電
源に接続したコンデンサ１１２と接続しており、その反
転入力端子は上記ダイオード１０６のアノード端子と接
続している。

さらに、上記上限ホールド・ディスチャージ回路の抵抗
１０８と下限ホールド・ディスチャージ回路の抵抗１０
９は直列接続され、その接続点はオペアンプ１０３の非
反転入力端子と抵抗１１０を介して接続し、また、上記
オペアンプ１０３の反転入力端子は人力アナログ信号Ｓ
１を入力するダイオード１０４のアノード端子と接続し
ている。

従って、上記上限ホールド・ディスチャージ回路と下限
ホールド・ディスチャージ回路におけるそれぞれの電圧
の中間値に相当する信号が上記オペアンプ１０３の非反
転入力端子に入力され、反転入力端子に入力するアナロ
グ信号ＳＩと比較し、その差電圧を二値化信号として出
力する。

この従来技術に基づくアナログ信号の二値化信号変換回
路の波形図を第４図に示す。

〔発明が解決しようとする課題〕

上述した二値化信号変換回路においては、入力アナログ
信号のピーク値を順次ホールドするためにコンデンサを
備えており、常に一定の時定数によって放電を行ない、
それぞれのピークホールド電圧を検出したうえでそれら
の中間値を取り出し、第４図の（ａ）に示すように二値
化信号の信号幅を決定している。

ところで、入力されるアナログ信号波形は種々の原因に
基づくノイズ等のために波形が歪んでいる場合がある。

このような場合には、第４図の（ｂ）に示すように入力
信号の上限部または下限部におけるピーク値の検出がで
きなくなるところが発生し、このため誤った二値化信号
が出力される。

即ぢ、入力したアナログ信号が正確にディジタル信号に
変換されないという異常現象が発生ずる。

この発明は、上述した問題点を解消するた狛になされた
もので、人力アナログ信号波形が歪んでいる場合でも正
確に二値化信号に変換できる回路を提供することを目的
とするものである。

〔課題を解決するための手段〕

上述した目的を達成するために、この発明によるアナロ
グ信号の二値化信号変換回路は、アナログ信号とレベル
シフトした上記アナログ信号のピークボールド信号をコ
ンパレータへ入力し、コンパレークの出力信号によって
ピークホールドの時定数を可変とした立」二つ検出回路
および立下り検出回路と、上記２つの検出回路の出力信
号をそれぞれレベル変換する２つの信号レベル変換回路
と、上記２つの信号レベル変換回路のそれぞれの出力信
号を入力して二値化信号として出力する二値化変換部と
によって構成した。

〔作用〕

オペアンプ３の非反転入力端子への入力信号Ｓ２はコン
デンサ８によってピークホールドされ、反転入力端子へ
のアナログ信号Ｓ１と比較されその差電圧をディジタル
信号Ｓ４として出力する。

また、オペアンプ４の非反転入力端子への入力信号Ｓ３
はコンデンサ１０によってピークホールドされ、反転入
力端子へのアナログ信号Ｓ１と比較されその差電圧をデ
ィジタル信号Ｓ５として出力する。コンデンサ８および
１０はそれぞれトランジスタ１２または１３のＯＮに伴
って放電されるので、次に入力されるアナログ信号によ
って再充電される。また、上記２つの出力信号Ｓ４と８
５は信号レベル変換回路３０１と３０２においてそれぞ
れ逆極性の信号Ｓ６と８７にレベル変換され、フリップ
・フロップ回路３１において二値化信号Ｓ８として出力
される。

〔実施例〕

以下、この発明に係るアナログ信号の二値化信号変換回
路の実施例を第１図によって説明する。

第１図は上記二値化信号変換回路のブロック図であって
、入力したアナログ信号Ｓ１はオペアンプ１と２の非反
転入力端子およびオペアンプ３と４の反転入力端子にそ
れぞれ人力される。

オペアンプ１と２は共にその反転入力端子を出力端子と
接続してあり、それぞれの出力端子はダイオード６また
は７を介してオペアンプ３または４の非反転入力端子と
接続している。

アナログ信号の立上り検出回路５１を構成するオペアン
プ１の出力端子とオペアンプ３の非反転入力端子の間に
は上述したダイオード６および他端を接地したコンデン
サ８と抵抗９が接続されており、また、抵抗１４を介し
てコレクタ端子を接続したＮ形トランジスタ１２は接地
したエミッタ端子と抵抗１４を介して接地すると共に抵
抗１６を介してオペアンプ３の出力端子と接続したベー
ス端子を備えている。

また、アナログ信号の立下り検出回路５２を構成するオ
ペアンプ２の出力端子とオペアンプ４の非反転入力端子
の間には上述したダイオード７および他端を制御電源と
接続したコンデンサ１０と抵抗１１が接続されており、
また抵抗１５を介してコレクタ端子を接続したＰ形トラ
ンジスタ１３は制御電源と接続したエミッタ端子、抵抗
１９を介して制御電源と接続すると共に抵抗１８を介し
てオペアンプ４の出力端子と接続したベース端子を備え
ている。

さらに、上記オペアンプ３と４の出力端子はそれぞれ同
一の回路構成の信号レベル変換回路３０と３０２に接続
される。

即ち、抵抗を介して制御電源と接続したコレクタ端子、
接地したエミッタ端子および抵抗を介して接地したベー
ス端子を備えた２組のＮ形トランジスタ２５と２９のベ
ース端子と、上記２つのオペアンプ３と４の出力端子と
を抵抗コンデンサよりなる並列回路を介してそれぞれ接
続したものである。

また、」１記２組のトランジスタ２５と２９のそれぞれ
のコレクタ端子は二値化変換部３１を構成するフリップ
・フロップ回路３１のＣＬＥＡＲ端子とＣＬＫ端子に接
続される。

次に、この発明に係る二値化信号変換回路の動作につい
て説明する。

バッファ・アンプであるオペアンプ１の非反転入力端子
に入力した一アナログ信号ＳＩは、ダイオード６の順方
向型圧損に相当する低い信号Ｓ２となりオペアンプ３の
非反転入力端子に入力され、コンデンサ８によってピー
ク・ホールドされる。

また、オペアンプ３の反転入力端子にはアナログ信号Ｓ
１が人力しているので、上記２つの信号Ｓ１と８２はオ
ペアンプ３によって比較されその差電圧を出力端子から
出力する。

このオペアンプ３の出力端子は抵抗を介してＮ形トラン
ジスタ１２のベース端子と接続されているので、オペア
ンプ３の出力電圧の増加に伴ってＮ型トランジスタ１２
のベース電流も増加して行き、Ｎ型トランジスタはＯＮ
となる。このトランジスタのＯＮによってコンデンサ８
は抵抗１４を介して急速放電される。

第３図は上述した二値化信号変換回路における波形図で
あって、アナログ信号の立上り検出回路５、におけるア
ナログ信号Ｓ、と８２はオペアンプ３からのディジタル
信号Ｓ４として出力される。

また、上記立下り検出回路５２におけるアナログ信号Ｓ
１と８３の波形およびその立下りを検出したオペアンプ
４の出力ディジタル信号Ｓ、は第３図に示す通りである
。

上記２つのディジタル信号Ｓ、と８５は、それぞれ信号
レベル変換回路３Ｌと３０２においてレベル変換され、
逆極性のディジタル信号Ｓ６とＳ７として二値化変換部
３１に入力し、二値化信号Ｓ８として出力される。

〔発明の効果〕

以上説明したように、この発明による二値化変換回路は
、アナログ信号の立上り検出回路５１と立下り検出回路
５２、および上記出力信号をレベル変換する同一回路構
成よりなる信号レベル変換回路３０１と３０２、さらに
、上記２組のレベル変換回路の出力信号を入力して二値
化信号として出力するフリップ・フロップ回路よりなる
二値化変換部３１によって構成したものである。

上記アナログ信号の立上り及び立下り検出回路において
は、コンデンサがピーク・ホールドした時にオペアンプ
の正帰還回路を構成するトランジスタがＯＮとなるので
、このトランジスタのＯＮによってコンデンサの放電特
性の時定数は小さくなりコンデンサは急速に放電される
。従って、立上りの検出および立下りの検出が明確にな
り、アナログ信号の立上りと立下りの検出によって出力
されるディジタル信号は、アナログ信号に含まれるノイ
ズ等の影響を受けなくなる効果がある。

【図面の簡単な説明】

第１図はこの発明の実施例を示すアナログ信号の二値化
信号変換回路のブロック図、第２図は従来技術における
ブロック図、第３図は二値化変換回路の波形図、第４図
は従来技術における波形図である。 １、　２．　３．　４・・・オペアンプ、５、・・・立
上り検出回路、 ５２・・・立下り検出回路、 ６、７・・・ダイオード、 ８．１０，２０．２１・・・コンデンサ、１２．１３，
２５．２９・・・トランジスタ、９．１１．１４〜１９
．２２〜２４゜ ２６〜２８・・・抵抗、

Claims (1)

1. 【特許請求の範囲】 １、アナログ信号を二値化信号に変換する二値化信号変
   換回路において、 アナログ信号と、レベルシフトした上記アナログ信号の
   ピークホールド信号をコンパレータへ入力し、コンパレ
   ータの出力信号によってピークホールドの時定数を可変
   とした立上り検出回路および立下り検出回路と、 上記立上り検出回路および立下り検出回路の出力信号を
   それぞれレベル変換する信号レベル変換回路と、 上記信号レベル変換回路のそれぞれの出力信号を入力し
   て二値化信号として出力する二値化変換部と、 によって構成したことを特徴とする二値化信号変換回路
   。