JPH1082658A - 入力信号レベル判定装置 - Google Patents

Abstract

(57)【要約】 【課題】 チャタリングやノイズ等による一時的な入力
電圧の変動に対しても、正確で安定したレベル判定を行
う。 【解決手段】 複数のレベル検出回路１２，１３にて入
力信号の信号レベルを異なる基準値とそれぞれ比較して
該信号レベルを検出し、該各検出結果に基づいて信号レ
ベルを判定する入力信号レベル判定装置において、ＣＰ
Ｕ１６で各検出結果を比較し、その比較結果のデータを
一時的にメモリ１７に記録し、記録された過去の比較結
果を所定量抽出してフィードバックし、この抽出したデ
ータの全ての一致をヒステリシスを持たせて判断し、こ
の判断結果から入力信号のレベル判定を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、リレーやスイッチ
等から入力する信号に対して信号レベルの判定を行う入
力信号レベル判定装置に関する。

【０００２】

【関連する背景技術】従来、この種の判定装置では、例
えば鉄道における信号制御や運行制御、航空機、船舶並
びに自動車の運行制御等に用いられ、入力信号に対して
正確な信号レベル判定が要求されていた。そこで、従来
では、例えば特開平２−１０２０７号公報に示されるよ
うに、異なる閾値が設定されている２つのレベル検出部
を用いて、入力部からの入力信号を上記閾値レベルでレ
ベル検出し、それらのレベル検出結果が共にハイレベル
又はローレベルに一致した時にレベル判定結果を出力す
る装置があった。

【０００３】

【発明が解決しようとする課題】ところが、上記装置で
は、入力信号の電圧のみをレベル判定するだけでは、一
時的な入力電圧の変動に対して誤ったレベル判定結果を
出力する恐れがある。例えば、入力部がリレーで構成さ
れ、レベル判定にて電圧の高低を判断する等の場合、入
力部内部のリレーは、入力信号の電圧を上記設定された
高い方の閾値以上に保持しているが、ある時点でチャタ
リングやノイズの影響により、信号の電圧が上記設定さ
れた低い方の閾値を下回るレベルに一時的に降下するこ
とが考えられる。

【０００４】この場合、レベル検出やレベル判定には誤
りがないが、チャタリングやノイズによる電圧変動のた
めに、結果的には誤った判定結果を出力するという問題
点があった。さらに、レベル検出又はレベル判定におい
て、異常や故障が発生した場合、その異常や故障が検出
できなければ、上記装置は、誤った判定結果を出力し続
けるため、レベル判定の信頼性に欠けるという問題点が
あった。

【０００５】本発明は、上記問題点に鑑みなされたもの
で、一時的な入力電圧の変動に対しても、正確で安定し
たレベル判定を行うことができる入力信号レベル判定装
置を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、複数のレベル検出回路にて入力信号の
信号レベルを異なる基準値とそれぞれ比較して該信号レ
ベルを検出し、該各検出結果に基づいて前記信号レベル
を判定する入力信号レベル判定装置において、前記各検
出結果を比較し、その比較結果のデータを出力するＣＰ
Ｕからなる比較手段と、前記データを順次記録するメモ
リからなる記録手段と、前記記録されたデータを所定量
参照し、該参照したデータの一致を判断するＣＰＵから
なる判断手段と、前記判断結果に基づいて前記入力信号
の信号レベル判定を行うＣＰＵからなる判定手段とを備
える。

【０００７】すなわち、ＣＰＵで比較処理したデータを
一時的にメモリに記録し、上記記録された過去の比較処
理結果を所定量抽出して、この過去の比較処理結果から
入力信号が変位中であるか、チャタリングやノイズによ
る一時的な電圧変動であるかを判断する。請求項２及び
４では、前記比較手段からの比較結果のデータ又は前記
判断手段からの判断結果が連続して所定回数不一致の時
に、前記判定装置の故障及び異常を検出する異常検出手
段とを備える。

【０００８】すなわち、比較手段からの比較結果の中に
は装置の故障及び異常を示す特定のパターンがあり、ま
た判断手段からの連続する不一致回数が所定回数になる
と故障及び異常を示すことになるので、このパターンと
所定の連続不一致回数とを検出することにより、装置の
故障及び異常を検出する。請求項３では、判定手段は、
前記判断手段からの判断結果が不一致で、かつ該不一致
が連続して所定回数になるまでは、前回一致した時のレ
ベル判定結果を出力する。

【０００９】すなわち、入力信号のレベル判定にヒステ
リシスを持たせ、一時的な入力電圧の変動に対処する。

【００１０】

【発明の実施の形態】本発明に係る入力信号レベル判定
装置を図１乃至図１０の図面に基づいて説明する。図１
は、本発明に係る入力信号レベル判定装置の第１実施例
の構成を示すブロック図である。図において、入力信号
レベル判定装置は、入力回路１０と、２個のレベル検出
回路１３，１４と、レベル検出回路１３，１４の検出結
果から入力電圧レベルを判定する判定回路１５とから構
成されている。

【００１１】入力回路１０は内部に電源１１を有し、接
点１２の開閉により入力信号Ｓ1を変化させるもので、
接点１２が接触した時に直流電圧ＶHの信号Ｓ1を、接点
１２が離れた時に直流電圧ＶLの信号Ｓ1を出力する。レ
ベル検出回路１３，１４には、予め閾値Ｖ1，Ｖ2がそれ
ぞれ設定されており、上記閾値Ｖ1，Ｖ2と入力信号Ｓ1
の直流電圧ＶH，ＶLの関係は、図２に示すようにＶL＜
Ｖ1＜Ｖ2＜ＶHとなるように設定しておく。レベル検出
回路１３，１４は、入力信号Ｓ1が上記閾値Ｖ1，Ｖ2に
対して高い電圧であればハイレベル、又は低い電圧であ
ればローレベルの検出信号Ｓ2，Ｓ3をそれぞれレベル判
定回路１５へ出力する。

【００１２】レベル判定回路１５は、ＣＰＵ１６と、読
み書き可能なメモリ１７と、ＣＰＵ１６と接続されてメ
モリ１７から抽出されたデータが連続して不一致となる
回数をカウントする不一致回数カウンタ１８とから構成
されている。ＣＰＵ１６は、入力した検出信号Ｓ2，Ｓ3
のデータ比較を行い、その比較結果信号Ｓ4をメモリ１
７へ出力し、メモリ１７は、比較結果信号Ｓ4を新しい
データとし、この新しいデータを古いデータと順次書き
換えて記録する。

【００１３】なお、ＣＰＵ１６は、図３に示すような２
つの検出信号Ｓ2，Ｓ3のレベル検出結果のパターンを判
別するためのパターンデータを保持しており、図３中の
「Ｈ」又は「Ｌ」は、閾値の異なる２つのレベル検出回
路１３，１４がそれぞれ設定された閾値Ｖ1，Ｖ2に対し
て、ハイレベル検出又はローレベル検出であることを示
している。

【００１４】ここで、ＣＰＵ１６は、検出信号Ｓ2，Ｓ3
が共にハイレベル検出であるパターン１の場合は、検出
信号Ｓ1の電圧が図２のＸ領域であることを示す「Ｈ
Ｈ」の比較結果信号Ｓ4を、検出信号Ｓ2，Ｓ3が共にロ
ーレベル検出であるパターン２の場合は、検出信号Ｓ1
の電圧が図２のＺ領域であることを示す「ＬＬ」の比較
結果信号Ｓ4を、また検出信号Ｓ2がハイレベル検出で、
検出信号Ｓ3がローレベル検出であるパターン３の場合
は、検出信号Ｓ1の電圧が図２のＹ領域であることを示
す「ＨＬ」の比較結果信号Ｓ4を、メモリ１７へ出力す
る。また、図３のパターン４の場合は、レベル検出回路
１３，１４の閾値Ｖ1，Ｖ2がＶL＜Ｖ1＜Ｖ2＜ＶHに設定
されており、かつ正常動作時であれば起こり得ない比較
結果である。従って、パターン４の検出結果が入力した
場合、ＣＰＵ１６は、入力回路１０が接続されている回
路のどこかに故障もしくは異常が発生していると判断し
て、故障／異常通知信号をポートＰ2へ出力する。

【００１５】メモリ１７は、ｎ個（ｎは整数）の比較結
果信号Ｓ4を記録でき、ＣＰＵ１６は、メモリ１７に記
録されたｎ個の比較結果からｍ個のデータが抽出可能で
ある。なお、抽出データ数（量）ｍは、ソフトウェアに
より任意に設定可能であり、この設定値は入力回路１０
の内部接点１２開閉時のチャタリング等による電圧変動
時間をＴ、ＣＰＵ１６のサンプリング時間をｔとした場
合、ここではＴ≧（２×ｔ×ｍ）となるように、抽出デ
ータ数ｍを設定しておく。また、時間Ｔ以内は、入力信
号変位時間とし、ポートＰ1への出力は、入力回路１０
の内部接点１２の開閉動作以前の電圧を保持するものと
し、ここでは、メモリ１７の記憶容量ｎを「５０」、メ
モリ１７から抽出する抽出データ数ｍを「３」とする。

【００１６】次に、レベル判定回路１５のレベル判定処
理の動作手順を、図４、図５のフローチャートを用いて
説明する。まず、図４において、ＣＰＵ１６は検出信号
Ｓ2，Ｓ3が入力すると（ステップ１０１）、検出信号Ｓ
2，Ｓ3のパターンが図３のパターン４かどうか判断する
（ステップ１０２）。

【００１７】ここで、上記パターンがパターン４の場合
には、回路のどこかに故障もしくは異常が発生している
と判断して（ステップ１０３）、ポートＰ2へ装置故障
／異常通知信号を出力して通知する（ステップ１０
４）。また、上記パターンがパターン４でない場合に
は、上記パターンが図３のパターン１か、パターン２か
判断する（ステップ１０５，１０６）。

【００１８】ここで、上記パターンがパターン１の場合
には、「ＨＨ」の比較結果信号Ｓ4を、パターン２の場
合は、「ＬＬ」の比較結果信号Ｓ4を、またいずれのパ
ターンでもなくパターン３の場合は、「ＨＬ」の比較結
果信号Ｓ4を、メモリ１７へ出力する（ステップ１０７
〜１０９）。メモリ１７は、入力する比較結果信号Ｓ4
を新しいデータとし、古いデータと順次書き換えて記録
する（ステップ１１０）。

【００１９】次に、図５においてＣＰＵ１６は、メモリ
１７から最新の過去３個のデータを抽出し（ステップ１
１１）、上記３個のデータが全て一致するかどうか判断
する（ステップ１１２）。ここで、３個のデータが全て
一致する場合には、不一致回数カウンタ１８をリセット
し（ステップ１１３）、上記過去３個のデータが全て
「ＨＬ」か、「ＨＨ」の信号かどうか判断する（ステッ
プ１１４，１１５）。

【００２０】ここで、３個のデータが全て「ＨＨ」の信
号の場合には、入力信号Ｓ1の電圧は確実に図２のＸ領
域であり、ＣＰＵ１６はポートＰ1へハイレベル判定信
号を出力し（ステップ１１６）、また上記データの全て
がいずれの信号でもない「ＬＬ」の場合には、入力信号
Ｓ1の電圧は確実に図２のＺ領域であり、ＣＰＵ１６は
ポートＰ1へローレベル判定信号を出力し（ステップ１
１７）、ステップ１０１に戻って上記動作を繰り返す。

【００２１】また、ステップ１１４において、上記デー
タの全てが「ＨＬ」の信号の場合には、入力信号Ｓ1の
電圧は入力信号変位時間Ｔを超過後も、図２のＸもしく
はＺ領域に推移しないことを示す。すなわち、正常動作
中であれば、入力信号変位時間Ｔ以降の入力信号Ｓ1の
電圧は、ＶLもしくはＶHに推移しているはずである。従
って、ＣＰＵ１６は、入力回路１０が接続されている回
路のどこかに故障もしくは異常が発生していると判断し
て（ステップ１０３）、ポートＰ2へ装置故障／異常通
知信号を出力して通知する（ステップ１０４）。

【００２２】また、ステップ１１２において、上記３個
のデータが全て一致しない場合、例えば図６及び図７に
示すような電圧が入力された時には、メモリ１７から抽
出した過去３個のデータが全て一致しない状態となり得
る。なお、図６のＤ領域は、入力電圧をハイレベルに保
っているつもりが、一時的にローレベルに降下した場合
を示し、図８のＥ領域は、入力電圧をローレベルに保っ
ているつもりが、一時的にハイレベルに上昇した場合を
示している。これら図６、図７のＣＰＵ１６による比較
判定結果を図８及び図９に示す。

【００２３】すなわち、図６のＤ領域付近において、サ
ンプリング＃１の時点では、図８に示すように過去３個
のデータが全て「ＨＨ」の信号Ｓ4なので、ＣＰＵ１６
は、ハイレベル判定信号をポートＰ1へ出力する。サン
プリング＃２〜＃５では、図８に示すように「ＨＬ」や
「ＬＬ」や「ＨＨ」の信号Ｓ4を検出するので、過去３
個のデータが全て一致しない。このため、ＣＰＵ１６
は、不一致回数カウンタ１８にカウントアップ信号を出
力してカウントをアップさせる（ステップ１１８）。

【００２４】なお、本実施例では、最大不一致回数をｋ
＝５に設定し、不一致回数が５回を超過するまでは前回
一致した時の判定結果をポートＰ1に出力し（ステップ
１１９，１２０）、不一致回数が５回を超過した時点で
ＣＰＵ１６は、故障もしくは異常が発生していると判断
して（ステップ１０３）、ポートＰ2へ装置故障／異常
通知信号を出力して通知する（ステップ１０４）。

【００２５】上記手順によりサンプリング＃２〜＃５で
は、不一致回数がｋ＝５未満であるから、ＣＰＵ１６
は、サンプリング＃１での判定結果であるハイレベル判
定信号をポートＰ1に出力し続ける。サンプリング＃６
の時点では、３個のデータが全て「ＨＨ」の信号になる
ため、ＣＰＵ１６は、不一致回数カウンタ１８にカウン
タリセット信号を出力して、不一致回数を「０」とし、
ハイレベル判定信号をポートＰ1へ出力する。すなわ
ち、ＣＰＵ１６は、サンプリング＃２〜＃５では入力信
号Ｓ1が変動しても、サンプリング＃１〜＃６までポー
トＰ1へハイレベル判定信号を出力し続けることとな
る。

【００２６】また、図７のＥ領域付近では、図９に示す
ようにサンプリング＃１１の時点で過去３個のデータが
全て「ＬＬ」の信号になるので、ＣＰＵ１６は、ローレ
ベル判定信号をポートＰ1へ出力し、サンプリング＃１
２〜＃１５では、「ＨＬ」や「ＬＬ」や「ＨＨ」の信号
が存在し、過去３個のデータが全て一致しないが、不一
致回数がｋ＝５未満であるから、サンプリング＃１１で
の判定結果であるローレベル判定信号を保持し続ける。
そして、サンプリング＃１６の時点で過去３個のデータ
が全て「ＬＬ」の信号になるため、ＣＰＵ１６は、不一
致回数カウンタ１８にカウンタリセット信号を出力し
て、不一致回数を「０」とし、ローレベル判定信号をポ
ートＰ1へ出力する。従って、ＣＰＵ１６は、サンプリ
ング＃１１〜＃１６までローレベル判定信号を出力し続
けることとなる。

【００２７】このように、本実施例では、上記動作手順
により、ＣＰＵで比較処理した比較結果信号を一時的に
メモリに記録し、上記記録された過去３個のデータをフ
ィードバックして、この過去３個のデータが全て一致す
るかどうか判定するので、入力信号がハイ又はローレベ
ルであるか確実に判定できるとともに、不一致回数や検
出信号のパターン判定で回路の故障／異常が検出できる
ので、一時的な入力電圧の変動に対しても、判定結果信
号の誤出力を防止して、正確で安定した判定結果信号を
出力することができる。

【００２８】なお、上述したレベル判定回路内のメモリ
の記憶容量が充分に大きければ、複数の入力回路に対し
て上記１個づつのＣＰＵとメモリで構成されたレベル判
定回路のみで入力信号のレベル判定が実現可能である。
図１０は、これを実現するための入力信号レベル判定装
置の第２実施例の構成を示すブロック図である。すなわ
ち、本実施例では、複数の入力回路１０，２０，…，ｎ
０に対して、それぞれ閾値の異なる２つのレベル検出回
路１３，１４，２３，２４，…，ｎ３，ｎ４を設け、各
レベル検出回路からのレベル検出結果は、全てレベル判
定回路１５へ集められるように構成されている。

【００２９】本実施例のレベル判定回路１５は、上述し
たＣＰＵ１６、メモリ１７及び不一致回数カウンタ１８
の他に、バッファ１９を有しており、各レベル検出回路
からの検出信号は、一度パラレルに集められた後にシリ
アルで出力され、さらにＣＰＵ１６で比較処理されて比
較結果信号としてメモリ１７に記録される。メモリ１７
では、記憶領域が各入力回路毎に分割されて割り当てら
れており、上記各比較結果信号は、その出力された入力
回路に割り当てられた記憶領域にそれぞれ記録される。
そして、ＣＰＵ１６では、上記分割された記憶領域から
データを抽出し、レベル判定処理することで各入力回路
毎の信号レベル判定が可能となる。

【００３０】例えば、レベル判定回路がゲート論理回路
で構成されている場合には、各入力回路毎に上記レベル
判定回路が必要となるが、本実施例のごとくＣＰＵで比
較処理したデータを、各入力回路毎に分割したメモリの
記憶領域に記録して、データの抽出及びレベル判定処理
を行えば、複数の入力回路に対してレベル判定回路及び
メモリは１つのみで構成できるので、レベル判定装置全
体の小型化及び低価格化が実現できる。

【００３１】また、本実施例では、複数の入力回路のう
ち、例えば入力回路１０は入力信号の変位要因となるチ
ャタリング等が長いために、入力信号変位時間Ｔが長
く、入力回路２０は上記チャタリング等が短いために、
上記変位時間Ｔが短いというように、各入力回路の性質
がそれぞれ異なる場合には、メモリより抽出する抽出デ
ータ数ｍをソフトウェアで任意に設定することも可能で
ある。例えば上記変位時間Ｔが長い入力回路１０からの
データに対しては、メモリからの抽出データ数ｍを大き
く、また上記変位時間Ｔが短い入力回路２０からのデー
タに対しては、メモリからの抽出データ数ｍを小さく設
定し、メモリの記憶領域も抽出されるデータ数に合わせ
て設定することができる。

【００３２】従って、本実施例では、複数の入力回路に
対してもレベル判定回路及びメモリを１つのみで構成で
き、かつメモリからの抽出データ数やメモリの記憶領域
が設定可能なので、各入力回路の性質に合わせてヒステ
リシスが容易に調整可能であるとともに、レベル判定装
置全体の小型化及び低価格化が実現可能になる。

【００３３】

【発明の効果】以上説明したように、本発明では、入力
信号の信号レベルを異なる基準値とそれぞれ比較して該
信号レベルを検出し、該各検出結果に基づいて前記信号
レベルを判定する入力信号レベル判定装置において、前
記各比較結果を比較し、その比較結果のデータを出力す
る比較手段と、前記データを順次記録する記録手段と、
前記記録されたデータを所定量参照し、該参照したデー
タの一致を判断する判断手段と、前記判断結果に基づい
て前記入力信号の信号レベル判定を行う判定手段とを備
えるので、入力信号が信号変位中であるのか、一時的な
電圧変動であるのか判別でき、一時的な入力電圧の変動
に対しても、正確で安定したレベル判定を行うことがで
きる。

【００３４】請求項２及び４では、前記比較手段からの
比較結果のデータ又は前記判断手段からの判断結果に基
づいて前記判定装置の故障及び異常を検出する異常検出
手段とを備え、異常検出手段は、前記判断手段からの判
断結果が連続して所定回数不一致の時に、前記故障及び
異常を検出するので、故障検出が可能となり、誤った判
断結果が出力されるのを防止できる。

【００３５】請求項３では、判定手段は、前記判断手段
からの判断結果が不一致で、かつ該不一致が連続して所
定回数になるまでは、前回一致した時のレベル判定結果
を出力するので、例えばリレーのチャタリングやノイズ
等により一時的な入力電圧の変動が生じても、正確で安
定したレベル判定を行うことができる。

【図面の簡単な説明】

【図１】本発明に係る入力信号レベル判定装置の第１実
施例の構成を示すブロック図である。

【図２】図１に示したレベル検出回路に設定された閾値
と入力信号の直流電圧との関係を示す関係図である。

【図３】レベル検出結果のパターンと出力される比較結
果信号との関係を示す関係図である。

【図４】図１に示したレベル判定回路のレベル判定処理
の動作手順を説明するためのフローチャートである。

【図５】同じくレベル判定回路のレベル判定処理の動作
手順を説明するためのフローチャートである。

【図６】電圧が一時的に変動した場合の入力信号の電圧
波形の一例を示す波形図である。

【図７】同じく入力信号の電圧波形の他の例を示す波形
図である。

【図８】図６に示した入力信号の比較判定結果を示す図
である。

【図９】同じく図７に示した入力信号の比較判定結果を
示す図である。

【図１０】本発明に係る入力信号レベル判定装置の第２
実施例の構成を示すブロック図である。

【符号の説明】

１０，２０，…，ｎ０ 入力回路 １１，２１，…，ｎ１ 電源 １２，２２，…，ｎ２ 接点 １３，１４，２３，２４，…，ｎ３，ｎ４ レベル検出
回路 １５ 判定回路 １６ ＣＰＵ １７ メモリ １８ 不一致回数カウンタ １９ バッファ Ｓ1 入力信号 Ｓ2，Ｓ3 検出信号 Ｓ4 比較結果信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】 入力信号の信号レベルを異なる基準値と
   それぞれ比較して該信号レベルを検出し、該各検出結果
   に基づいて前記信号レベルを判定する入力信号レベル判
   定装置において、 前記各検出結果を比較し、その比較結果のデータを出力
   する比較手段と、 前記比較結果のデータを順次記録する記録手段と、 前記記録されたデータを所定量参照し、該参照したデー
   タの一致を判断する判断手段と、 前記判断結果に基づいて前記入力信号の信号レベル判定
   を行う判定手段とを備えたことを特徴とする入力信号レ
   ベル判定装置。
2. 【請求項２】 入力信号の信号レベルを異なる基準値と
   それぞれ比較して該信号レベルを検出し、該各検出結果
   に基づいて前記信号レベルを判定する入力信号レベル判
   定装置において、 前記各検出結果を比較し、その比較結果のデータを出力
   する比較手段と、 前記比較結果のデータを順次記録する記録手段と、 前記記録されたデータを所定量参照し、該参照したデー
   タの一致を判断する判断手段と、 前記判断結果に基づいて前記入力信号の信号レベル判定
   を行う判定手段と、 前記比較手段からの比較結果のデータ又は前記判断手段
   からの判断結果に基づいて前記判定装置の故障及び異常
   を検出する異常検出手段とを備えたことを特徴とする入
   力信号レベル判定装置。
3. 【請求項３】 前記判定手段は、前記判断手段からの判
   断結果が不一致で、かつ該不一致が連続して所定回数に
   なるまでは、前回一致した時のレベル判定結果を出力す
   ることを特徴とする請求項１又は２に記載の入力信号レ
   ベル判定装置。
4. 【請求項４】 前記異常検出手段は、前記判断手段から
   の判断結果が連続して所定回数不一致の時に、前記故障
   及び異常を検出することを特徴とする請求項２に記載の
   入力信号レベル判定装置。