JPS60254333A - デ−タ処理装置 - Google Patents

デ−タ処理装置

Info

Publication number
JPS60254333A
JPS60254333A JP59111514A JP11151484A JPS60254333A JP S60254333 A JPS60254333 A JP S60254333A JP 59111514 A JP59111514 A JP 59111514A JP 11151484 A JP11151484 A JP 11151484A JP S60254333 A JPS60254333 A JP S60254333A
Authority
JP
Japan
Prior art keywords
information
fault
failure
pseudo
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59111514A
Other languages
English (en)
Inventor
Teruo Nakamura
中村 輝夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59111514A priority Critical patent/JPS60254333A/ja
Publication of JPS60254333A publication Critical patent/JPS60254333A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理装置に関し、特に擬似障害による障
害処理確認手段を有するデータ処理装置に関する。
〔従来の技術〕
情報処理システムの複雑化高度化に伴ない、システムの
障害に対する処理機能も複雑多岐となシ。
この信頼度の高度の維持が重要課題となってきている。
このため、榎似障害を発生させてその処理機能が正しく
動作するか否かを調べる方法がとられている。
従来のデータ処理装置においては、上記方法として、擬
似障害を実際の回路(処理部を構成す。る機能ブロック
)に与えるか、又は擬似障害信号を障害検出回路に直接
与えるかして、障害検出回路で検出して後、この回路を
介して障害が発生したことを報知する信号を障害処理機
能回路に与え。
関連各回路を起動せしめている。
〔発明が解決しようとする問題点〕
そのため、従来のデータ処理装置では、各回路(各機能
プロ、り)毎に擬似障害を付与するだめの付加回路(例
えば、論理和回路等)を必要とし。
障害処理確認のだめの・・−ドウエアの増加を来たすと
いう欠点があった。
〔問題点を解決するための手段〕
本発明によるデータ処理装置は、処理部と主記憶とを有
すると共に、前記処理部を構成する機能ゾロツク毎に設
けられ該機能ブロックの障害を検出して記憶し起動信号
を発生する障害検出記憶手段と、前記起動信号の供給に
応答して少なくとも前記障害検出記憶手段を含む前記処
理部の状態情報を読み出し前記主記憶に書き込む書込み
手段と。
前記書込みの終了後に前記主記憶に書き込まれた前記状
態情報内の前記障害検出記憶手段に該当する状態情報を
選択的に取出して編集し該編集結果を障害検出情報記憶
手段に記憶する編集手段と。
該編集手段による記憶の終了後に前記処理部の初期設定
を行ない該障害検出情報記憶手段の内容を解析して所定
の障害処理を行なう障害処理手段とを具備するデータ処
理装置において、予め指定された擬似障害情報を格納す
る擬障情報格納手段と。
指定された時刻に前記起動信号を発生して前記書込み手
段を起動する信号発生起動手段と、前記信号発生起動手
段からの前記起動信号に応答して作動した前記書込み手
段の書込みの終了時に、前記編集手段を抑止して前記擬
障情報格納手段に格納された擬似障害情報を前記障害検
出情報記憶手段に移送する手段と、前記移送手段に応答
して前記障害処理手段を起動する起動手段とを含み、従
来のデータ処理装置と比べて格段に障害処理確認のため
の−・−ドウエアを減少せしめたことを特徴とする。
〔実施例〕
次に1本発明の実施例について図面を参照して詳細に説
明する。
第1図を参照すると2本発明によるデータ処理装置の一
実施例がブロック図により示されておシ。
情報処理の演算を行なう処理部(CPU) i o o
 、プログラムやデータを格納する主記憶(MM)20
0゜主記憶200のアクセスを制御するメモリアクセス
制御部300及び障害処理、保守等を行なうサービスプ
ロセ、す部(SVP) 400とから構成される。
処理部100は、複数のノや、ケーゾ110゜120お
よび130と、これらのi9ッケージの診断等を行なう
診断制御部140とからなる。・り。
ケーゾ110には、所定の機能を果す複数の回路111
.112および113が搭載されており。
各回路の出力には、それぞれエラー検出ラッチ回路(E
DL) 114 、115および116が付加されてい
る。各エラー検出ラッチ回路は、それぞれ前記各回路の
出力のエラーを監視し、エラー発生時にはそれを検出し
て、自回路内にあるフリ、グフロッグ回路(F/F)(
図示せず)に記憶すると同時に、オアケ”−)117を
介して診断制御部140へ論理「1」を送り、障害発生
を報知する。なお。
パッケージ120および130は1図示していないが、
障害検知に関しては・ぐッケーノ110と同様の回路を
搭載している。
診断制御部140は、サービスゾロセ、す部400と処
理部100との間のインタフェースを司どる回路であシ
、各ieッケーノからの障害報知をサービスノロセッサ
部400に報知すると同時に、サービスノロセッサ部4
00からの制御によシ、処理部100内の各回路の診断
制御を行なうものである。
主記憶200内にあるエラーログエリア210は、処理
部100のある時点での各部の状態情報を格納するエリ
アであり、状態情報が格納されるアドレスは各部に対応
して特定されている。又。
主記憶200内にある障害検出情報格納エリア220に
は、上記エラーログエリア210に格納された状態情報
の内、処理部100のエラー検出ラッチ回路に該当する
状態情報が2選択的に取出され編集されて格納される。
サービスプロセッサ部400内にあるプロセッサ410
は、ノログラムにより制御され、障害処理2診断、保守
等を行なうものであり、メモリ420は、そのためのプ
ログラムやデータ等を格納するものである。メモリ42
0内にある擬似障害情報格納エリア421には、擬似障
害による障害処理動作確・認試験時に、予め指定された
擬似障害情報が格納される。
第2図、第3図及び第4図には1本実施例の流れ図が示
されておシ、第2図の■は第3図の■に。
第3図の■は第4図の■に、それぞれ続く。次に。
第1図〜第4図を参照して2本実施例の動作を。
先ず実際の障害が発生した場合の処置について。
次いで擬似障害による障害処理動作確認試験について説
明する。
a、実際の障害が発生した場合の処置 処理部100に実装されているツク、ケージ110内に
ある回路112で例えば障害が発生したとすると、これ
はエラー検出ラッチ回路115によシ検出され、エラー
検出ラッチ回路−15は障害の発生事実をその回路内の
フリッゾフロッゾ回路に障害の発生事実を記憶するとと
もに、オアゲート117を介して診断制御部140に論
理「1」を送り障害発生を報知する。診断制御部140
は。
この障害報知信号の供給に応答して処理部100のクロ
ックを停止し、障害時の各部の状態情報を凍結保持せし
めると共にサービスプロセッサ部400に割込みを行な
う(ステップ51)。
以後、サービスプロセッサ部400内のプロセッサ41
0の動作によシ障害処理が行なわれる。
すなわち、先ず、前記割込みが後述する擬障設定命令の
実行を要求しているのか否かを判定する(ステップ52
)。今の場合は現実の障害故、ステッf53で現実の障
害発生なることを確認しステ、グ63に入る。なお、現
実の障害発生でない場合には、他の処理が行なわれるが
1本実施例の主題ではないので説明を省略する。
次に、プロセッサ410は、前述の凍結された処理部1
00内の状態情報を収集する。すなわち。
ゾロセ、す410内のノRッケージアドレスレジスタ(
図示せず)に最初に状態情報を収集すべき・母ッケージ
のアドレス(以下、パッケージアドレスレノスタに格納
されている内容をPKG−ADR8と略称す)を設定す
る(ステップ63)。さらに、ゾロセ、す4.10内の
主記憶アドレスレジスタ(図示せず)に状態情報を格納
すべき主記憶200内のエラーログエリア210の先頭
アドレス(以下。
主記憶アドレスレジスタに格納されている内容をMM 
−ADR3と略称す)を設定する(ステ、f64)。
次いで2診断制御部140に対してPKG −ADR8
を送信しくステップ65)、更にPKG−ADR8で指
定したパッケージに搭載されているエラー検出ラッチ回
路にあるエラー発生を記憶するフリラグフロップ回路(
F/F )の状態情報を読み取ることを指示する(ステ
ップ66)。この読取りは、公知の方法2例えばスキャ
ン・ぐスを利用する方法とかセレクタによる切換方法等
、が利用される。次に、読み取られた状態情報を受信し
たかを確認しくステップ67)だ後、当該ノヤッケージ
にF/Fが実装されていたか否かを確認しくステラ7’
68)、F/Fが実装されていることが確認された場合
には読み取られた状態情報をMM −ADR8で示され
る主記憶200のエラーログエリア210に格納する(
ステップ69)。次いで2次なるパッケージの状態情報
を収集すべく主記憶アドレスレジスタおよびパラケルジ
アドレスレジスタの内容であるMM−ADR8およびP
KG −ADR8を更新しくステップ70゜72)て、
再びステップ65に戻り2以上述べた動作を繰返し処理
部100内の状態情報を全部収集する。ステップ68で
F/Fが実装さ−れていないことを確認できるときには
、有効な状態情報はないことになるので、エラーログエ
リア210にこの状態情報を格納することなく、ステラ
7’71に到達し2次の・ぞ、ケージの状態情報の収集
動作に移行することとなる。
全ての・ぐ、ケージの状態情報を収集格納したことは、
ステップ71で確認され、ステ、f73に到達し、擬障
設定フラグ(後述するように本フラグは障害処理確認試
験時のみ論理「1」としである)が論理「0」であるの
で、ステップ74に達する。ステ、グア4に於いては、
エラーログエリア210内に散在するエラー検出ラッチ
に該当する情報を読み出して編集し、更に次のステップ
75に於いて、上記編集した障害検出情報を主記憶20
0内の障害検出情報格納エリア220に格納する。次に
、ステップ77で診断制御部140に対し処理部100
の初期設定を指示し障害発生前の状態に復さしめる。そ
の後、前記障害検出情報格納エリア220内の状態情報
を解析し障害処理を行なうこととなる(ステ、グア8)
。この障害処理は公知技術であり、又2本実施例の主題
でないので説明を省略する。
以上で実際の障害が発生した場合の処置についての説明
を終えるが、要は、障害処理に必要な事項は、障害時に
おける各部の状態情報を如何にして集めるかということ
であり、極言すれば、障害処理動作の確認のためには、
如何にして障害時における各部の状態情報を障害検出情
報格納エリア220で作成するかということとなる。以
下、擬似障害による障害処理動作確認試験について説明
する。
b、擬−似障害による障害処理動作確認試験この場合、
処理部100は任意の処理を行っていて、その途中の指
定時刻に処理部100の指定の個所に障害が発生した場
合の動作を確認する。
先ず2診断制御部140からサービスプロセッサ部40
0に割込みが行なわれる(ステ、プ51)。
以後 f oセ、す410により動作が進行する。
すなわち、前記割込みが擬似障害を設定するだめの命令
(以下、擬障設定命令と略称す)の実行を要求するもの
であることを認識する(ステ、7’52)。
ここで、擬障膜′定命令には、少なくとも擬似障害を発
生させるべき時刻の指定(例として、現在時刻より50
μsec後に発生させるべきときには、単位を例えば1
0μBeeとすれば「5」(以下、擬障設定時間情報と
称す))と、擬似障害を発生させるべき場所の指定(擬
似障害情報)を含んでいる。
なお2時刻の指定には、サービスプロセッサ部400に
あるプロセッサ410が時刻を任意に選択して指定をす
るように指定する場合を含む。この場合の指定を例えば
rAJとする。
次に、擬障設定時間情報が指定する時刻に、処理部10
0の各部の状態情報を収集する動作を起動せしめる動作
に移る。すなわち2診断制御部140から擬似障害情報
を受信しくステ、プ54)。
その擬似障害情報をサービスプロセッサ部400のメモ
’J 420内の擬似障害情報格納エリア421に格納
する(ステ、)55)。更に2診断制御部140から擬
障設定時間情報(今の場合「5J)を受信しくステラ7
’56)、時間監視動作に移る。
なお、擬障設定時間情報がrAJの場合には、fロセッ
サ410で選択された数値が時間監視動作に使用される
擬似設定時間情報となる。先ず、擬障設定時間情報がr
OJか否かを判定しくステラ7’57)、rOJでない
場合には1011secの時間経過後(ステン7’58
)、擬障設定時間情報から「1」を減じて「4」としく
ステップ59)、ステ、f57の動作に移行し以下とれ
を繰返す。、擬障設定時間情報がrOJになったときに
1診断制御部140に対し処理部1ooのクロックを停
止して擬障設定時刻における各部の状態情、報の凍結を
指示しくステップ6o)、凍結させる。診断制御部14
0から凍結完了報告を受け取った(ステロ2)。このフ
ラグは、擬似障害を設定し障害処理試験を行っている場
合のみ「1」としてこれを表示し、その他の場合にはr
OJにしておき、障害処理試験中なることを明示区別で
きる様にするだめのものである。
次いで、凍結されている各部の状態情報を収集する動作
を行なうのであるが、この動作は前記の現実の障害時に
おける動作と同じであり、ステラf63からステ、ノア
3により行なわれる。
ステ、7062で擬似設定フラグをrlJとしているの
で、メモリ420内の擬似障害情報格納エリア421に
格納されている擬似障害情報を読み出しくステ、f74
’)、この情報を主記憶200内の障害検出情報格納エ
リア220に格納する(ステ、プ75′)。このことは
、該擬似障害情報に対応する処理部100内のエラー検
出ラッチ回路のF/Fが障害によシ論理rlJにセット
され。
障害信号を発生したことと等価な状態情報を作成したこ
ととなる。すなわち指定の時刻に指定の個所で擬似障害
を発生させたこととなる。その後。
前記のメモリ420の擬障設定フラグを「0」に書きか
える(ステ、プ76)。かくして、現実の障害発生と同
一の状態情報を障害検出情報格納エリア220に格納し
たことになり、以下現実の障害発生と同様にしてステツ
ブ77.78を経て障害処理の確認を行なうことができ
る。
このように本実施例では、指定の時刻に処理部100の
各部の状態情報を凍結し、この状態情報をエラーログエ
リア210に格納し、然る後に指定の擬似障害情報を障
害検出情報格納エリア220に設定し、これらの状態情
報により障害処理の確認試験を行なうこととしており、
従来のデータ処理装置のように擬似障害付加のだめ各回
路毎に付加回路を準備することを必要としない。
〔発明の効果〕
以上のように1本発明によると、状態情報を主記憶に収
集し、更に該情報を圧縮・編集した情報に対して擬似障
害を設定することにより、従来のデータ処理装置よシ格
段に擬似障害付加のだめのハードウェアを減少せしめる
ことが出来るという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図。 第2図、第3図および第4図は本発明の動作の一例を示
す流れ図である。 100・・・処理部(CPU) 、 110・・・ノぐ
ツケージ。 11、 I 、 112 、113・・回路、114.
115116・・エラー検出う、子回路、117・・オ
アグー)、120,130・・ノや、ケーク、140・
・・診断制御部、200・・・主記憶(MM)、210
・・エラーログエリア、220・・障害検出情報格納エ
リア300・・メモリアクセス制御部、400・・・サ
ービスグロセッサ部(svp)、 410・・・ノロセ
、す。 420・・・メモIJ 、 421・・・擬似障害情報
格納エリ緘 宅4図

Claims (1)

    【特許請求の範囲】
  1. 1 処理部と主記憶とを有すると共に、前記処理部を構
    成する機能ブロック毎に設けられ該機能ブロックの障害
    を検出して記憶し起動信号を発生する障害検出記憶手段
    と、前記起動信号の供給に応答して少なくとも前記障害
    検出記憶手段を含む前記処理部の状態情報を読み出し前
    記主記憶に書き込む書込み手段と、前記書込みの終了後
    に前記主記憶に書き込まれた前記状態情報内の前記障害
    検出記憶手段に該当する状態情報を選択的に取出して編
    集し該編集結果を障害検出情報記憶手段に記憶する編集
    手段と、該編集手段による記憶の終了後に前記処理部の
    初期設定を行ない該障害検出情報記憶手段の内容を解析
    して所定の障害処理を行なう障害処理手段とを具備する
    データ処理装置において、予め指定された擬似障害情報
    を格納する擬障情報格納手段と、指定された時刻に前記
    起動信号を発生して前記書込み手段を起動する信号発生
    起動手段と、前記信号発生起動手段からの前記起動信号
    に応答して作動した前記書込み手段の書込みの終了時に
    、前記編集手段を抑止して前記擬障情報格納手段に格納
    された擬似障害情報を前記障害検出情報記憶手段に移送
    する手段と、前記移送手段に応答して前記障害処理手段
    を起動する起動手段とを含むことを特徴とするデータ処
    理装置。
JP59111514A 1984-05-31 1984-05-31 デ−タ処理装置 Pending JPS60254333A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59111514A JPS60254333A (ja) 1984-05-31 1984-05-31 デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59111514A JPS60254333A (ja) 1984-05-31 1984-05-31 デ−タ処理装置

Publications (1)

Publication Number Publication Date
JPS60254333A true JPS60254333A (ja) 1985-12-16

Family

ID=14563239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59111514A Pending JPS60254333A (ja) 1984-05-31 1984-05-31 デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS60254333A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0253143A (ja) * 1988-08-17 1990-02-22 Nec Corp 擬似障害発生システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0253143A (ja) * 1988-08-17 1990-02-22 Nec Corp 擬似障害発生システム

Similar Documents

Publication Publication Date Title
JPH05298134A (ja) コンピュータシステムにおける処理誤りの処理機構及び方法
JPH0644244B2 (ja) 計算機の動作試験方法および動作試験装置
JPH02294739A (ja) 障害検出方式
JPS60254333A (ja) デ−タ処理装置
Hecht et al. A Distributed Fault Tolerant Architecture for Nuclear Reactor Control and Safety Functions.
Borgerson Dynamic confirmation of system integrity
JPS60254332A (ja) デ−タ処理装置
JP3335779B2 (ja) プラント性能監視システム
JPS59226948A (ja) デ−タ処理装置
JPH02226432A (ja) クロック障害処理システム
JPS6363935B2 (ja)
JPS6272038A (ja) プログラム暴走検出装置の試験方法
JPS648860B2 (ja)
JP2922981B2 (ja) タスクの実行継続方法
JP2776815B2 (ja) 多重プロセッサシステムの障害回復方法
JPS6290068A (ja) 予備系監視方式
JPH04369046A (ja) 活性チェック回路のテスト方式
JPS61101845A (ja) 情報処理装置の試験方式
JPH0253143A (ja) 擬似障害発生システム
JPS6162945A (ja) 情報処理装置の検査方式
JPS6162941A (ja) 情報処理装置の検査方式
JPS61292457A (ja) 電子交換機の診断方法
JPH07230432A (ja) 計算装置
JPS6162943A (ja) 情報処理装置の検査方式
JPH01231153A (ja) 障害処理方式