JPS59226948A - デ−タ処理装置 - Google Patents

デ−タ処理装置

Info

Publication number
JPS59226948A
JPS59226948A JP58101172A JP10117283A JPS59226948A JP S59226948 A JPS59226948 A JP S59226948A JP 58101172 A JP58101172 A JP 58101172A JP 10117283 A JP10117283 A JP 10117283A JP S59226948 A JPS59226948 A JP S59226948A
Authority
JP
Japan
Prior art keywords
fault
failure
state information
processing
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58101172A
Other languages
English (en)
Other versions
JPS6315622B2 (ja
Inventor
Teruo Nakamura
中村 輝夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58101172A priority Critical patent/JPS59226948A/ja
Publication of JPS59226948A publication Critical patent/JPS59226948A/ja
Publication of JPS6315622B2 publication Critical patent/JPS6315622B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ処理装置、特に擬似障害による障害処理
確認手段を有するデータ処理装置に関する。
情報処理システムの複雑化高度化に伴ないシステムの障
害に対する処理機能も複雑多岐となり、この信頼度の高
度の維持が重要課題となってきている。このため擬似障
害を発生させてその処理機能が正しく動作するか否かを
調べる方法がとられている。
従来装置においての上記方法上しては、擬似障害を実際
の回路に与えるか又i擬似障害信号を障害検出回路に直
接与えるかして障害検出回路で検出して後、この回路を
介して障害が発生したことを報知する信号を障害処理機
能に与え関連各回路を起動せしめている。すなわち、各
回路毎に擬似障害を付与するための付与回路(例えば論
理和回路等)の付加を必要とし、障害処理確認のための
ハードウェアの増加を来たすという欠点がある。
本発明は上記従来装置の欠点を除去し従来装置に比し格
段に障害処理確認のためのノ・−ドウエアを減少せしめ
たデータ処理装置を提供することにある。
本発明の装置は、データ処理装置を構成する機能毎に設
けられ該機能の障害を検出して記憶し起動信号を発生す
る障害検出記憶手段と前記起動信号の供給に応答して少
なくとも前記障害検出記憶手段を含む前記データ処理装
置の状態情報を読み出し主記憶に書き込む書込み手段と
前記書込みの終了後に前記データ処理装置の初期設定を
行ない前記主記憶に書き込まれた前記状態情報を解析し
て所定の障害処理を行なう処理手段とを具備するデータ
処理装置において、指定された時刻に前記起動信号を発
生して前記書込み手段全起動する信号発生起動手段と、
前記信号発生起動手段からの前記起動信号に応答して作
動した前記書込み手段の書込みの終了時に前記主記憶の
予め指定されたアドレスに書込まれている1個以上の前
記状態情報を書き換える状態情報書換え手段とを含む。
次に本発明について図面を参照して詳細に説明する。
第1図は本発明の一実施例のブロック図である。
本発明の一実施例は情報処理の演算を行なう処理部10
0と、プログラムやデータを格納する主記憶200と、
主記憶200へのアクセスを制御するメモリアクセス制
御部300と障害処理、保守等を行ナウサービスプロセ
ッサ部400とから構成される。
処理部100は複数のパッケージ1.2および3とこれ
らのパッケージの診断等を行なう診断制御部4とからな
る。パッケージ1には所定の機能ヲ果す複数の回路11
.12および13が搭載されており、各回路の出力には
それぞれエラー検出ラッチ回路14 、15および16
が付加されてお9、各出力のエラーを監視し、エラー発
生時にはそれを検出してフリップフロップ回路に記憶す
ると同時にオアゲート17を介して診断制御部4へ論理
「1」を送シ障害発生を報知する。パッケージ2および
3は障害検知に関してはパッケージ1と同様の回路を搭
載している。
診断制御部4はサービスプロセッサ部400と処理部1
00との間のインタフェースを司る回路であり、各パッ
ケージからの障害報知をサービスプロセッサ部400に
報知すると同時に、サービスプロセッサ部400からの
制御によシ処理部100内の各回路の診断制御全行なう
ものである。
主記憶200内におるエラーログエリヤ201は処理部
100のある時点での各部の状態情報を格納するエリヤ
で、l状態情報が格納されるアドレスは各部に対応して
特定されている。
サービスプロセッサ部400内にあるプロセッサ401
はプログラムによシ制御され障害処理2診断。
保守等を行なうものであυ、メモリ402はそのための
プログラムやデータ等を格納するものである。
第2図及び第3図に本実施例の流れ図を示す。
第2図の■は第3図の■に続く。第1図〜第3図を参照
して本実施例の動作を、先ず実際の障害が発生した場合
の処理について、次いで擬似障害による障害処理動作確
認試験について説明する。
処理部100に実装されているパッケージ1内にある回
路12で例えば障害が発生したとすると、これはエラー
検出ラッチ回路15により検出され障害の発生事実を記
憶するとともに、オアゲート17を介して診断制御部4
に論理「1」ヲ送り障害発生を報知する。診断制御部4
はこの障害報知信号の供給に応答して処理部100のク
ロックを停止し、障害時の各部の状態情報を凍結保持せ
しめるト共にサービスプロセッサ部400に割込みを行
なう(ステップ51)。
以後プロセッサ401の動作により障害処理が行なわれ
る。すなわち先ず前記割込みが後述する擬障設定命令の
実行を要求しているのか否かを判定する(ステップ52
)。今の場合は現実の障害故、ステップ52のN′!X
′f:経てステップ64で現実の障害発生なることを確
認しステ・ノブ62に入る。
現実の障害発生でない場合にはステップ64のN枝を経
て他の処理が行なわれるが説明の主題ではないので記述
を省略する。
次にプロセッサ401は前述の凍結された処理部100
内の状態情報を収集する。すなわち、プロセッサ401
内のパッケージアドレスレジスタに最初に状態情報を収
集すべきパッケージのアドレス(以下パッケージアドレ
スレジスタに格納されている内容をPKG−A[)R8
と略称す)を設定する(ステップ62)。さらにプロセ
ッサ401内の主記憶アドレスレジスタに状態情報を格
納すべき主記憶200内のエラーログエリヤ201の先
頭アドレス(以下主記憶アドレスレジスタに格納されて
いる内容tMM−ADR8と略称す)t−設定する(ス
テップ63)。次いで診断制御部4に対してPKG−A
DR8を送信しくステップ65)、更にP KG−AD
R8で指定したパッケージに搭載されているエラー検出
ラッチ回路にあるエラー発生を記憶するフリップ70ツ
ブ(F/F)の状態情報を読みとることを指示する(ス
テップ66)。この読み取シはスキャンバスを利用する
方法とかセレクタによる切換方法とか公知の方法が利用
される。読みとられた状態情報の受信および当該パッケ
ージにF/Fが実装されていたか否かを確認しくステッ
プ67゜68);F/Fが実装されていることが確認さ
れた場合には読み取られた状態情報をMM−ADR8で
示される主記憶200のエラーログエリヤ201に格納
する(ステップ69)。次いで次なるパッケージの状態
情報を収集すべく主記憶アドレスレジスタおよびパッケ
ージアドレスレジスタの内容であるMM−ADR8およ
びPKG−ADR8を更新して(ステップ70.72)
再びステ7ツブ65にかえシ、以上述べてきた動作を繰
返し処理部100内の状態情報報はないことになるので
、エラーログエリヤ201にこの状態情報を格納するこ
となくステップ68のN枝を経てステップ71から72
に到達し、次のパッケージの状態情報の収集動作に移行
することとなる。
全てのパッケージの状態情報を収集格納したことはステ
ップ71で確認され、このY枝を−へてステップ73に
到達し、擬障設定フラグ(後述するが本フラグは障害処
理確認試鹸時のみ1としである)がOであるのでN枝を
経てステップ77で診断制御部4に対し処理部100の
初期設定を指示し障害発生前の状態に復さしめる。その
後主記憶200のエラーログエリヤ201に収集された
状態情報を解析し障害処理を行なうこととなる(ステッ
プ7B)。
この障害処理は公知技術でsb又木本実施例説明の主題
でないので説明を省略する。
以上で実際の障害が発生した場合の処理についての説明
を終えるが、要は障害処理に必要な事項は障害時におけ
る各部の状態情報を如何にして集めるかということであ
り、換言すれば障害処理動作の確認のためには、如何に
して障害時における各部の状態情報をエラーログエリヤ
201上で作成するかということとなる。以下本実施例
について上記の事項、すなわち擬似障害による処理動作
確認試験について説明する。処理部100は任意の処理
を行っていて、その途中の指定時刻に処理部100の指
定の個所に障害が発生した場合の動作を確認する。
先ず診断制御部4からサービスプロセッサ部400に割
込みが行なわれる(ステップ51)。以後プロセッサ4
01によ多動作が進行する。すなわち、前記割込みが擬
似障害を設定するための命令(以下擬障設定命令と称す
)の実行を要求するものであることを認識する(ステッ
プ52)。擬障設定命令には少なくとも擬似障害を発生
させるべ、き時刻の指定(例として現在時刻より50μ
気後に発生させるべきときには単位を例えば10μ就と
すれば「5」(以下擬障設定時間情報と称す))と擬似
障害を発生させるべき場所の指定(例として特定のエラ
ー検出ラッチ回路のF/Fとし、該F/Fの状態情報を
格納すべき主記憶200のエラーログエリヤ201の対
応するアドレス(以下エラーラッチアドレス情報と称す
))tl−含んでいる。時刻の指定にはサービスプロセ
ッサ部400にあるプロセッサ401が任意に選択して
時刻の指定をするように指定する場合を含む。この場合
の指定を例えば「A」とする。
次に擬障設定時間情報が指定する時刻における各部の状
態情報を収集する動作を起動せしめる動作に移る。すな
わち診断制御部4からエラーラッチアドレス情報を受信
しくステップ53)サービスプロセッサ部400のメモ
リ402に格納する(ステップ54)。更に診断制御部
4から擬障設定時間情報(今の場合「5」)を受信しく
ステップ55)時間監視動作に移る。擬障設定時間情報
が「A」の場合にはプロセッサ401で選択された数値
が時間監視動作に使用される擬似設定時間情報となる。
先ず擬障設定時間情報が0か否かを判定し、(ステップ
56)0でない場合には10μ就の時間経過後(ステッ
プ57)擬障設定時間情報から「1」を減じて「4」と
しくステップ58)、ステップ56の動作に移行し以下
これを繰返えす。擬障設定時間情報が「0」になったと
きにステップ56のY枝をへて診断制御部4に対し処理
部100のクロックを停止して擬障設定時刻における各
部の状態情報の凍結を指示しくステップ59)凍結させ
る。診断制御部4から凍結完了報告を受は取って後(ス
テップ60)、メモリ402に設けである擬障設定フラ
グヲ「1」とする(ステップ61)。このフラグは擬似
障害を設定し障害処理試験全行っている場合のみ「1」
としてこれを表示し、その他の場合には「0」にしてお
き試験中なることを明示区別できる様にするためのもの
である。
次いで、凍結されている各部の状態情報を収集する動作
を行なうのであるが、この動作は前記の現実の障害時に
おける動作と同じであシステップ62からステップ73
によシ行なわれる。
ステップ61で擬障設定フラグヲ「1」としているので
ステップ73ではY枝を経て次の擬似障害の設定動作に
うつる。すなわち、メモリ402に格納されているエラ
ーラッチアドレス情報を読み出しくステップ74)、こ
の情報で指定される主記憶200のエラーログエリヤ2
01内のビラトラ1とする(ステップ75)。このこと
は該アドレスに格納されるべき情報の発生諒である処理
部100内のエラー検出ラッチ回路のF/Fが障害によ
り論理「1」にセットされ、障害信号を発生したことと
等価な状態情報を作成したこととなる。すなわち指定の
時刻に指定の個所で擬似障害を発生させたこととなる。
その後前記のメモ!J 402の擬障設定フラグを10
」に書きかえる(ステップ76)。がくして現実の障害
発生と同一の状態情報をエラーログエリヤ201に格納
したことになシ以下現実の障害発生と同様にしてステッ
プ77.781−経て障害処理の確認を行なうことがで
きる。
以上のように本実施例では、指定の時間に処理部100
の各部の状態情報を凍結し、この状態情報をエラーログ
エリヤ201に格納し、然る後に指定の個所の状態情報
を障害時における状態情報に設定し、これらの状態情報
によシ障害処理の確認試験を行なうこととしており、従
来装置のように擬似障害付加のため各回路毎に付加回路
を準備することを必要としない。
本実施例ではエラー検出ラッチ回路のF/Fの状態情報
の収集のみについて説明したが本発明はこれに限定され
るものではない。すなわち障害処理の対象となる各回路
のすべての状態情報を収集する場合にも適用できる。ま
た本実施例では擬似障害の設定は前記F/pに対応する
エラーログエリヤのビットについて設定する場合を説明
したが本発明はこれに限定されるものではなく該F/F
に障害報知を出させる原因となる各回路の対応するピッ
トを含めて擬似障害を設定する、即ち複数の状態情報に
変化を与える場合でも適用できる。
以上のように本発明には状態情報を主記憶に収集し、こ
れに擬似障害を設定することにょシ従来装置よ)格段に
擬似障害付加のためのハードウェアを減少せしめること
が出来るという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図および
第3図はこの動作を示す流れ図である。 図において1.a3・・・・・・パッケージ、4・旧・
・診断制御部、11,12.13・・・・・・回路、1
4,15.16・・・・・・エラー検出ラッチ回路、1
7・・・・・・オアゲート、51〜78・・・・・・流
れ図のステップ、100・・・・・・処理部、200・
・・・・・主記憶、2o1・・・・・・エラーログエリ
ヤ、300・・・・・・メモリアクセス制御部、400
・・・・・・サービスプロセッサ部、4o1・・・・・
・プロセッサ、402・・・・・・メモリ。 代理人 弁理士  内 原   晋

Claims (1)

  1. 【特許請求の範囲】 データ処理装置を構成する機能毎に設けられ該機能の障
    害を検出して記憶し起動信号を発生する障害検出記憶手
    段と前記起動信号の供給に応答して少なくとも前記障害
    検出記憶手段を含む前記データ処理装置の状態情報を読
    み出し主記憶に書き込む書込み手段と前記書込みの終了
    後に前記データ処理装置の初期設定を行ない前記主記憶
    に書き込まれた前記状態情報を解析して所定の障害処理
    を行なう処理手段とを具備するデータ処理装置において
    、 指定された時刻に前記起動信号を発生して前記書込み手
    段を起動する信号発生起動手段と、前記信号発生起動手
    段からの前記起動信号に応答して作動した前記書込み手
    段の書込みの終了時に前記主記憶の予め指定されたアド
    レスに書込まれている1個以上の前記状態情報を書き換
    える状態情報書換え手段とを含むことf:%徴とするデ
    ータ処理装置。
JP58101172A 1983-06-07 1983-06-07 デ−タ処理装置 Granted JPS59226948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58101172A JPS59226948A (ja) 1983-06-07 1983-06-07 デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58101172A JPS59226948A (ja) 1983-06-07 1983-06-07 デ−タ処理装置

Publications (2)

Publication Number Publication Date
JPS59226948A true JPS59226948A (ja) 1984-12-20
JPS6315622B2 JPS6315622B2 (ja) 1988-04-05

Family

ID=14293588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58101172A Granted JPS59226948A (ja) 1983-06-07 1983-06-07 デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS59226948A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02111931U (ja) * 1989-02-20 1990-09-07

Also Published As

Publication number Publication date
JPS6315622B2 (ja) 1988-04-05

Similar Documents

Publication Publication Date Title
CA1235520A (en) Maintenance subsystem for computer network
EP0068108B1 (en) System and process for diagnosing and correcting errors in a remote data processing equipment
JPH05298134A (ja) コンピュータシステムにおける処理誤りの処理機構及び方法
JPS59226948A (ja) デ−タ処理装置
JPS59190763A (ja) デ−タ転送方式
JPS5916055A (ja) 擬似障害自動発生装置
JPS648860B2 (ja)
CN111104256A (zh) 一种数据读取方法、装置、设备及存储介质
JPS60254333A (ja) デ−タ処理装置
JPH02122335A (ja) Ras回路の試験方法
JPH05324950A (ja) 情報処理装置の論理カード
JP3184344B2 (ja) 擬似障害設定装置
JPH02227742A (ja) 情報処理システムにおける擬似障害発生方式
JPH10177503A (ja) 装置診断制御方式
JPH0253143A (ja) 擬似障害発生システム
JPH0528544B2 (ja)
JPS6250858B2 (ja)
JPH0546426A (ja) 自己診断回路
JPS5918722B2 (ja) プロセス制御装置
JPS60136838A (ja) 情報記録装置
JPS58159635A (ja) 遠方監視制御システム
JPH0218505B2 (ja)
JPS5994153A (ja) 計算機装置
JPS60254362A (ja) デ−タ処理装置における状態情報の退避方法
JPH0426500B2 (ja)