JPS60254362A - デ−タ処理装置における状態情報の退避方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）　産業上の利用分野 この発明は、データ処理装置にｄ５ける状態情報の退避
方法、特に副処理機構におりる動作不良の原因を正確に
解析できるようにした状態情報の退避方法に関するもの
である。

（２）　従来の技術 一般に主処理機構（以下メインｃ　ｐ　ｕと云う）と副
処理機構（以下サブＣＰＵと云う）を備えたデータ処理
装置においては、υブＣＰＵに異常が発生してその動作
不能が検出されｔ、：Ｓ合、ザブＣＰＵの動作状態（ス
テータスとも云う）を記憶装置に退避（セーブとも云う
）して障害原因を解析の上、それに基いて次の動作をス
タートさせるために、所謂状態情報の退避（ステータス
セーブ）をする方法が採られる。

第１図はそのような状態情報を退避する方式を採ったデ
ータ処理装置の一従来例を示す図である。

このデータ処理装置は、メインＣＰＵ１を有する一つの
操作系とサブＣＰＵ２を有するヂトネル装＠Ｃを接続し
、メインＣＰ　ＬＪ　１の制御の基に勺ブＣＰ　Ｕ　２
のプログラム制御を行なうようにしたものである。メイ
ンｃｐｕｉを有する処理系は、当該メインＣＰＵ１の他
にこれによって直接制御されるキーボード等の操作盤５
とメインメモリ６及び補助記憶装置（磁気ディスク等）
７が接続されている。チャネル装置Ｃは、サブＣＰＵ２
とサブメモリ４と各種機能を有するデバイス制御装置８
と、チャネル装置ＣとメインＣＰＵ１との間のデータ伝
送を行なうためのインターフェース制御部３とを有して
おり、当該インターフェース制御部３を介してメインＣ
ＰＵに接続されている。そして、通常データ処理操作に
おいては、キーボード等からなる操作盤５を操作するこ
とにより、或いはメインＣＰＵ１の作動によってデータ
がメインメモリ６に書込まれたり、或いはこれから読出
されたり、更にはインターフェース制御部３を経由して
サブＣＰＬＪ２に各種コマンドが送られ、このコマンド
に基づいた処理操作がチャネル装置Ｃ内のザブＣＰｔＪ
２によって行なわれたりする。

係るデータ処理操作中において、サブＣＰＵ２がプログ
ラム制御の異常によって動作不能になった場合には、一
般に次の手順に従って状態情報の退避を行なう。

まず、第１の段階としてメインｃｐｕｉは、チャネル装
置Ｃのインターフェース制御部３を介して、サブＣＰＵ
２の異常を検出りる。

次の段階で、メインｃｐｕｉが異常発生をオペレータに
表示することにより、Ａぺ１ノータは操作Ｗ５のセーブ
スイッチを押下（オン）し、チャネル装置Ｃのクリアキ
ーを押下する。

更に、次の段階で、メインＣＰ　Ｕ　１は、異常発生し
たチャネル装置Ｃのみを作動停Ｊ１させ、チャネル装＠
Ｃ内の記憶装置、即ち４ノ−ブメモリ４のメモリ内容を
インターフェース制御部３を介してメインＣＰＵ１処理
系内の補助記憶装置７に退避させる。そして、メインＣ
Ｐ　ｔＪ　１の制御下にある一連のデータ処理操作が終
了した後に、補助記憶装置７に退避されたメモリ内容を
解析しリブＣＰＵ２が動作不能になった原因を調べる。

（３）　発明が解決しようとＪる問題点しかしながら、
このような従来の状態情報の退避方法にあっては、サブ
ＣＰＬＪ２の異常原因の解析について、サブＣＰＵ２の
メモリ内容をメインＣＰＵ１の補助記憶装置７に退避さ
せると同時に、これを自動的に解析することは困難で゛
あり、現在のところは行なわれていない。その上、メイ
ンＣＰ　ｔＪ　１は異常が発生したチャネル装置Ｃのみ
を停止して他の副装置の動作は続行するから、一般に退
避されたメモリ内容の解析操作は、作業の終了後補助記
憶装置７から退避した状態情報を読取って行なわれる。

このため異常が発生したサブＣＰ　ｔＪ２の動作状Ｍ（
例えばプログラム走行アドレス、或いは内部のハードウ
ェア状態等）を把握するのに時間がかかる。また従来の
状態情報の退避方法においては、ＶブＣＰＵ２の動作状
態が充分にメインＣＰＵ処理系内の補助記憶装置７に退
避Ｊることができないため、この退避されたメモリ内容
の解析が九しくなり、異常発生の原因追及に要づる時間
も長くなる。更に、従来の状態情報の退避方法において
は、プログラム制御が低いレベル、即ち優先度が低いレ
ベルで行なわれているため、異常発生時の状態（例えば
異常なプログラム走行アドレス等）を明確に把握するこ
とができず、結局、解析時に異常発生の調査及び判断を
せざるを得ず、次のデータ処理操作を指示づるまでに長
い時間を要するという問題点があった。

（４）　問題点を解決するための手段 本発明は、上記従来の問題点に着目して為されたもので
、メインメモリに接続されたメインＣＰＵ等の主処理機
構と、この主処理機構に接続されると共に、リブメモリ
に連結されたザブＣＰＵ等の副処理機構とを備え、副処
理機構の作動を主処理機構によって制御りるようにした
データ処理装置において、副処理機構の異常にり・ｊし
て主処理機構から副処理機構へ強制割込コマンドを送出
し、この強制割込コマンドにより、サブメモリに副処理
ｌｌＩ構の作動状態に１ＩＩＪる情報を格納し、次いで
主処理機構からの強制クリアコマンドによりサブメ干り
に格納された状態情報をメインメモリに転送し１、更に
、主処理機構の作動によって、−サブメモリからメイン
メモリに転送され−ｊｃ状態情報を、補助記憶装置に退
避させるようにしだことを要旨どづるものである。

（５）　作　用 」−記のような方法を採ったため本発明では、副処理機
構に何らかの異常が発生した場合に、主処理ａ　４Ｍか
らの＝１マント情報に基いて副処理機構側の作動状態に
関するデータがメモリ内に蓄えられ、！ｌシＩに異常発
生とは関係のない作動状態情報はメモリ内に蓄えられな
いｆ３ｓ　＋ら、サブメモリの内容を一時的に３ｆｆｌ
　ｉ！′？ｒれば、このメモリ内容の解析時には、副処
理機構を動作不良にした原因が格納されていることにな
り、メモリ内容の解析も楽に行なうことができる。従っ
て、データ処理装置の不良からの立ち直りが極めて短時
間で行なわれる。

（６）　実施例 第２図は本発明の状態情報の退避方法を実施できるよう
に構成されたデータ処理装置の一実施例を示す図である
。このデータ処理装置は、図に示すように、主装置Ｍと
副装＠Ｓを備え、両装置は各々のインターフェース制御
部１３及び１４を介して接続され、主装置Ｍがこのイン
ターフェース制御部１３．１４を介して副装ｆｆ１ｓを
制御するシステムに構成されている。主装置Ｍには主処
理機構であるメインＣＰＬ１１１の基に表示部１６、キ
ーボード等の操作部１７、メインメモリ１８及び回線制
御部２１や端末制御部２２等の他の制御装置と、チャネ
ル装置１９を経て情報を退避格納する補助記憶装置（例
えば磁気ディスク＞２０を接続してなる。一方、副装置
Ｓには、副処理機構であるサブＣＰＵ１２が組込まれ、
その制御の下にメイン側にサブＣＰ、Ｕ　１２の状態情
報の転送を行なうセーブルーチンを内蔵するサブメモリ
１５及びヂャネル装置２３等の制御装置を備えてなる。

主装置Ｍ側の端末制御部２２及び副装置Ｓ側のチャネル
装置２３には１又は複数のインプット・アウトプット装
置が接続される。尚主装置Ｍ側のインターフェース制御
部１３と、副装置Ｓ側のインターフェース制御部１４と
の間は、データ信号線２４及び２５によって接続され、
主装置Ｍから副装置ｎＳへのデータはデータ信号線２４
を通って伝送され、副装置Ｓから主装置Ｍへのデータは
データ信号線２５を通って伝送される。

このような構成を有するデータ処理装置において、副装
置Ｓに異常が検出され、動作不能となった場合、次の手
順により状態情報の退避操作が行なわれる。

まず第１段［１の操作として、主装置ＭのメインＣＰＵ
ＩＩは、異常を検出すると表示部１６に異常発生の表示
を出力する。

第２段の操作において、オペレータは主装置Ｍの操作部
１７のセーブスイッチをオンにしてクリアキーを押下す
る。

第３段の操作では、メインＣＰｔＪのセーブルーチンに
起動がかかりメインメモリ１８に格納された一切のメモ
リ内容が主装置Ｍの補助記憶装置２０に退避する。これ
は、メインメモリ１８を後に続く操作ステップにおいて
使用できるようにするためである。

第４段の操作において、メインＣＰＬＪ１１はインター
フゴース制御部１３及び１４を介して副装置Ｓに強制割
込コマンド（ＷＣＴＩ）を発信する。

この強制割込コマンド（ＷＣＴＩ）は信号線２４を通っ
てインターフェース制御部１４に伝送されサブＣＰＵ１
２を作動制御り゛る。

第５段の操作においては、上記強制割込コマンド（ＷＣ
ＴＩ＞によってサブＣＰＬＪ１２に【よ強制割込操作（
例えば電源異常と云ったような事態における処理操作と
同じレベルの高レベルの処理操作である）が発生し、サ
ブＣＰｔＪ１２はサブメモリ１５の予め定められたエリ
アに、一連の状態（例えばプログラム走行アドレス、各
種ハードウェア、レジスタ等）を格納して停止、即ち待
期状態になる。この場合、従来の状態退避方法では、例
えばプログラムミス等のためサブＣＰＩＪ１２がロック
、即らループ状態になっても、かかる不良動作を解析す
るのに最も必要な情報、例えば異常を発生したアドレス
等を発見することが困難であったが、本発明のようにレ
ベルの高いコマンドを割込ませることにより、低いレベ
ルの走行プログラ２ムを停止して割込みが行なわれるた
め、異常を生じたアドレスの状態を容易に判別できる。

第６の操作段階においては、メインＣＰＬＪ１１はイン
ター７丁−ス制御部１３及び１４を介して副装置Ｓに強
制クリアコマンド（ＷＣＴ２＞を送出する。

第７の操作段階においては、上記強制クリアコマンド（
ＷＣＴ２）によってサブＣＰＵ１２は、異常停止時の状
態を解除されて初期状態に戻り、次のメインＣＰＵ１１
からのコマンド持らの状態になる。

第８の操作段階においては、メインＣＰＵ１１は副装置
Ｓに通常のデータ転送コマンド（ＷＲＴ　）を発信する
。これによって、メインＣＰｔＪ１１は、予めサブメ■
：す１５内に設（プられたし一ブルーチンに起動をか（
プる。上記データ転送コマンド（ＷＲＴ）にはフォーマ
ットの異なる２種のコマンドがあり、そのうちの一つは
スタートするべぎアドレスを指示するためのコマンド情
報、他は単純なデータ送り込みのためのコマンド情報で
ある。そして、本発明の方法を実施する場合には、１）
９石を発信することでサブＣＰＵ１２は次のコマンドが
来たとき指示されたアドレスから動作を開始覆ることが
できる。

次いで、第９の操作段階においては、υヅメモリ１５内
のセーブルーチンが起動して、格納されたザブメモリの
内容が全てインターフェース制御部１４から信号線２５
及びインターフ１：−ス制御部１３を介して主装置Ｍの
メインメモリ１８に転送される。

次の第１０の操作段階においてはメインＣＰＵ１１は、
メインメ七り１８に格納されたサブメモーリ１５の内容
を主装置Ｍの補助記憶装置２０にチャネル装置１９を介
して退避する。

最後に第１１段目の操作にａ３い−Ｃは、オペレータが
セーブスイッチを元に復帰し、クリアキーを押下するこ
とにより、主装置Ｍ、副装置Ｓ共に業務を再開し、続行
することが可能となる。

尚この実施例においては、主装置Ｍと副装置Ｓとの組合
せにおいて状態情報を退避させる手順について説明して
きたが、データ処理装置の構成はこの実施例のものに限
られるものではなく、例えば第１図に示すようなメイン
ＣＰＵ１とこのメインＣＰＵ　１によって作動が制御さ
れるチャネル装置との間においても同様に適用Ｊ”るこ
とができる。

（７）　発明の効果 以−り説明し′Ｃきたように本発明によれば、サブＣＰ
Ｕの異常の発生に際して当該シブＣＰＵの状態情報を詳
細に記録し、これを退避させることができる。従ってサ
ブＣＰＵが動作不良を起した場合に、当該動作不良の原
因解析を従来に比べで極めて短かい時間で行なうことが
できるようになり、障害の把握を明確にすることができ
る。更に、リブＣＰＵ側の状態をメインＣＰ　Ｕ側の補
助記憶装置に退避さゼるＪ：うにしたため、リブＣＰＵ
側に秤々の装置を省略することができるようになり、バ
ードウ１ノ′の弔を緘少り−ることができる等、種々の
効果が得られる。

【図面の簡単な説明】

第１図はメインＣＦ−）　ＬＪとザブＣＰＵとを備えた
従来のデータ処理装置を承り図、第２図は本発明の状態
情報の退避方法が適用されるデータ処理装置の一実施例
を示す図である。 １　、１１−１インＣ［〕Ｕ　Ｃ主処理’ａ４Ｎ＞２．
１２・・・リブＣＰＵ　（副処Ｊ！Ｐ機構）３・・・イ
ンターフェース制御部 １３・・・（主装置側）インターフェース制御部１４・
・・（副装置側）インターフェース制御部１５・・・ザ
ブメモリ　１６・・・表示部１７・・・操作部　１８・
・・メインメモリ１９・・・チャネル装置　２０・・・
補助記憶装置Ｍ・・・主装置　Ｓ・・・副装置

Claims (1)

【特許請求の範囲】
1. メインメモリに接続された主処理機構と、この主処理機
   構に接続されると共にサブメモリに連結された副処理機
   構とを備え、副処Ｉ！！機構の作動を主処理機構によっ
   て制御するようにしたデータ処ｙｆ！装置において、副
   処理機構の異常に対して、主処理機構から副処理Ｉａ構
   へ強制割込コマンドを送出し、この強制割込コマンドに
   より、ザブメモリに副処理機構の作動状態に関する情報
   を格納し、次いでコ３処理機構からの転送コマンドによ
   りサブメモリに格納された状態情報をメインメモリに転
   送し、更に、主処理機構の作動によって、サブメモリか
   らメインメモリに転送された状態情報を補助記憶装置に
   退避させるようにしたことを特徴とするデータ処理装置
   における状態情報の３μ避方法。