JPH0113577B2 - - Google Patents

Description

【発明の詳細な説明】 (1) 産業上の利用分野 この発明は、データ処理装置における状態情報
の退避方法、特に副処理機構における動作不良の
原因を正確に解析できるようにした状態情報の退
避方法に関するものである。

(2) 従来の技術 一般に主処理機構（以下メインCPUと云う）
と副処理機構（以下サブCPUと云う）を備えた
データ処理装置においては、サブCPUに異常が
発生してその動作不能が検出された場合、サブ
CPUの動作状態（ステータスとも云う）を記憶
装置に退避（セーブとも云う）して障害原因を解
析の上、それに基いて次の動作をスタートさせる
ために、所謂状態情報の退避（ステータスセー
ブ）をする方法が採られる。

第１図はそのような状態情報を退避する方式を
採つたデータ処理装置の一従来例を示す図であ
る。このデータ処理装置は、メインCPU１を有
する一つの操作系とサブCPU２を有するチヤネ
ル装置Ｃを接続し、メインCPU１の制御の下に
サブCPU２のプログラム制御を行なうようにし
たものである。メインCPU１を有する処理系は、
当該メインCPU１の他にこれによつて直接制御
されるキーボード等の操作盤５とメインメモリ６
及び補助メモリ（磁気デイスク等）７が接続され
ている。チヤネル装置Ｃは、サブCPU２とサブ
メモリ４と各種機能を有するデバイス制御装置８
と、チヤネル装置ＣとメインCPU１との間のデ
ータ伝送を行なうためのインタフエース制御部３
とを有しており、当該インタフエース制御部３を
介してメインCPUに接続されている。そして、
通常データ処理操作においては、キーボード等か
らなる操作盤５を操作することにより、或いはメ
インCPU１の作動によつてデータがメインメモ
リ６に書込まれたり、或いはこれから読出された
り、更にはインタフエース制御部３を経由してサ
ブCPU２に各種コマンドが送られ、このコマン
ドに基づいた処理操作がチヤネル装置Ｃ内のサブ
CPU２によつて行なわれたりする。

係るデータ処理操作中において、サブCPU２
がプログラム制御の異常によつて動作不能になつ
た場合には、一般に次の手順に従つて状態情報の
退避を行なう。

まず、第１の段階としてメインCPU１は、チ
ヤネル装置Ｃのインタフエース制御部３を介し
て、サブCPU２の異常を検出する。

次の段階で、メインCPU１が異常発生をオペ
レータに表示することにより、オペレータは操作
盤５のセーブスイツチを押下（オン）し、チヤネ
ル装置Ｃのクリアキーを押下する。

更に、次の段階で、メインCPU１は、異常発
生したチヤネル装置Ｃのみを作動停止させ、チヤ
ネル装置Ｃ内の記憶装置、即ちサブメモリ４のメ
モリ内容をインタフエース制御部３を介してメイ
ンCPU１処理系内の補助メモリ７に退避させる。
そして、メインCPU１の制御下にある一連のデ
ータ処理操作が終了した後に、補助メモリ７に退
避されたメモリ内容を解析しサブCPU２が動作
不能になつた原因を調べる。

(3) 発明が解決しようとする問題点 しかしながら、このような従来の状態情報の退
避方法にあつては、サブCPU２の異常原因の解
析について、サブCPU２のメモリ内容をメイン
CPU１の補助メモリ７に退避させると同時に、
これを自動的に解析することは困難であり、現在
のところは行なわれていない。その上、メイン
CPU１は異常が発生したチヤネル装置Ｃのみを
停止して他の副装置の動作は続行するから、一般
に退避されたメモリ内容の解析操作は、作業の終
了後補助メモリ７から退避した状態情報を読取つ
て行なわれる。このため異常が発生したサブ
CPU２の動作状態（例えばプログラム走行アド
レス、或いは内部のハードウエア状態等）を把握
するのに時間がかかる。また従来の状態情報の退
避方法においては、サブCPU２の動作状態が充
分にメインCPU処理系内の補助メモリ７に退避
することができないため、この退避されたメモリ
内容の解析が難しくなり、異常発生の原因追及に
要する時間も長くなる。更に、従来の状態情報の
退避方法においては、プログラム制御が低いレベ
ル、即ち優先度が低いレベルで行なわれているた
め、異常発生時の状態（例えば異常なプログラム
走行アドレス等）を明確に把握することができ
ず、結局、解析時に異常発生の調査及び判断をせ
ざるを得ず、次のデータ処理操作を指示するまで
に長い時間を要するという問題点があつた。

(4) 問題点を解決するための手段 本発明は、上記従来の問題点に着目して為され
たもので、補助記憶装置とメインメモリを具備し
た主処理機構に接続されると共に、サブメモリを
具備した副処理機構の作動異常時に、主処理機構
によつて異常時の状態を検出するようにした状態
情報の退避方法であつて、主処理機構から強制割
込コマンドを送出して、作動異常に落ち込んだ副
処理機構を、強制割込みモードに移行させ、該強
制割込みモードで動作する割込み処理によつて、
サブメモリに前記副処理機構の作動状態に関する
情報を格納させ、次いで前記主処理機構から転送
コマンドを送出することにより、前記サブメモリ
に格納された状態情報をメインメモリに転送さ
せ、更に前記主処理機構は該メインメモリに転送
させた状態情報を、補助記憶装置に退避させるよ
うにしたことを要旨とするものである。

(5) 作 用 上記のような方法を採つたため本発明では、副
処理機構に何らかの異常が発生した場合に、主処
理機構からのコマンド情報に基いて副処理機構側
の作動状態に関するデータがメモリ内に蓄えら
れ、特に異常発生とは関係のない作動状態情報は
メモリ内に蓄えられないから、サブメモリの内容
を一時的に退避すれば、このメモリ内容の解析時
には、副処理機構を動作不良にした原因が格納さ
れていることになり、メモリ内容の解析も楽に行
なうことができる。従つて、データ処理装置の不
良からの立ち直りが極めて短時間で行なわれる。

(6) 実施例 第２図は本発明の状態情報の退避方法を実施で
きるように構成されたデータ処理装置の一実施例
を示す図である。このデータ処理装置は、図に示
すように、主装置Ｍと副装置Ｓを備え、両装置は
各々のインタフエース制御部１３及び１４を介し
て接続され、主装置Ｍがこのインタフエース制御
部１３，１４を介して副装置Ｓを制御するシステ
ムに構成されている。主装置Ｍには主処理機構で
あるメインCPU１１の下に表示部１６、キーボ
ード等の操作部１７、メインメモリ１８及び回線
制御部２１や端末制御部２２等の他の制御装置
と、チヤネル装置１９を経て情報を退避格納する
補助記憶装置（例えば磁気デイスク）２０を接続
してなる。一方、副装置Ｓには、副処理機構であ
るサブCPU１２が組込まれ、その制御の下にメ
イン側にサブCPU１２の状態情報の転送を行な
うセーブルーチンを内蔵するサブメモリ１５及び
チヤネル装置２３等の制御装置を備えてなる。主
装置Ｍの端末制御部２２及び副装置Ｓ側のチヤネ
ル装置２３には１又は複数のインプツト・アウト
プツト装置が接続される。尚主装置Ｍ側のインタ
フエース制御部１３と、副装置Ｓ側のインタフエ
ース制御部１４との間は、データ信号線２４及び
２５によつて接続され、主装置Ｍから副装置Ｓへ
のデータはデータ信号線２４を通つて伝送され、
副装置Ｓから主装置Ｍへのデータはデータ信号線
２５を通つて伝送される。

このような構成を有するデータ処理装置におい
て、副装置Ｓに異常が検出され、動作不能となつ
た場合、次の手順により状態情報の退避操作が行
なわれる。

まず第１段目の操作として、主装置Ｍのメイン
CPU１１は、異常を検出すると表示部１６に異
常発生の表示を出力する。

第２段の操作において、オペレータは主装置Ｍ
の操作部１７のセーブスイツチをオンにしてクリ
アキーを押下する。

第３段の操作では、メインCPUのセーブルー
チンに起動がかかりメインメモリ１８に格納され
た一切のメモリ内容が主装置Ｍの補助記憶装置２
０に退避する。これは、メインメモリ１８を後に
続く操作ステツプにおいて使用できるようにする
ためである。

第４段の操作において、メインCPU１１はイ
ンタフエース制御部１３及び１４を介して副装置
Ｓに強制割込コマンド（WCT１）を発信する。
この強制割込コマンド（WCT１）は信号線２４
を通つてインタフエース制御部１４に伝送されサ
ブCPU１２を作動制御する。

第５段の操作においては、上記強制割込コマン
ド（WCT１）によつてサブCPU１２には強制割
込操作（例えば電源異常と云つたような事態にお
ける処理操作と同じレベルの高レベルの処理操作
である）が発生し、サブCPU１２はサブメモリ
１５の予め定められたエリアに、一連の状態（例
えばプログラム走行アドレス、各種ハードウエ
ア、レジスタ等）を格納して停止、即ち待機状態
になる。この場合、従来の状態退避方法では、例
えばプログラムミス等のためサブCPU１２がロ
ツク、即ちループ状態になつても、かかる不良動
作を解析するのに最も必要な情報、例えば異常を
発生したアドレス等を発見することが困難であつ
たが、本発明のようにレベルの高いコマンドを割
込ませることにより、低いレベルの走行プログラ
ムを停止して割込みが行なわれるため、異常を生
じたアドレスの状態を容易に判別できる。

第６の操作段階においては、メインCPU１１
はインタフエース制御部１３及び１４を介して副
装置Ｓに強制クリアコマンド（WCT２）を送出
する。

第７の操作段階においては、上記強制クリアコ
マンド（WCT２）によつてサブCPU１２は、異
常停止時の状態を解除されて初期状態に戻り、次
のメインCPU１１からのコマンド待ちの状態に
なる。

第８の操作段階においては、メインCPU１１
は副装置Ｓに通常のデータ転送コマンド
（WRT）を発信する。これによつて、メイン
CPU１１は、予めサブメモリ１５内に設けられ
たセーブルーチンに起動をかける。上記データ転
送コマンド（WRT）にはフオーマツトの異なる
２種のコマンドがあり、そのうちの一つはスター
トするべきアドレスを指示するためのコマンド情
報、他は単純なデータ送り込みのためのコマンド
情報である。そして、本発明の方法を実施する場
合には、前者を発信することでサブCPU１２は
次のコマンドが来たとき指示されたアドレスから
動作を開始することができる。

次いで、第９の操作段階においては、サブメモ
リ１５内のセーブルーチンが起動して、格納され
たサブメモリの内容が全てインタフエース制御部
１４から信号線２５及びインタフエース制御部１
３を介して主装置Ｍのメインメモリ１８に転送さ
れる。

次の第10の操作段階においてはメインCPU１
１は、メインメモリ１８に格納されたサブメモリ
１５の内容を主装置Ｍの補助記憶装置２０にチヤ
ネル装置１９を介して退避する。

最後に第11段目の操作においては、オペレータ
がセーブスイツチを元に復帰し、クリアキーを押
下することにより、主装置Ｍ、副装置Ｓ共に業務
を再開し、続行することが可能となる。

尚この実施例においては、主装置Ｍと副装置Ｓ
との組合せにおいて状態情報を退避させる手順に
ついて説明してきたが、データ処理装置の構成は
この実施例のものに限られるものではなく、例え
ば第１図に示すようなメインCPU１とこのメイ
ンCPU１によつて作動が制御されるチヤネル装
置との間においても同様に適用することができ
る。

(7) 発明の効果 以上説明してきたように本発明によれば、サブ
CPUの異常の発生に際して当該サブCPUの状態
情報を詳細に記録し、これを退避させることがで
きる。従つてサブCPUが動作不良を起した場合
に、当該動作不良の原因解析を従来に比べて極め
て短かい時間で行なうことができるようになり、
障害の把握を明確にすることができる。更に、サ
ブCPU側の状態をメインCPU側の補助記憶装置
に退避させるようにしたため、サブCPU側に
種々の装置を省略することができるようになり、
ハードウエアの量を減少することができる等、
種々の効果が得られる。

【図面の簡単な説明】

第１図はメインCPUとサブCPUとを備えた従
来のデータ処理装置を示す図、第２図は本発明の
状態情報の退避方法が適用されるデータ処理装置
の一実施例を示す図である。 １，１１……メインCPU（主処理機構）、２，
１２……サブCPU（副処理機構）、３……インタ
フエース制御部、１３……（主装置側）インタフ
エース制御部、１４……（副装置側）インタフエ
ース制御部、１５……サブメモリ、１６……表示
部、１７……操作部、１８……メインメモリ、１
９……チヤネル装置、２０……補助記憶装置、Ｍ
……主装置、Ｓ……副装置。

Claims (1)

1. 【特許請求の範囲】 １ 補助記憶装置とメインメモリを具備した主処
   理機構に接続されると共に、サブメモリを具備し
   た副処理機構の作動異常時に、主処理機構によつ
   て異常時の状態を検出するようにした状態情報の
   退避方法であつて、 主処理機構から強制割込コマンドを送出して、
   作動異常に落ち込んだ副処理機構を、強制割込み
   モードに移行させ、該強制割込みモードで動作す
   る割込み処理によつて、サブメモリに前記副処理
   機構の作動状態に関する情報を格納させ、次いで
   前記主処理機構から転送コマンドを送出すること
   により、前記サブメモリに格納された状態情報を
   メインメモリに転送させ、更に前記主処理機構は
   該メインメモリに転送させた状態情報を、補助記
   憶装置に退避させることを特徴とするデータ処理
   装置における状態情報の退避方法。