KR930011203B1

KR930011203B1 - 이중화 프로세서 시스팀의 입출력 장비 정합장치

Info

Publication number: KR930011203B1
Application number: KR1019900022888A
Authority: KR
Inventors: 최영복; 여환근; 이충근
Original assignee: 재단법인 한국전자통신연구소; 경경현; 한국전기통신공사; 이해욱
Priority date: 1990-12-31
Filing date: 1990-12-31
Publication date: 1993-11-25
Also published as: KR920014037A

Abstract

내용 없음.

Description

이중화 프로세서 시스팀의 입출력 장비 정합장치

제1도는 본 발명이 적용되는 이중화 프로세서 시스팀의 블럭구성도.

제2도는 본 발명에 의한 입출력 정합장치의 구성을 나타낸 블럭도.

* 도면의 주요부분에 대한 부호의 설명

1, 2 : 서브시스팀 3 : MPMA

4 : IOIA 5 : DCCA

6 : PSAA 7 : 입출력 장비

41 : CPU 42 : 레지스터

43 : DPRAM 44 : ROM

45 : RAM 46 : SCC

47 : 인터럽트 처리부 46 : 포트스위칭 이중화 제어부

본 발명은 컴퓨터 시스팀에서 맨-머신 통신시 입출력 장비와 시스팀과의 입출력 정합을 위한 이중화 프로세서 시스팀의 입출력 장비 정합장치에 관한 것이다.

종래의 맨-머신 통신을 위한 프로세서에서는 신뢰성이 그다지 중요시 되지 않았으나, 전자 교환기 같은 높은 신뢰성을 요구하는 시스팀에서 맨-머신 통신을 위하여 프로세서를 이중화로 구성하였을때, 정상 동작시 두 프로세서 중 하나는 동작 상태(active)로, 다른 하나는 대기상태(standby)로 동작한다.

이때, 양쪽 프로세서중 동작상태측의 직렬 포트 신호를 선택해서 입출력 장비들에 연결해주고, 동작상태의 프로세서에 장애가 발생하여 동작상태와 대기상태가 서로 바뀔때도 항상 정상으로 동작하도록 해야하며, 이에 따른 입출력 장비 정합장치가 필요하다.

따라서, 본 발명은 이중화된 프로세서 시스템에서 항상 동작 상태측 프로세서의 직렬 포트 신호를 입출력 장비들에 연결해 주어 신뢰성 향상을 위한 입출력 장비 정합장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위해 본 발명은 중앙처리장치(CPU)와, 상기 CPU에 연결되어 인터럽트를 발생하는 레지스터와, 상기 CPU에 연결되어 입출력 데이터를 저장하는 이중 포트 메모리와, 상기 CPU에 연결되어 CPU 및 디바이스의 초기화에 필요한 프로그램을 저장하는 ROM과, 상기 CPU에 연결된 RAM과, 상기 CPU에 연결되어 입출력 장비와 정합하는 입출력 장비 제어수단과, 상기 CPU와 레지스터 수단와 입출력 장비 제어수단에 연결되어 상기 레지스터 수단 및 입출력 장비 제어수단에 의한 인터럽트를 상기 CPU로 전달하는 인터럽트 처리수단, 및 상기 CPU에 연결되어 상기 CPU의 제어에 따라 포트 스위칭 제어신호를 출력하는 포트 스위칭 이중화 제어수단을 구비힌다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.

제1도는 본 발명이 적용되는 이중화 프로세서 시스팀의 구성을 나타낸 블럭도로, 1, 2는 서브시스팀, 3은 중앙처리장치 및 메모리 보드(MPMA), 4는 입출력 정합 보드(IOIA), 5는 이중화 제어 보드(DCCA), 6은 포트 스위칭 제어보드(PSAA), 7은 입출력 장비를 각각 나타낸다.

본 발명이 적용되는 이중화 프로세서 시스팀은 제1도에 도시한 바와 같이, 이중화된 서브시스팀A(1) 및 서브시스팀B(2), 이중화된 서브시스팀 A, B(1,2)로부터 제어신호를 받아 포트 스위치를 제어하는 포트 스위칭 제어보드(PSAA : 6)를 구비하며, 하나의 서브시스템(1,2)은 입출력 정합을 위한 명령어를 발생하는 주 중앙처리장치 및 메모리 보드(MPMA : 3), 로부터 입출력 정합 명령어를 받아서 처리하고 PSAA(6)와 입출력 신호 정합을 하며 포트 스위칭 제어신호를 발생하는 입출력 정합보드(IOIA : 4), MPMA(3)의 명령을 받아 시스팀의 이중화를 제어하는 이중화 제어 보드(DCCA : 5)를 구비한다.

두개의 서브시스팀(1,2)에 전원을 공급하면 MPMA(3)의 초기화 과정에서 전원의 공급차이에 따라 하나는 동작상태, 다른 하나는 대기상태로 동작하는데, MPMA(3)의 입출력 제어 응용 프로그램에서 발생된 명령을 받아 IOIA(4)를 통하여 RS-232C 방식의 직렬 데이터 및 포트 스위칭 제어신호를 PSAA(6)로 보내면 동작상태측 신호를 선택하여 입출력 장비(7)로 전달하게 된다.

제2도는 본 발명에 따른 입출력 정합장치(4)의 구성을 나타낸 블럭도로, 41은 CPU, 42는 레지스터, 43은 DPRAM, 44는 ROM, 45는 RAM, 46은 입출력 장비 제어기(SCC), 47은 인터럽트 처릭, 48은 포트 스위칭 이중화 제어회로를 각각 나타낸다.

본 발명에 의한 입출력 정합 장치(4)는 제2도에 도시한 바와 같이, 입출력 정합장치의 명령어를 MPS-버스(Main Processor System Bus)에 연결된 MPMA(3)로 부터 받아 처리하는 CPU(Central Processing Unit)(41)와, 상기 CPU(41)을 MPMA(3) 양측 모드 액세스 가능하고 MPMA(3)에서 정의된 특정 값을 써두면 내부 CPU(41)로 인터럽트를 거는 기능을 갖는 레지스터(42)와, 상기 CPU(41)와 MPMA(3)가 서로 통신이 가능하도록 하기 위하여 데이타를 양쪽에서 억세스 가능하도록 연결된 이중 포트 메모리 (DRAM : 43) 와, 입출력 정합장치의 프로그램을 저장하는 ROM(44)과, 명령어 처리프로그램 수행시 수행 프로그램의 현재 진행상태를 나타내는 프로그램 카운터 초기화 및 명령어의 처리, 그리고 프로그램의 수행에 필요한 정보를 일시저장 장소인 스택 포인터등으로 이용되는 RAM(45)과, PSAA(6)를 통하여 입출력 장비와 정합하는 입출력 장비 제어기(Serial Communication Channel; SCC)(46), 인터럽트 처리기 (47) 및 PSAA(6)로 포트스위칭 제어신호를 보내는 포트 스위칭 이중화 제어회로(48)를 구비한다.

동작상태인 서브시스팀(액트브축 : 1 또는 2)에서 입출력 기능을 시작하기전에 MPMA(3)가 먼저 MPS-버스를 통하여 레지스터(42)에 인터럽트, 리셋 및 동작 또는 대기 상태를 초기화 한다.

동작상태인 서브시스팀에서 입출력 동작을 하기 위하여 MPMA와 IOIA(4)간 정의된 명령어 및 정보 데이터를 DPRAM(43)에 기록해 두고 레지스터(42)에 정의된 인터럽트 비트를 세트하고, 인터럽트 처리기(47)로 인터럽트 발생 요구 신호를 발생하면 인터럽트 처리기(47)에서는 명령어 처리요구 인터럽트를 CPU(41)에게 요구한다.

그리고 나서 CPU(41)가 인터럽트 처리 서비스 투틴에서 DPRAM(43)의 내용을 읽어서 MPMA(3)와 IOIA(4)간 정의 명령어를 판단하는데, 읽기(READ)명령어이면 DPRAM(43)의 정보 데이터를 SCC(46)의 내부 전송 레지스터에 데이터를 써주면 SCC 칩(Z8530) 내부 제어에 의해 시리얼로 PSAA(6)로 데이터가 전송되어 PSAA(6)정합된 시리얼 통신용 정합장치인 모니터, PC, 프린터 등으로 출력되어 진다.

또한, 쓰기(WRITE)명령어 이면 시리얼 통신용 정합장치로 부터 수신된 데이터가 PSAA(6)를 통하여 SCC(46)의 레지스터에 쓰기(WRITE) 를 하고 SCC(46) 칩에서 자동으로 인터럽트 처리기(47)로 데이터 액세스 요구 신호를 발생한다. 데이터 액세스 요구 신호를 수신한 인터럽트 처리기(47)에서는 CPU(41)로 시리얼 통신 액세스 요구 인터럽트를 발생하면, CPU(41)는 인터럽트 처리 서비스 루틴에서 SCC(46)의 액세스 레지스터를 읽어(READ) 데이터를 DPRAM(43)에 써 두고, MPMA(3)에 MPS-버스를 통하여 정의된 인터럽트를 발생시킨다. 이에 따라 MPMA(3)는 인터럽트 서비스 루틴에서 DPRAM(43)를 읽어 데이터를 처리하게 된다.

한편, 대기 상태인 서브시스팀의 MPMA(3)는 MPS-BUS를 통하여 레지스터(42) 상태 비트를 초기화후, 레지스터(42)에 대기 상태로 세트 해주고, 레지스터(42)의 인터럽트 비트를 세트하면 인터럽트 처리기(47)에서 CPU(41)에 대기 상태 요구 인터럽트를 요청한다. 대기 상태 요구 인터럽트 발생 요구를 수신한 CPU(41)는 인터럽트 서비스 루틴에서 대기상태를 로트스위칭 제어부(48)에 전달한다.

포트스위칭 제어회로(48)는 MPMA(3)로 부터 전달된 동작상태(액티브) 및 대기상태(스탠바이)의 레지스터 비트를 분석하여 IOIA(4)의 액티브/ 스탠바이 제어 신호에 의해 PSAA(6)의 멀티플렉스를 제어하여 액티브측 전송 신호를 선택하여 전송이 이루어지도록 한다.

대기상태(스탠바이 상태)에서 동작중인 서브시스팀이 에러에 의해 액티브로 동작하기 어렵다고 운영체계(OS : operating system)에서 판단되면, 먼저 대기상태 서브시스팀의 MPMA(3)에 액티브로 동작 준비를 위해 제어신호로 알려준후 액티브측 MPMA(3)가 운영체계의 동작에 필요한 PC나 데이터를 알려주면 대기 상태 서브시스팀의 MPMA(3)는 MPS-버스를 통하여 레지스터(42)에 동작 상태 비트를 세트시킨다. 이에 따라 인터럽트 처리기(47)에서는 CPU(41)에게 동작 상태(액티브) 요구 인터럽트를 요청하여 액티브로 운용 가능하도록 CPU(41)가 인터럽트 서비스 처리 루틴에서 포트스위칭 이중화 제어회로(48)를 제어하여 대기 상태였던 PSAA(6)가 액티브로 정상 동작 가능하도록 제어한다.

따라서, 상기와 같이 구성되어 동작하는 본 발명은, 신뢰성 향상을 위한 이중화된 프로세서 시스팀에서 한쪽 서비스 시스팀에 장애가 발생하더라도 서비스의 중단없이 맨 머신 통신 서비스를 제공할 수 있어 신뢰성을 제고시키는 효과가 있다.

Claims

맨-머신 통신을 위하여 입출력 장비과 시스팀과의 입출력 정합을 위한 이중화 프로세서 시스팀의 입출력 정합장치에 있어서; 입출력 정합장치의 명령어를 MPS-버스(Main Processor System Bus)에 연결된 중앙처리장치 및 메모리 보드(3; 이하, MPMA라 함)로 부터 받아 처리하는 CPU(Central Processing Unit)(41)와, 상기 CPU(41) 와 MPMA(3) 양측 모두 액세스 가능하고 MPMA(3)에서 정의된 특정 값이 써지면 CPU(41)로 인터럽틀 거는 레지스터(42)와, 상기 CPU(41)와 MPMA(3)가 서로 통신이 가능하도록 하기 위하여 데이타를 양쪽에서 액세스 가능하도록 연결된 이중 포트 메모모리(DPRAM : 43)와, 상기 CPU(41)에 연결되며 입출력 정합장치의 프로그램을 저장하는 ROM(44)과, 상기 CPU(41)에 연결되며 명령어 처리 프로그램 수행시 수행 프로그램의 현재 진행상태를 나타내는 프로그램 카운터 초기화 및 명령의 처리, 그리고 프로그램의 수행에 필요한 정보를 일시저장하는 스택 포인터로 이용되는 RAM(45)과 상기 CPU(41)에 연결되어 입출력 장비와 정합하는 입출력 장비 제어수단(SCC : 46)과 상기 CPU(41), 레지스터 수단(42) 및 입출력 장비 제어수단(46)에 연결되어 상기 레지스터 수단(42) 및 입출력 장비 제어수단(46)에 의한 인터럽트를 상기 CPU(41)로 전달하는 인터럽트 처리수단(47), 및 상기 CPU(41)에 연결되어 상기 CPU(41)의 제어에 따라 포트 스위칭 제어신호를 출력하는 포트 스위칭 이중화 제어수단(48)을 구비하는 것을 특징으로 하는 입출력 정합장치.